JPH0770708B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPH0770708B2
JPH0770708B2 JP61066278A JP6627886A JPH0770708B2 JP H0770708 B2 JPH0770708 B2 JP H0770708B2 JP 61066278 A JP61066278 A JP 61066278A JP 6627886 A JP6627886 A JP 6627886A JP H0770708 B2 JPH0770708 B2 JP H0770708B2
Authority
JP
Japan
Prior art keywords
thin film
organic thin
molecule
effect transistor
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61066278A
Other languages
English (en)
Other versions
JPS62222675A (ja
Inventor
信弘 源間
公一 水島
明 三浦
実 東
俊夫 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61066278A priority Critical patent/JPH0770708B2/ja
Priority to DE3751098T priority patent/DE3751098T2/de
Priority to EP87302544A priority patent/EP0239368B1/en
Publication of JPS62222675A publication Critical patent/JPS62222675A/ja
Priority to US07/832,371 priority patent/US5294820A/en
Publication of JPH0770708B2 publication Critical patent/JPH0770708B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、有機薄膜をゲート部に用いた電界効果トラン
ジスタに関する。
(従来の技術) 近年、ラングミュア・ブロジェット法(以下、LB法とい
う)に代表される有機分子の超薄膜形成技術の進展によ
り、有機薄膜各種素子への応用技術開発が活発化してい
る。ダーラム(Duhram)大学のロバーツ(G.G.Robert
s)の、有機薄膜を用いたMIS素子の研究を代表として、
この種の研究が各所で行われている。しかし現状では、
有機薄膜の性質を有効に利用した新しい機能の素子は未
だ実現されていない。
素子応用の面から見て有機材料の特性の中で特に注目さ
れるのは、分子間の電荷移動の現象である。有機材料に
は、イオン化ポテンシャルが小さく他の分子に電子を供
給して自らは正のイオン状態になり易いドナー性分子
と、電子親和力が大きく他の分子から電子を受取り自ら
は負のイオン状態になり易いアクセプタ性分子とがあ
る。これに二種の分子間には電荷移動錯体が総称される
化合物が形成されることはよく知られている。例えば、
ペレリンとテトラシアノキノジメタン(TCNQ)との間の
化合物は電荷の移動しない中性分子からなる化合物であ
るが、テトラメチルフェニレンジアミン(TMPD)とTCNQ
ではそれぞれ分子が正,負となったイオン性の化合物と
なる。また、テトラチアフルバレン(TTF)とTCNQの場
合のように、温度や圧力によって中性からイオン性への
転移が観測されることも知られている。
この様な有機材料の電荷移動の現象を素子の動作原理と
して応用する場合、電荷移動の効率,応答速度,制御性
等の電荷移動の特性そのものが優れていること、及び電
荷移動を起こすような材料素子が容易に形成できるこ
と、等が要求される。電荷移動錯体結晶については、結
晶作成が極めて難しいこと、および電荷移動を外部で制
御することが難しいこと、等の問題がある。また、金属
と有機分子膜の間の電荷移動を光や電界により制御して
スイッチング素子あるいはメモリ素子に利用する試みも
なされているが、これらの電荷移動の効率,応答速度,
寿命等に大きな問題を抱えている。この様に電荷移動の
現象は、素子応用の可能性が期待されつつも、現状では
未だ実用に供されていない。
一方、従来のSiを用いたMOSFETのLSIでは実現できない
ような新しい機能素子に対する期待が高まっている。そ
の様な試みの一つとして、化合物半導体のGaAsとAlGaAs
による超格子を用いた素子の研究が行われている。しか
し化合物半導体の超格子は、格子定数や格子構造を合せ
る必要があるため、組合わせとして用いる材料に制限が
あり、しかも超格子作成には多大のコストと時間を必要
とする。等の問題がある。
また特に化合物半導体を用いたFETでは、SiのMOSFETに
ない種々の問題がある。例えば界面準位が高密度に存在
するため、半導体の表面準位がゲート電圧を加えても殆
ど変化しないことが起こる。所謂フェルミ・レベルのピ
ン止めと呼ばれる現象である。またGaAsやInPではSiに
比べてキャリア移動度が高いため、高速動作が期待され
るが、これらの化合物半導体ではSiの対するSiO2膜のよ
うな欠陥の少ない酸化膜が得られない。即ちこれらの化
合物半導体に熱酸化や陽極酸化により形成した酸化膜は
界面準位密度が極めて高い。そのため、これらの酸化膜
あるいはSiO2,Al2O3のような他の無機酸化物をゲート
絶縁膜として用いてMIS型FETを形成しても、高密度の界
面準位のため半導体表面は反転せず、FET動作しない。
(発明が解決しようとする問題点) 以上のように従来のSiを用いたMOSFETでは得られない新
しい素子が望まれながら、未だその様な素子は実現され
ていない。また、Siを用いたMOSFETより高性能が期待さ
れる化合物半導体を用いたFETでは良好なゲート絶縁膜
が得られないこと、界面準位密度が高いこと、等の理由
でMIS型FETが実現されていない。
本発明は上記のような問題を解決した、新しい機能を持
つ高性能のFETを提供することを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明にかかるFETは、ゲート電極と半導体表面との間
に、ドナー性分子とアクセプタ性分子を含む有機薄膜を
設け、有機分子間の電荷移動現象を利用して半導体の表
面電位制御を行なうようにしたことを特徴とする。
ここで有機薄膜は、ドナー性分子を含む第1の有機薄膜
とアクセプタ性分子を含む第2の有機薄膜の積層構造と
してもよいし、ドナー性分子とアクセプタ性分子を共に
含む混合薄膜としてもよい。また、ドナー性分子を含む
第1の有機薄膜とアクセプタ性分子を含む第2の有機薄
膜の積層構造を繰返し積層した超格子構造としてもよ
い。更にこれらの有機薄膜において、複数種のドナー性
分子複数種のアクセプタ性分子を適宜組合わせることで
きる。
またゲート部の有機薄膜は、少なくとも一方の面に絶縁
性分子を含む有機薄膜を有する構造とすることが好まし
い。
本発明においては、有機薄膜の厚さを制御することも素
子特性上重要である。従って有機薄膜としては、LB法に
より形成される単分子膜あるいはこれを複数層累積した
超薄膜を用いることが好ましい。
(作用) 本発明の構成によれば、ゲート電極に所定の電圧を印加
することにより、有機薄膜のドナー性分子とアクセプタ
性分子間で電荷移動が生じ、これにより半導体表面電位
が制御される。この半導体の表面電位変化は不連続であ
り、この結果FETのドレイン・ソース間電流の大きさも
不連続に変化する。従って電荷移動が生じる前後のドレ
イン・ソース電流の大小をFET動作のオン・オフ動作に
対応させることにより、FETのスイッチング制御が実現
できる。
また、有機薄膜の種類,構造を選ぶことにより、しきい
値電圧やオン,オフ時のドレイン・ソース間電流の差を
任意に設定することができる。
更に、電荷移動に伴う半導体の表面電位の変化の大きさ
は、有機薄膜に含まれるドナー性分子とアクセプタ性分
子の濃度により決まるので、半導体の界面準位が高密度
であってもその影響を受けることなく半導体の表面電位
制御を行ない得るように構成することができる。従って
従来困難であった化合物半導体を用いたMIS型FETを実現
することができる。
なお、ゲート電極と半導体表面との間の有機薄膜が、ド
ナー性分子を含む第1の有機薄膜とアクセプタ性分子を
含む第2の有機薄膜の積層構造である場合、電荷移動は
第1,第2の有機薄膜間で起こる。有機薄膜がドナー性分
子とアクセプタ性分子を共に含む混合薄膜である場合
は、それが単分子膜のときは膜内で、単分子膜の累積膜
のときは膜内及び膜間で、それぞれ電荷移動現象が生じ
ることになる。
(実施例) 具体的な実施例の説明に先立ち、本発明で用いる有機分
子の超薄膜ヘテロ構造、即ちドナー性分子を含む有機薄
膜(ドナー性分子膜)とアクセプタ性分子を含む有機薄
膜(アクセプタ性分子膜)の積層構造における電荷移動
の現象を説明する。
第16図は、二つの電極41,46間にドナー性分子膜44とア
クセプタ性分子膜43のヘテロ構造を挾んだ構造を示す。
電極41,46とヘテロ構造の間には、絶縁性分子を含む有
機薄膜(絶縁性分子膜(42,45を介在させている。絶縁
性分子膜42,45は、電極41とアクセプタ性分子43の間、
電極46とドナー性分子膜44の間での電荷移動を防止する
障壁として設けられている。
この様な構成において、電極41,46間に電極41側が正と
なるような電圧V1を印加する。この電圧V1が下記式
(1)で示される電圧Vtrより大きくなると、ドナー性
分子膜44からアクセプタ性分子膜43へ電子が遷移して、
ドナー性分子が正イオン(D+)の状態、アクセプタ性分
子が負イオン(A-)になる。
ここで、IPはドナー性分子のイオン化ポテンシャル、EA
はアクセプタ性分子の電子親和力を表わす。また、lは
電極41,46間の距離、aはドナー性分子のホールとアク
セプタ性分子の電子との間の距離を表わす。eは電荷素
量である。
この様なドナー性分子からアクセプタ性分子への電子遷
移が生じると、ヘテロ構造内の電位分布は不連続な変化
を示す。
第17図は、アクセプタ性分子膜43と絶縁性分子膜42の界
面の電位と、電極41の電位との間の電位差V2が、電極間
に印加される電圧V1により不連続に変化する様子を示し
ている。このV1=Vtrの不連続な電圧の飛びの大きさ▲
dis 2▼は、次式(2)のように表わされる。
ここで、QMは単位面積当りの電極表面に誘起される電荷
量であり、Qtrは単位面積当りのドナー性分子からアク
セプタ性分子へ遷移した電子の量である。また、▲V
con 2▼は、第17図に示されるように、電子遷移が起きる
までのV2の連続的な変化量を表わす。bは、アクセプタ
性分子膜43と絶縁性分子膜42の界面から電極41の表面ま
での距離である。
以上のような有機分子間の電子遷移に伴う電位分布の不
連続な変化現象をFETのゲート部に利用することによ
り、新しい機能のFETが実現されることになる。
以下に本発明の具体的な実施例を説明する。
第1図は一実施例のnチャネルMOSFETである。1はp型
Si基板であり、2,3はそれぞれソース,ドレインとなる
n型層である。この基板1のゲート部に、酸化膜4を介
して絶縁性分子膜5,ドナー性分子膜6,アクセプタ性分子
膜7,絶縁性分子膜8が順次積層され、この上にゲート電
極9が形成されている。
酸化膜4は100Å程度の熱酸化膜である。絶縁性分子膜
5,ドナー性分子膜6,アクセプタ性分子膜7及び絶縁性分
子膜8は、LB法により形成される。具体的には、ドナー
性分子膜6はドナー性分子としてテトラチアフルバレン
(TTF)のアルキル鎖誘導体を用い、これをステアリン
酸(SA)と1:1のモル比で混合された単分子LB膜を4層
累積して構成した。アクセプタ性分子膜7は、アクセプ
タ性分子としてテトラシアノキノジメタン(TCNQ)のア
ルキル鎖誘導体を用い、これをSAと1:1のモル比で混合
された単分子LB膜を4層累積して構成した。絶縁性分子
膜5,8はそれぞれ、SAの単分子LB膜を3層,4層累積し構
成した。ゲート電極はAlである。
第2図は、このように構成されたMOSFETのゲート電圧VG
と基板1の表面電位VSの関係を示す。ゲート電圧VGがあ
る値▲Vtr G▼になると、表面電位VSはΔVSという大き
さの不連続な増加を示す。上記条件の素子の場合、▲V
tr G▼,ΔVAの値はそれぞれ、1.5V,2.0Vであった。
第3図はドレイン電流とドレイン電圧の関係、第4図は
ドレイン電流とゲート電圧の関係をそれぞれ示す。これ
らの図から明らかなように、VG=▲Vtr G▼のしきい値
電圧で表面電位VSの不連続な飛びに対応してドレイン電
流は急激に増加し、FET動作のスイッチングが実現され
ている。
第1図の素子において、ドナー性分子の濃度またはアク
セプタ性分子の濃度を変えることにより、基板表面電位
の飛びΔVSの値は変化する。
第5図は、ドナー性分子膜6のドナー性分子の濃度を一
定に保ち、アクセプタ性分子膜7のアクセプタ性分子の
濃度を1/2、1/3、1/5、…と変えた場合の表面電位の飛
びΔVSの変化を示したものである。ΔVSの値は、アクセ
プタ性分子濃度にほぼ比例して減少している。
第1図の実施例において、各有機分子膜の累積数は適宜
選択することができる。また酸化膜4の厚さも任意であ
る。これらの累積数,膜厚を変えることにより、しきい
値電圧▲Vtr G▼が変わるが、基本的な素子特性は同じ
である。
第6図は他の実施例のnチャネルMOSFETである。第1図
と異なる点は、有機薄膜のヘテロ構造部分にドナー性分
子とアクセプタ性分子を共に含む混合薄膜12を用いてい
ることである。混合薄膜12は例えば、ドナー性分子であ
るTTFのアルキル鎖誘導体、アクセプタ性分子であるTCN
Qのアルキル鎖誘導体及び絶縁性分子のSAをモル比で1:
1:1に混合して形成したLB膜である。混合薄膜12の累積
数は例えば5層とする。
この実施例によっても先の実施例と同様の素子特性を示
す。混合薄膜12中のドナー性分子濃度またはアクセプタ
性分子濃度を変えることにより、先の実施例と同様にΔ
VSの値が変化する。
第7図は他の実施例のnチャネルMOSFETを示す。この実
施例では、ドナー性分子膜61,62,…とアクセプタ性分
子膜71,72,…を交互に積層した超格子構造を用いてい
る他、第1図の実施例と同様である。この実施例によっ
ても先の各実施例と同様の素子特性が得られる。
第8図は更に他の実施例のnチャネルMOSFETである。こ
の実施例では、ゲート部のヘテロ構造として、ドナー性
分子膜6に対して二種のアクセプタ性分子膜71,72を積
層している。ここでアクセプタ性分子膜72のアクセプタ
性分子は、アクセプタ性分子膜71のそれに比べて電子親
和力の大きいものを選んでいる。
この実施例によれば、二種のアクセプタ性分子の電子親
和力の大きさの違いにより、電荷の移動した状態(D
+A-)は、バイアスを▲Vtr G▼以下に戻しても残り、メ
モリー機能が発揮される。
第9図は更に他の実施例のnチャネルMOSFETである。こ
の実施例では、第8図と逆に二種のドナー性分子膜61
62を重ねてその上にアクセプタ性分子膜7を積層してい
る。ここでドナー性分子膜62のドナー性分子はドナー性
分子膜61のそれに比べてイオン化ポテンシャルの小さい
ものを選んである。
この実施例によっても第8図の素子と同様電荷移動状態
にはメモリー機能が付加される。
第7図に示した素子の超格子部分の各ドナー性分子膜と
アクセプタ性分子膜の材料を異ならせることもでき、こ
れによっても多値のしきい値を持つ素子が得られる。
第10図は多値しきい値をもたせたnチャネルMOSFETの実
施例である。即ちこの実施例では、ドナー性分子膜6を
複数種のドナー性分子D1,D2,…を含む混合薄膜とし、
アクセプタ性分子膜7を複数種のアクセプタ性分子A1
A2,…を含む混合薄膜としたものである。この実施例で
はゲート電圧に対して、2ケ所で表面電位のとびが生じ
多値機能が生ずる。
以上の実施例において、基板1上には酸化膜4を形成し
ているが、これは省略することも可能である。同様に絶
縁性分子膜5及び8も、材料の選択により電極あるいは
基板と有機薄膜との間に電荷移動を阻止するのに十分な
障壁が形成される場合には省略することができる。但し
電極あるいは基板から有機薄膜へのキャリア注入を確実
に防止して電荷移動の効率を高いのとするためには、こ
の絶縁性分子膜は有用である。また素子特性の安定性の
観点からしてもこれら絶縁性分子膜、特にゲート電極側
の絶縁性分子膜はあった方がよい。即ち一般にゲート電
極金属はそれ自身強いアクセプタ性分子またはドナー性
分子を示すと同時に、高い拡散能を有するため、これが
直接ドナー性分子膜あるいはアクセプタ性分子膜と接触
していると、鎖体化合物を形成し易く、素子特性の劣化
の原因となるからである。
以上では専らnチャネルMOSFETの実施例を説明したが、
本発明はSiのpチャネルMOSFETにも同様に適用すること
ができる。但し、この場合、第11図に示すようにnチャ
ネルとは、D分子層とA分子層の順序は逆となる。
次に、本発明をGaAsのMIS型FETに適用した実施例を説明
する。
第12図はその一実施例のnチャネルMISFETである。21は
P型GaAs基板、22,23はソース,ドレインとなるn型層
であり、これらn型層22,23間の基板上に絶縁性分子膜2
4,ドナー性分子膜25,アクセプタ性分子膜26及び絶縁性
分子膜27が順次積層されている。これら有機薄膜は先の
Siを用いたMOSFETの実施例の場合と同様にしてLB法によ
り形成される。これら有機薄膜の上にゲート電極28が形
成され、n型層22,23にそれぞれソース電極29,ドレイン
電極30が形成されている。
この実施例によれば、いわゆるフェルミ・レベルのピン
止めがなく、正常なMISFET動作を示す。即ちゲート電極
に電圧を印加した時にドナー性分子からアクセプタ性分
子に電子が遷移することによる基板半導体の表面電位の
変化は、先の(2)式で示されるように、ドナー性分子
の濃度及びアクセプタ性分子の濃度により決まる。ここ
でドナー性分子,アクセプタ性分子の濃度制御は各々の
有機薄膜を絶縁性分子との混合膜とすることにより実現
されるが、濃度の大きさとしては単分子膜当り最大1015
/cm2が得られる。一方、1Vの電位差を生出すに必要な
電極表面電荷の大きさは1012〜1013/cm2である。従っ
て(2)式から分かるように表面電位の変化の大きさと
して、100V程度が実現される。そのため、界面準位密度
が1013/cm2・eVと高い場合でも、ドナー性分子濃度あ
るいはアクセプタ性分子濃度を高くすることによって半
導体表面の反転が実現でき、この結果FET動作が実現で
きるのである。そして先のSiを用いた場合の実施例と同
様に、その表面電位の変化が不連続な増加を示し、FET
動作のスイッチングが可能になる。
第13図は、第12図のヘテロ構造部にドナー性分子とアク
セプタ性分子を共に含む混合薄膜31を用いた実施例のMI
SFETである。この実施例によっても第12図と同様の素子
特性が得られる。
第14図は、ゲート部のヘテロ構造に超格子を利用した実
施例であり、第15図はドナー性分子膜25,アクセプタ性
分子膜26にそれぞれ複数種のドナー性分子,アクセプタ
性分子を含ませた場合の実施例である。これらはそれぞ
れSiを用いた先の第7図,第10図の実施例に対応する。
また図は示さないが、第8図,第9図の実施例に対応す
る有機薄膜構造を用いて、二値のしきい値を持たせたGa
AsのMISFETを同様にして形成することができる。
以上のようにして従来困難であったGaAsのMISFETが実現
でき、しかもゲート電圧によって不連続な電流特性を示
す新しい機能が得られる。
n型GaAs基板を用いて同様のゲート部を構成することに
より、pチャネルMISFETが得られる。
本発明は更に上記した実施例に限られず、例えばInP,Ga
P,InAsなどの各種II−VI族化合物半導体あるいはこれら
の結晶、またIII−V族化合物半導体を用いて実施する
ことができ、またアモルファス半導体を用いて実施する
こともできる。
本発明でのドナー性分子膜やアクセプタ性分子膜におい
て、ドナー性分子やアクセプタ性分子と混合して用いら
れる絶縁性分子、あるいは絶縁性分子膜に用いられる絶
縁性分子としては、以下のよう分子が用いられる。
(1)下記一般式で表わされる置換可能な飽和及び不飽
和炭化水素誘導体 R−X ここで、Rは置換可能なCH3(CH2)n−あるいはCH3CH2
pCH2=CH2 qCH2 l(但し、n及びp+q+lは
8以上)からなる疎水基である。またXは親水基を表わ
し、−COOH,−OH,−SO3H,−COOR′,−NH2,−N
(R′)3Y-(Yはハロゲン)などが挙げられる。
(2)種々の重合性分子 例えば、置換可能なアクリレート,メタクリレート,ビ
ニルエーテル,スチレン,ビニルアルコール,アクリル
アミド,アクリルなどのビニル重合体。あるいは、アラ
ニン,グルタメート,アスパルテート,などのα−アミ
ノ酸、ε−アミノカプロン酸等のα−アミノ酸以外のア
ミノ酸。ヘキサメチレンジアミン等のジアミンと、ヘキ
サメチレンジカルボン酸等のジカルボン酸1:1混合物よ
りなるポリアミド重合体。
これらの分子はそれ自身累積が可能な場合は単独で用い
ることができる。単独で製膜できないような分子は
(1)で示したような単独で製膜できる絶縁性分子と混
合して用いる。
ドナー性分子としては、以下に示すようなものを用い得
る。
(3)以下のような構造式をもつフルバレン型ドナー (4)以下のような構造式をもつ含S複素環型ドナー ここでφはフェニル基を表わす。
(5)以下のような構造式をもつアミン型ドナー (6)以下のような構造式をもつ金属化合物型ドナー (7)以下のような構造式をもつシアニン色素ドナー (8)以下のような構造式をもつ含N複素環型ドナー (9)以下のような構造式をもつポリマー型ドナー (3)から(9)に示したドナー性分子はその構造式の
ままでも、あるいはそれを骨格として、 CH3(CH2 n,CH3CH2 pCH2=CH2 qCH2l(n
及びp+q+lは8以上)からなる疎水基を有した誘導
体でも、あるいは−COOH,−OH,−SO3H,−COOR′,−N
H2,−N (R′)3Y−(Yはハロゲン)からなる親
水基を有する誘導体でも、あるいはこれら疎水基と親水
基を共に有する誘導体でもよい。
アクセプタ性分子としては、以下に示すような分子を用
いることができる。
(10)以下のような構造式をもつシアノ化合物型アクセ
プタ (11)以下のような構造式をもつキノン型アクセプタ (12)以下のような構造式をもつニトロ化合物型アクセ
プタ (10)から(12)に示したアクセプタ性分子はその構造
式のままでも、あるいはそれを骨格として、 CH3(CH2 n,CH3CH2 pCH2=CH2 pCH2 l(n
及びp+q+lは8以上)からなる疎水基を有した誘導
体でも、あるいは−COOH,−OH,−SO3H,−COOR′,−N
H2,−N (R′)3Y-(Yはハロゲン)からなる親水
基を有する誘導体でも、あるいはこれら疎水基と親水基
を共に有する誘導体でもよい。
[発明の効果] 以上述べたように本発明によれば、有機薄膜の電荷移動
現象を利用して半導体の表面電位制御を行なうことで従
来にない新しい機能をもったFETを実現することができ
る。また、従来困難であった化合物半導体を用いたMIS
型FETをも実現することができる。
【図面の簡単な説明】
第1図は本発明の一実施例のSiを用いたMOSFETを示す
図、第2図はそのゲート電圧による基板表面電位の変化
特性を示す図、第3図及び第4図はそのFET特性を示す
図、第5図はアクセプタ性分子膜のアクセプタ性分子濃
度による表面電位変化の飛びの大きさが変化する様子を
示す図、第6図〜第11図は他の実施例のSiを用いたMOSF
ETを示す図、第12図〜第15図は本発明をGaAsを用いたMI
S型FETに適用した実施例を示す図、第16図及び第17図は
本発明で利用する有機分子の電荷移動の原理を説明する
ための図である。 1……Si基板、2,3……n型層、4……酸化膜、5……
絶縁性分子膜、6……ドナー性分子膜、7……アクセプ
タ性分子膜、8……絶縁性分子膜、9……ゲート電極、
10……ソース電極、11……ドレイン電極、12……混合薄
膜、21……GaAs基板、22,23……n型層、24……絶縁性
分子膜、25……ドナー性分子膜、26……アクセプタ性分
子膜、27……絶縁性分子膜、28……ゲート電極、29……
ソース電極、30……ドレイン電極、31……混合薄膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 東 実 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内 (72)発明者 中山 俊夫 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】ゲート電極と半導体表面との間に、ドナー
    性分子とアクセプタ性分子を含む有機薄膜を有すること
    を特徴とする電界効果トランジスタ。
  2. 【請求項2】前記有機薄膜は、ドナー性分子を含む第1
    の有機薄膜とアクセプタ性分子を含む第2の有機薄膜の
    積層構造からなる特許請求の範囲第1項記載の電界効果
    トランジスタ。
  3. 【請求項3】前記有機薄膜は、ドナー性分子とアクセプ
    タ性分子を共に含む混合薄膜からなる特許請求の範囲第
    1項記載の電界効果トランジスタ。
  4. 【請求項4】前記有機薄膜は、ドナー性分子を含む第1
    の有機薄膜とアクセプタ性分子を含む第2の有機薄膜の
    積層構造が複数層繰返し積層されて超格子を構成する特
    許請求の範囲第1項記載の電界効果トランジスタ。
  5. 【請求項5】前記有機薄膜は、複数種のドナー性分子を
    含む第1の有機薄膜と複数種のアクセプタ性分子を含む
    第2の有機薄膜の積層構造からなる特許請求の範囲第1
    項記載の電界効果トランジスタ。
  6. 【請求項6】前記ゲート電極と半導体表面との間に、ド
    ナー性分子を含む第1の有機薄膜と、アクセプタ性分子
    を含む第2の有機薄膜と、第2の有機薄膜のアクセプタ
    性分子とは異なる材料で電子親和力がより大きいアクセ
    プタ性分子を含む第3の有機薄膜とを順次積層した構造
    を有する特許請求の範囲第1項記載の電界効果トランジ
    スタ。
  7. 【請求項7】前記ゲート電極と半導体表面との間に、ド
    ナー性分子を含む第1の有機薄膜と、第1の有機薄膜と
    は異なる材料でイオン化ポテンシャルのより小さいドナ
    ー性分子を含む第2の有機薄膜と、アクセプタ性分子を
    含む第3の有機薄膜とを順次積層した構造を有する特許
    請求の範囲第1項記載の電界効果トランジスタ。
  8. 【請求項8】前記有機薄膜は、その少なくとも一方の面
    に絶縁性分子を含む有機薄膜が形成されたものであり、
    前記半導体表面に無機絶縁膜を介して形成されている特
    許請求の範囲第1項記載の電界効果トランジスタ。
  9. 【請求項9】前記有機薄膜は、その少なくとも一方の面
    に絶縁性分子を含む有機薄膜が形成されたものであり、
    前記半導体表面に直接形成されている特許請求の範囲第
    1項記載の電界効果トランジスタ。
  10. 【請求項10】前記有機薄膜は、ラングミュア・ブロジ
    ェット法により形成されたものである特許請求の範囲第
    1項記載の電界効果トランジスタ。
  11. 【請求項11】前記有機薄膜は、ドナー性分子を含む第
    1の有機薄膜と、アクセプタ性分子を含む第2の有機薄
    膜との間に絶縁性分子を含む第3の有機薄膜を介して形
    成される特許請求の範囲第1項記載の電界効果トランジ
    スタ。
  12. 【請求項12】前記有機薄膜は、ドナー性の基とアクセ
    プタ性の基をともに同一分子内に含む有機分子を含む有
    機薄膜により構成される特許請求の範囲第1項記載の電
    界効果トランジスタ。
JP61066278A 1986-03-25 1986-03-25 電界効果トランジスタ Expired - Fee Related JPH0770708B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61066278A JPH0770708B2 (ja) 1986-03-25 1986-03-25 電界効果トランジスタ
DE3751098T DE3751098T2 (de) 1986-03-25 1987-03-24 Feldeffekttransistor.
EP87302544A EP0239368B1 (en) 1986-03-25 1987-03-24 Field-effect transistor
US07/832,371 US5294820A (en) 1986-03-25 1992-02-07 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61066278A JPH0770708B2 (ja) 1986-03-25 1986-03-25 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS62222675A JPS62222675A (ja) 1987-09-30
JPH0770708B2 true JPH0770708B2 (ja) 1995-07-31

Family

ID=13311205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61066278A Expired - Fee Related JPH0770708B2 (ja) 1986-03-25 1986-03-25 電界効果トランジスタ

Country Status (4)

Country Link
US (1) US5294820A (ja)
EP (1) EP0239368B1 (ja)
JP (1) JPH0770708B2 (ja)
DE (1) DE3751098T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079179A (en) * 1987-10-09 1992-01-07 Hughes Aircraft Company Process of making GaAs electrical circuit devices with Langmuir-Blodgett insulator layer
JPH02501609A (ja) * 1987-10-09 1990-05-31 ヒューズ・エアクラフト・カンパニー ラングミュア・ブロジェット絶縁層を有するGaAs電気回路装置
FR2672158B1 (fr) * 1991-01-24 1993-04-09 Commissariat Energie Atomique Capteur pour la detection d'especes chimiques ou de photons utilisant un transistor a effet de champ.
US5726087A (en) * 1992-04-30 1998-03-10 Motorola, Inc. Method of formation of semiconductor gate dielectric
US5712208A (en) * 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6043510A (en) * 1996-05-22 2000-03-28 Akira Kawamoto Molecule-doped negative-resistance device and method for manufacturing the same
US5969376A (en) * 1996-08-23 1999-10-19 Lucent Technologies Inc. Organic thin film transistor having a phthalocyanine semiconductor layer
JP2952346B2 (ja) * 1997-03-11 1999-09-27 東京商船大学長 ラングミュア・ブロジェット膜およびその製造方法
CA2323879C (en) * 1998-04-10 2007-01-16 E Ink Corporation Electronic displays using organic-based field effect transistors
US6965361B1 (en) * 1998-06-16 2005-11-15 Agilent Technologies, Inc. Method of manufacture of active matrix addressed polymer LED display
US7283381B2 (en) 2000-08-17 2007-10-16 David Earl Butz System and methods for addressing a matrix incorporating virtual columns and addressing layers
US6462977B2 (en) 2000-08-17 2002-10-08 David Earl Butz Data storage device having virtual columns and addressing layers
US6809955B2 (en) * 2001-05-07 2004-10-26 Advanced Micro Devices, Inc. Addressable and electrically reversible memory switch
US6674121B2 (en) * 2001-12-14 2004-01-06 The Regents Of The University Of California Method and system for molecular charge storage field effect transistor
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
KR100572926B1 (ko) * 2002-12-26 2006-04-24 삼성전자주식회사 폴리티에닐티아졸 유도체 및 이를 이용한 유기박막트랜지스터
WO2008054477A2 (en) * 2006-03-17 2008-05-08 Northwestern University High-performance field effect transistors with self-assembled nanodielectrics
WO2012095811A1 (en) * 2011-01-13 2012-07-19 Ramot At Tel-Aviv University Ltd. Charge storage organic memory system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1572181A (en) * 1975-08-18 1980-07-23 Ici Ltd Device comprising a thin film of organic materila
US4688078A (en) * 1982-09-30 1987-08-18 Ning Hseih Partially relaxable composite dielectric structure
FR2564231B1 (fr) * 1984-05-10 1986-09-05 Commissariat Energie Atomique Films conducteurs de l'electricite comprenant au moins une couche monomoleculaire d'un complexe organique a transfert de charge et leur procede de fabrication
JPS6137862A (ja) * 1984-07-31 1986-02-22 Canon Inc 電界発光素子
US4717673A (en) * 1984-11-23 1988-01-05 Massachusetts Institute Of Technology Microelectrochemical devices

Also Published As

Publication number Publication date
EP0239368B1 (en) 1995-03-01
EP0239368A2 (en) 1987-09-30
JPS62222675A (ja) 1987-09-30
US5294820A (en) 1994-03-15
DE3751098T2 (de) 1995-08-31
DE3751098D1 (de) 1995-04-06
EP0239368A3 (en) 1990-02-07

Similar Documents

Publication Publication Date Title
JPH0770708B2 (ja) 電界効果トランジスタ
Kim et al. Progress, challenges, and opportunities in oxide semiconductor devices: a key building block for applications ranging from display backplanes to 3D integrated semiconductor chips
US7608883B2 (en) Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric
CA1242287A (en) Semiconductor device exhibiting negative transconductance
US7786472B2 (en) Quantum interference effect transistor (QuIET)
Alian et al. Record 47 mV/dec top-down vertical nanowire InGaAs/GaAsSb tunnel FETs
JP3544101B2 (ja) 量子素子
Yano et al. A room-temperature single-electron memory device using fine-grain polycrystalline silicon
US7221005B2 (en) Negative resistance field-effect device
JPS63140576A (ja) 電界効果トランジスタ
Mizuta et al. The role of tunnel barriers in phase-state low electron-number drive transistors (PLEDTRs)
Sasa et al. Coulomb Blockade Observed in InAs/AlGaSb Nanostructures Produced by an Atomic Force Microscope Oxidation Process
JPH056653A (ja) メモリ−素子
JPH0616551B2 (ja) 有機薄膜多値素子
JPS61276269A (ja) ヘテロ接合型電界効果トランジスタ
Ravariu et al. A nano-transistor with a cavity
JPH0354465B2 (ja)
US11631757B2 (en) Graphene spin transistor and graphene Rashba spin logic gate for all-electrical operation at room temperature
JPS63161672A (ja) 有機薄膜素子
Krishnaraja et al. Vertical InAs/InGaAsSb/GaSb Nanowire Tunnel FETs on Si with Drain Field-Plate and EOT= 1 nm Achieving S min= 32 mV/dec and g m/I D= 100 V-1
Son et al. Single-electron transport in GaAs/AlGaAs nano-In-plane-gate transistors
Singh et al. Device Structure Modifications in Conventional Tunnel Field Effect Transistor (TFET) for Low-power Applications
Chang Nanoscale strained Si/SiGe heterojunction trigate field effect transistors
Li et al. Electronic Devices Based on Heterostructures of 2D Materials and Self‐Assembled Monolayers
Hoon-Kyu et al. A Study on the Current-Voltage Characteristics of Self-Assembled Organic Molecules by using STM

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees