JPH02501609A - ラングミュア・ブロジェット絶縁層を有するＧａＡｓ電気回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電界効果トランジスタ（ＦＥＴ）のような電気回路装置に関するもので あり、特に砒化ガリウム（ＧａＡｓ）基板上の装置およびその製造方法に関する ものである。

関連技術の説明 ＧａＡｓ装置は、個別の（ディスクリートな）装置およびデジタル集積回路の両 方に他の半導体材料よりもかなり速い速度を与える。しかしながら、ＧａＡｓは その表面が典型的にＦＥＴへ供給されるゲート電圧のレンジを厳密に制限するダ ングリングボンドおよび表面欠陥を特徴としているので、動作には問題のある材 料である。現在のＧａＡｓ技術は正のゲート電圧スイングを約０ボルトと０．７ ボルトの間に制限する。これはこれらの装置に約２０乃至３０ｍＶの厳密なノイ ズマージン制限を与え、回路設計および処理に厳密な制御を課す。

シリコンやリン化インジウムのような他の半導体材料が金属・酸化物・半導体・ ＦＥＴ　（ＭＯＳＦＥＴ）を支持するのに反して、ゲート絶縁体として付着され た誘電体（例えばＳ　ｉ　０２　）を伴うＧａＡｓを使用することは大きな表面 状態および表面欠陥密度を結果として生じた。これは次に、フェルミレベルをゲ ート電圧によって制御されることのできない導電帯域以下の約０．８ｅＶに“ピ ン止めする°。これを避けるため、ゲートコンタクトはシリコンやＩｎＰのよう なゲートコンタクトとチャンネルとの間に誘電絶縁体層を形成するのではなく、 直接的に半導体基板表面に設けられてショットキ接合を形成する。ＧａＡｓが遭 遇する表面状態をパッジベイトすることができ、ゲートバリアの高さを０．７ボ ルト以上に増加する誘電体を配置しあるいは工夫しようと何年もの間試みられた が旨くいかなかった。この問題は文献（Ｓ、Ｄ、Ｏｆ’ｆｓｅｙ等、“Ｕｎｐｉ ｎｅｄ　（１００）　ＧａＡｓ　５ｅｒｆａｃｅｓ　ｉｎ　ＡｉｒＵｓｉｎｇ　 Ｐｈｏｔｏｃｈｅｍｉｓｔｒｙ’　、Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔ ｔｅｒ　４８　（７）ｐｐ、４７５　（１９８Ｅｉ年２月））に更に詳細に記述 されている。

より大きいゲート電圧スイングの達成は大きく複雑なデジタル集積回路中でＧａ Ａｓを使用できるという期待を非常に増進する。ＧａＡｓ装置のためのもう１つ の所望される適用はそれらを動作のデプレション／蓄積モードへのこの制限のな いエンファンスメント型ＦＥＴによって使用することである。ショットキゲート バリアの高さにおけるこの制限は（フェルミレベルの“ピンニング″のため）Ｇ ａＡｓ装置が反転モードで動作することを妨げる。

ゲート絶縁体が共通に使用されるシリコンおよびＩｎＰ装置のため、絶縁媒体と してのラングミュア・プロジェット（Ｌ　−Ｂ）膜の使用に関する研究が報告さ れた。Ｌ−Ｂ膜は親水性“テイル（ｔａｉｌ）″およびイオン化“ヘッド（ｈｅ ａｄ）″による両親媒性（ａｍｐｈｉｐｈｉｌｉｃ　）分子から形成され、例え ば、文献（Ｈａｎｓ　Ｋｕｈｎ著、“機能化された単一層アセンブリ操作’　、 Ｔｈ１ｎ　５ｏｌｉｄ　Ｆｉｌｍ　、　９９、ｐｐ、ｌ　（１９８３）　）に報 告されている。実験装置は文献（Ｇ、Ｇ、Ｒｏｂｅｒｔｓ等著、５ｏｌｉｄ　５ ｔａｔｅ　＆Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓｓ　−１ｎＰ　／ラングミュア 膜ｍ、ｉ、ｓ、ｆ、ｅ、ｔ、’、第２巻、Ｎｏ、６、ｐｐ、１６９．１９７８年 １１月）に報告されている。前記装置において、ソースおよびドレイン電極はＩ ｎＰ表面上へ蒸着され、ソース・ドレインマスク上に延在するタングステンワイ ヤによって定められるソースとドレインとの間の間隙を有する。Ｌ−Ｂ膜はゲー ト絶縁体として５ｉ０２の代わりに用いられる。記述された製造方法は比較的大 きい装置を製造し、マイクロエレクトロニクスのための小さい集積回路処理に適 用できない。通常の５ｉ０２ゲ一ト絶縁体の代わりに使用されるＬ−Ｂ膜を有す る初歩的なシリコン装置を形成する同等の実験アプローチは文献（Ｌｌｏｙｄ等 著、“アモルファス　シリコン／ラングミュア・プロジェット膜電界効果トラン ジスター　、Ｔｈ１ｎ　５ｏｌｉｄ　ＦｉｌＩＤｓ、第９９巻、ｐｐ、２９７（ １９８３））に記述されている。しかしながらこれらの報告のどちらもＧａＡｓ へ適用できるとしては提案されず、絶縁ゲート層を支持できない。

発明の概要 ＧａＡｓ装置に伴って先に遭遇した問題の観点において、本発明の目的はＧａＡ ｓ基板を使用する電気回路構造、特にＦＥＴ装置を提供することであり、そのゲ ート電圧は過渡に高い表面状態密度およびノイズ免疫の減少に伴う問題なしに０ ．７ボルト以上に増加される。

本発明はまた反転モード動作に適応し、より高い電圧スイングを伴うＧａ５ＦＥ Ｔを製造し、これらの基準の全てにあい、ＩＣ処理に匹敵するＧａＡｓ装置の製 造方法を提供することを目的とする。

本発明に従うと、Ｌ−Ｂ層はＧａＡｓ基板の一部上に形成され、導電コンタクト は少なくとも一部のＬ−Ｂ層上に存在して接触している。Ｌ−Ｂ層は約３０オン グストロームの厚さの単一膜としてかあるいは各々が約３０オングストロームの 厚さの多重Ｌ−Ｂ膜の複合体として製造され、この形式の装置はＬ−Ｂ層がゲー ト絶縁体として機能し、またＧａＡｓにおけるダングリングボンドおよび表面欠 陥をパッシベートしてＭＯＳＦＥＴ型の反転モード動作が可能である。

ＦＥＴの製造において、オーム金属ソースおよびドレインコンタクトはチャンネ ルのいずれかの側部上に形成され、ＧａＡｓと同様の親水度を有する金属、好ま しくはニッケルの層で被覆されている。Ｌ−Ｂ層はそれからチャンネル領域とソ ースおよびドレインコンタクトの両方の上に連続膜として形成され、ゲートコン タクトはその後チャンネル領域上のＬ−Ｂ層の部分へ形成される。Ｌ−Ｂ材料は それからゲートコンタクトによって被覆されるところ以外が装置から除去される 。Ｌ−Ｂ層のダメージを避けるため、ゲートコンタクトは一連の金属層を付着し 、各層が付着された後でこの装置を冷却することによって形成される。

本発明の更に別の特徴および利点は添付図面とともに以下の好ましい実施例の詳 細な説明から当業者にとって明らかとなる。

図面の説明 第１Ａ図乃至第１Ｅ図はＬ−Ｂゲート膜を伴う本発明に従うＦＥＴの製造の連続 過程の断面図である。

第２図は多重膜Ｌ−Ｂゲート層を有するＦＥＴの断面図である。

第３図は単一のＬ−Ｂ膜層を伴う本発明に従って構成されたダイオードの断面図 である。

第４図は第３図に示されたダイオードのためのキャパシタンス−電圧のグラフで ある。

好ましい実施例の詳細な説明 逆バイアスされたショットキ接合を介してＧａＡｓ基板と直接接触する導電性コ ンタクトを有する従来のＧａＡｓ装置と対照的に、本発明はコンタクトと基板と の間に絶縁層を挿入する。この層は１以上のＬ−Ｂ膜から形成され、膜の全体的 な厚さは装置の使用目的に合わせられる。

単−Ｌ−Ｂゲート絶縁膜を有するＦＥＴのための好ましい製造シーケンスは第１ Ａ図乃至第１Ｅ図に示される。製造される装置はＭＥＳＦＥＴ　（金属半導体Ｆ ＥＴ）に匹敵するが、従来得られていたものより大きいゲート電圧スイングを伴 う。

部分的な絶縁層はゲートコンタクトとチャンネルとの間に配置されるので、この 装置は金属絶縁体ＦＥＴ　ＣＭＩ　５ＦＥＴ）と呼ばれる。

第１Ａ図を参照すると、ＧａＡｓ基板２はｎ型シリコンチャンネル注入部分４を 含むことがわかる。その代わりに、ホウ素がｐ型チャンネルを生成するため注入 されたり、あるいはその他のｎまたはｐドーパントが注入される。分子ビームエ ピタキシまたは化学的蒸着もまたチャンネル領域４をドープするため使用される 。ウェハはドープ層４が形成された後にアニールされる。

Ｎ十領域６および８は、第１Ｂ図に示されるように、それからソースおよびドレ イン領域を形成するため各々基板へ注入される。別のアニール処理後、オーム金 属コンタクトパッドあるいはボディｌＯおよび１２はソースおよびドレイン注入 部分６および８上に各々付着され、アニールされる（第１Ｃ図）。コンタクトバ ッド１０および１２は一般的に金から形成される。しかしながら、Ｌ−Ｂ膜が不 連続性を発生しやすく、金やＧａＡｓのような異質材料上に付着されるとき破れ やすいことが発見された。従って、コンタクトバッド１０および１２は、続く過 程において連続Ｌ−Ｂ層の形成を許容するためＧａＡｓ表面と同様に十分な親水 性を有する金属１４．１６の各層の付着によって覆われる。ニッケルは適切なキ ャップ材料である。プラチナやパラジウムのような、ニッケルと同じ原子価を有 する他の■族金属もまた適切である。

次に、連続Ｌ−Ｂ層１８は第１Ｄ図に示されるように、半導体正常室の作業と一 致するディップ被覆方法によって装置上に付着される。Ｌ−８層１８は単一層か ら構成され、この製造技術例では約３０オングストロームの厚さである。本発明 はωトリコセノイック（ｔｒｉｃｏｓｅｎｏｉｃ　）酸Ｌ−Ｂ膜を使用して論証 されるが、以下に論議されるように、他のＬ−Ｂ構成が様々な状況においてより 望ましいこともあり得る。

Ｌ−Ｂ層１８はオームコンタクトｌＯおよび１２とｎ−注入部分４の介在するチ ャンネル部分との両方の上に連続膜を形成する。もしブランケット注入が最初に 用いられるなら、この基板はチャンネルを絶縁するようにＬ−Ｂ層を付着する前 に０２注入によって処理されることが好ましく、この０２はもし絶縁されたチャ ンネル注入が使用されるなら必要ではない。

第１Ｄ図を参照すると、ゲートコンタクト２０は次にアルミニウムあるいは他の 適切な材料からチャンネルと整列してＬ−Ｂ層の部分の上に形成される。ゲート コンタクトは全ウェハ上にコンタクト金属膜を蒸着させ、続いて蒸着されたアル ミニウムのゲートコンタクト部分上にニッケルキャップ２２を蒸着されることに よって達成されることが好ましい。ニッケルキャップはマスクとして機能し、ア ルミニウムをキャップの下を除いてエツチングすることを可能にする。アルミニ ウム層は約１，０００オングストロームの厚さであることが望ましい。下方にあ るＬ−Ｂ層がアルミニウム蒸着と関連する熱によってダメージを受けることを避 けるため、５回のアルミニウム連続蒸着が実行され、各々が約２００オングスト ロームの厚さであることが好ましい。ウェハは各層が形成された後冷却され、蒸 着装置はオフにされる。代わりに、低温蒸着処理が使用できる。アルミニウムの 欠点の１つは酸化しやすいことである。アルミニウム蒸着に関連するものより高 い温度に耐えられるＬ−Ｂ層によって他の金属がゲートコンタクトの代わりに使 用されることができる。

第１Ｅ図に示される、製造の最終過程において、露出したＬ−Ｂ層は好ましくは ０２プラズマによって除去され、ゲートコンタクト２０の下のＬ−Ｂ層の部分の み残す。ゲートコンタクト自身は一般的に約２ミクロンの幅であり、一方ソース およびドレインコンタクト１０．１２は一般に約５ミクロン離される。特定の実 施において、ｎチャンネル注入は５×１０】２／ｃｒＡ２の密度で、デプレショ ンモード装置を形成するための注入エネルギが７０ｋｅＶの５１２８を注入され る。

そのトランスコンダクタンスは約１５＋ｎＳ／＋ｎｍであることが定められ、２ ボルトのゲートバイアスによるゲート漏洩電流は認められない。対照的に、Ｌ− Ｂ層を有さない同様のアルミニウムゲートＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔは約２３　ｍ Ｓ／　ｍｍのトランスコンダクタンスを有することが発見され、０．８ボルト以 上のゲート電流がゲート電流が発生する。

本発明の技術を用いた同様のＦＥＴが第２図に示されており、第１Ａ図乃至第１ Ｅ図と同じ素子が同じ参照符号で示されている。第２図に示された装置は“反転 モード”動作が可能である。これはＭＯＳＦＥＴによって得られた動作のタイプ であり、ゲートコンタクトは絶縁酸化層によってチャンネルから分離される。ｐ チャンネルＭＯ８ＦＥＴのため、ソースおよびドレインがロドーブされ、一方チ ヤンネルはｐドープされる。正のゲート電圧は絶縁層に隣接するチャンネル領域 内へ電子を吸引し、それによってソースとドレインとの間の導電をさせる。第２ 図の装置において、チャンネル２４はｐドープされる。複数の連続Ｌ−Ｂ層２８ ａ　、ｂ、ｃ、ｄおよびｅはチャンネル２４からゲートコンタクト２０を分離す る。この装置は第１Ａ図乃至第１ｅ図に示されたものと同様の方法で製造される が、５つのＬ−Ｂ層はより厚いＬ−Ｂ構成層を与えるため連続して敷設される。

各層が３０オングストロームの厚さである、異なる数のＬ−Ｂ層が使用される。

従って、組成物Ｌ−Ｂ層は下にあるチャンネル２４からゲートコンタクト２０を 絶縁する。

Ｌ−Ｂ材料が下にあるＧａＡｓチャンネルにおけるダングリングボンドおよび表 面欠陥をパッジベイトするという明らかな利点を与えることがまた発見された。

先に記述されたように、ダングリングボンドおよび表面欠陥は長年の課題であり 、ＧａＡｓを伴うＭＩＳＦＥＴ型装置の製造を妨げていた。

本発明によるこの問題の解決は回路設計の全ての新しい領域を開いた。その表面 が導電バンドの下の０．８　Ｅｖで“止どめられない”ようにＧａＡｓの表面状 態密度を低くすることによって、１乃至４ボルトの範囲の電圧スイングが許容さ れる。この改善の１つの結果はデジタル信号処理のためのより良い装置性能を与 えることの可能性であり、それによってＶＬＳ１回路のノイズ免疫を改善し、よ り大きいゲート電圧を与える。

Ｌ−Ｂ層は現在研究中であり、ＧａＡｓのダングリングボンドおよび表面欠陥が パッジベイトされるメカニズムはまだ推測的なものである。しかしながら、現在 Ｌ−Ｂ分子のイオン化された“ヘッド”がそれをパッジベイトするＧａＡｓの表 面に付着することが考えられている。Ｌ−Ｂ層中に存在するヘッド群のタイプは 現在得られるパッジベイトの程度において、またゲート電圧閾値を増加すること において重要な面であると思われる。ＧａＡｓ表面の質は使用された特定のタイ プの製造方法に強く依存し、エツチング、研磨、化学処理および使用された酸化 の程度のような要因により変化する。

従って、今まで本発明はωトリコセノイック酸Ｌ−Ｂ膜によるものについてのみ 証明されてきたが、より良い実施がその他の型のＬ−Ｂ層によって得られると考 えられる。あるＬ−Ｂ層がＧａＡｓ表面によってより良く機能し、他のタイプの Ｌ−Ｂ層が他のＧａＡｓ表面によってより良く機能機能し、Ｌ−Ｂ層の特定の選 択が検討中の特定のＧａＡｓ表面のための実施特性を利用するため最終的に選択 されることが考えられる。

単−Ｌ−Ｂ膜を伴うダイオードのためのキャパシタンス電圧特性が第４図に示さ れている。これは累積がら空乏への移行を伴うＭｌｓ（金属絶縁体半導体）キャ パシタの特徴的な形状を示す。ゼロボルト付近で発生する平坦な帯域電圧はＧａ Ａｓ表面のインターフェース状態を低くすることまたはピン止めされていないこ とを示す。

新しいタイプの半導体装置は、従来ＧａＡｓによっては得られなかったゲート絶 縁の利点を伴うＧａＡｓの迅速な応答性を共に有することが示され説明された。

特殊なタイプの装置が示されたが、本発明か一般に絶縁またはバリア層がコンタ クトと基板との間に望ましいようなＧａＡｓ装置に適用できることが理解されな ければならない。例えば、記載された技術はまた自己配列された軍用ゲートＭ　 Ｉ　Ｓ　Ｆ　Ｅ　Ｔの製造にも適応する。従って、本発明が請求の範囲によって のみ制限されることか意図される。

ノぐイアスミ圧（Ｖ） 国際調査報告 Ｘ　際　調　斉　報　ヘ

Claims (23)

【特許請求の範囲】
1. （１）ＧａＡｓ基板と、 基板の一部と接触しているラングミュア・プロジェット（Ｌ−Ｂ）層と、 少なくともＬ−Ｂ層の一部と接触し、それによって基板から分離されている導電 性コンタクトとを具備する電気回路構造。
2. （２）Ｌ−Ｂ層が単一Ｌ−Ｂ膜を具備する請求項１記載の電気回路構造。
3. （３）Ｌ−Ｂ層が複数のＬ−Ｂ膜組成を具備する請求項１記載の電気回路構造。
4. （４）回路構造が導電コンタクトに基板側部を接触する１以上のオーム金属体を 具備し、金属層が本体上のＧａＡｓ基板と同様の親水度を有する、請求項１記載 の電気回路構造。
5. （５）前記金属層がニッケルから形成される請求項４記載の電気回路構造。
6. （６）ＧａＡｓ基板と、 基板の一部と接触しているラングミュア・プロジェット（Ｌ−Ｂ）層と、 Ｌ−Ｂ層およびＧａＡｓ基板にわたって電圧差を供給するための手段とを具備す る電気回路構造。
7. （７）Ｌ−Ｂ層が単一Ｌ−Ｂ膜を具備する請求項６記載の電気回路構造。
8. （８）Ｌ−Ｂ層が複数のＬ−Ｂ膜組成を具備する請求項６記載の電気回路構造。
9. （９）ＧａＡｓ基板と、 基板における離されたソースおよびドレイン領域と、ソースとドレイン領域との 間の基板におけるチャンネル領域と、 チャンネル領域上に存在し、供給電圧に反応してチャンネル領域へトンネルさせ るように十分に薄いラングミュア・ブロジェット（Ｌ−Ｂ）層と、 ソースおよびドレイン領域の上、およびチャンネル領域上のＬ−Ｂ層上の電気コ ンタクトとを具備する金属絶縁体導体電界効果トランジスタ（ＭＩＳＦＥＴ）。
10. （１０）Ｌ−Ｂ層が単一Ｌ−Ｂ膜を具備する請求項９記載のＭＩＳＦＥＴ。
11. （１１）前記Ｌ−Ｂ膜が約２５オングストロームの厚さである請求項１０記載の ＭＩＳＦＥＴ。
12. （１２）ソースおよびドレインのための電気コンタクトが各々本体上のＧａＡｓ 基板と同様の親水度を有する金属層を伴うオーム金属体を具備する請求項９記載 のＭＩＳＦＥＴ。
13. （１３）ＧａＡｓ基板と、 基板における離されたソースおよびドレイン領域と、ソースとドレイン領域との 間の基板におけるチャンネル領域と、 チャンネル領域上に存在し、チャンネル領域を絶縁するのに十分な厚さで、少な くとも部分的に基板表面をバシツベイトするラングミュア・プロジェット（Ｌ− Ｂ）Ｌ−Ｂ層と、ソースおよびドレイン領域の上、およびチャンネル領域上のＬ −Ｂ層上の電気コンタクトとを具備する金属絶縁体半導体電界効果トランジスタ （ＭＩＳＦＥＴ）。
14. （１４）Ｌ−Ｂ層が複数のＬ−Ｂ膜組成を具備する請求項１３記載のＭＩＳＦＥ Ｔ。
15. （１５）前記Ｌ−Ｂ膜の各々が約２５オングストロームの厚さである請求項１４ 記載のＭＩＳＦＥＴ。
16. （１６）ソースおよびドレインのための電気コンタクトが各々本体上のＧａＡｓ 基板と同様の親水度を有する金属層を伴うオーム金属本体を具備する請求項１３ 記載のＭＩＳＦＥＴ。
17. （１７）ＧａＡｓ基板の一部の上にラングミュア・ブロジェット（Ｌ−Ｂ）層を 形成し、 Ｌ−Ｂ層の少なくとも一部上に導電コンタクトを形成することを含む、電気回路 構造の形成方法。
18. （１８）前記Ｌ−Ｂ層が単一膜として形成される請求項１７記載の方法。
19. （１９）前記膜の厚さが約２５オングストロームである請求項１８記載の方法。
20. （２０）前記Ｌ−Ｂ層が複数の隣接するＬ−Ｂ膜組成として形成される請求項１ ７記載の方法。
21. （２１）前記膜の各々の厚さが約２５オングストロームである請求項２０記載の 方法。
22. （２２）導電コンタクトを形成する前に導電コンタクト領域の横の基板上に１以 上のオーム金属体を形成し、前記金属体の各々の上にＧａＡｓ基板と同様の親水 度を有する金属層を形成し、 前記導電コンタクトを形成する前に前記基板の一部および各オーム金属体上に実 質的に連続する層として前記Ｌ−Ｂ層を形成し、 前記コンタクトの形成後前記導電コンタクトの下以外の領域から前記Ｌ−Ｂ層を 除去する過程を含む請求項１７記載の方法。
23. （２３）前記導電コンタクトが前記連続するＬ−Ｂ層上に導電コンタクト材料の 層を設けることにより形成され、別の導電材料によって導電コンタクト材料の一 部をマスクし、除去のため下にあるＬ−Ｂ層を露出させるように導電コンタクト 材料のマスクされていない部分を除去する請求項２２記載の方法。