JPH09236823A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09236823A JPH09236823A JP4507296A JP4507296A JPH09236823A JP H09236823 A JPH09236823 A JP H09236823A JP 4507296 A JP4507296 A JP 4507296A JP 4507296 A JP4507296 A JP 4507296A JP H09236823 A JPH09236823 A JP H09236823A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- liquid crystal
- supply line
- ferroelectric
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 液晶表示装置での消費電力の低減。良好な画
質の獲得。回路の高精細化。 【解決手段】 単位画素には、画素選択用トランジスタ
１、これを選択する走査線２、画素の状態を決める信号
を供給する信号線３、がそれぞれゲートおよびソースの
接続される。ドレインにはゲート部には強誘電体が設け
られたｎチャネル型トランジスタ４、ｐチャネル型トラ
ンジスタ５のゲートが接続される。ｎチャネル型、ｐチ
ャネル型トランジスタ４、５のソース側を２つの配線
７、８にそれぞれ接続し、ドレイン側を相互に接続して
液晶６に電圧を印加するようにする。
質の獲得。回路の高精細化。 【解決手段】 単位画素には、画素選択用トランジスタ
１、これを選択する走査線２、画素の状態を決める信号
を供給する信号線３、がそれぞれゲートおよびソースの
接続される。ドレインにはゲート部には強誘電体が設け
られたｎチャネル型トランジスタ４、ｐチャネル型トラ
ンジスタ５のゲートが接続される。ｎチャネル型、ｐチ
ャネル型トランジスタ４、５のソース側を２つの配線
７、８にそれぞれ接続し、ドレイン側を相互に接続して
液晶６に電圧を印加するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
する。
する。
【０００２】
【従来の技術】液晶ディスプレイは、薄型で低消費電力
であり、ノート型パソコンなどに広く用いられている。
特に消費電力が小さいことが他のＣＲＴ、プラズマディ
スプレイなどのディスプレイと比べて優れた特徴であ
り、今後は携帯情報機器への応用が期待されている。
であり、ノート型パソコンなどに広く用いられている。
特に消費電力が小さいことが他のＣＲＴ、プラズマディ
スプレイなどのディスプレイと比べて優れた特徴であ
り、今後は携帯情報機器への応用が期待されている。
【０００３】携帯機器の場合、ディスプレイの消費電力
が５００ｍＷ以下、できれば数ｍＷと小さいことが望ま
しい。この要求に対して、従来はＴＮ型液晶の単純マト
リクス型でバックライトが不要で消費電力の小さい反射
型を用いてきた。しかし、ＴＮ型では偏光板が必要であ
り反射率が３０％程度と暗いこと、単純マトリクス型で
は画素数を増やすとコントラストが下がりさらに見にく
くなるなどの問題がある。そこで、液晶表示に偏光板を
用いないＰＣＧＨ（相変化ゲストホスト型）モードを用
いてアクティブマトリクスによる駆動を行うことによ
り、反射率が高く、コントラストも高い表示を得ること
が試みられている。
が５００ｍＷ以下、できれば数ｍＷと小さいことが望ま
しい。この要求に対して、従来はＴＮ型液晶の単純マト
リクス型でバックライトが不要で消費電力の小さい反射
型を用いてきた。しかし、ＴＮ型では偏光板が必要であ
り反射率が３０％程度と暗いこと、単純マトリクス型で
は画素数を増やすとコントラストが下がりさらに見にく
くなるなどの問題がある。そこで、液晶表示に偏光板を
用いないＰＣＧＨ（相変化ゲストホスト型）モードを用
いてアクティブマトリクスによる駆動を行うことによ
り、反射率が高く、コントラストも高い表示を得ること
が試みられている。
【０００４】図７にこのような従来例の構成を示す。同
図に示す回路構成は、従来の透過型ＴＮ液晶のアクティ
ブマトリクスと同等であり、信号線７１、ゲート線７２
およびその交点にある薄膜トランジスタＴＦＴ７３によ
り、各画素の液晶７４および蓄積容量線７５に接続され
た蓄積容量７６に電荷を与える。液晶７４には交流を印
加する必要があり、対向基板の対向電極７７の電圧を中
心に正電圧、負電圧となるように信号線電圧を与えて実
現している。
図に示す回路構成は、従来の透過型ＴＮ液晶のアクティ
ブマトリクスと同等であり、信号線７１、ゲート線７２
およびその交点にある薄膜トランジスタＴＦＴ７３によ
り、各画素の液晶７４および蓄積容量線７５に接続され
た蓄積容量７６に電荷を与える。液晶７４には交流を印
加する必要があり、対向基板の対向電極７７の電圧を中
心に正電圧、負電圧となるように信号線電圧を与えて実
現している。
【０００５】このような液晶ディスプレイでは、表示が
全く変化しない場合でも交流電圧を印加する必要がある
ため、フレーム周期で選択されるごとに画素電位を書換
えている。容量に交流を印加する場合の消費電力は、 Ｐ＝ｆ×Ｖ2 ×Ｃ （周波数ｆ；電圧Ｖ；容量Ｃ） であるから、周波数が高いほど、電圧が高いほど、容量
が大きいほど消費電力が大きい。
全く変化しない場合でも交流電圧を印加する必要がある
ため、フレーム周期で選択されるごとに画素電位を書換
えている。容量に交流を印加する場合の消費電力は、 Ｐ＝ｆ×Ｖ2 ×Ｃ （周波数ｆ；電圧Ｖ；容量Ｃ） であるから、周波数が高いほど、電圧が高いほど、容量
が大きいほど消費電力が大きい。
【０００６】液晶ディスプレイで交流駆動する場合に
は、各画素の駆動周波数はフレーム周波数、信号線の駆
動周波数はフレーム周波数と走査線本数の積、信号線ド
ライバＩＣの駆動周波数は、画面の総画素数とフレーム
周波数の積の値、もし分割駆動すればさらに分割数で割
った値、となる。現状で、対角10.4インチのカラーＶＧ
Ａ（６４０×ＲＧＢ×４８０画素）では信号線ＩＣの消
費電力は１Ｗ程度であるから、Ａ４サイズで150dpi相当
の高精細ＬＣＤの画素数ではＶＧＡの6.25倍の１６００
×１２００画素程度となり、２〜３Ｗ以上と大きくなっ
てしまうことが予想される。これでは携帯情報機器に用
いるのはバッテリの使用時間が短く、問題がある。
は、各画素の駆動周波数はフレーム周波数、信号線の駆
動周波数はフレーム周波数と走査線本数の積、信号線ド
ライバＩＣの駆動周波数は、画面の総画素数とフレーム
周波数の積の値、もし分割駆動すればさらに分割数で割
った値、となる。現状で、対角10.4インチのカラーＶＧ
Ａ（６４０×ＲＧＢ×４８０画素）では信号線ＩＣの消
費電力は１Ｗ程度であるから、Ａ４サイズで150dpi相当
の高精細ＬＣＤの画素数ではＶＧＡの6.25倍の１６００
×１２００画素程度となり、２〜３Ｗ以上と大きくなっ
てしまうことが予想される。これでは携帯情報機器に用
いるのはバッテリの使用時間が短く、問題がある。
【０００７】この問題に対して双安定の強誘電性液晶
（ＳＳＦＬＣ）を用いると液晶にメモリ性があり、表示
が変らない限り電圧の供給を停止することができること
が知られており、消費電力の低減が可能である。
（ＳＳＦＬＣ）を用いると液晶にメモリ性があり、表示
が変らない限り電圧の供給を停止することができること
が知られており、消費電力の低減が可能である。
【０００８】しかし、双安定の強誘電性液晶では、衝撃
により配向が乱れて表示不良が発生する問題があり、携
帯型表示デバイスとしては採用できない。さらにメモリ
性を持った液晶では表示品位（コントラスト、反射率な
ど）が制限されることが多く、たとえばＳＳＦＬＣでは
偏光板の使用が不可欠の表示モードであり、反射率は３
０％程度と暗い画面しか得られない問題もあった。
により配向が乱れて表示不良が発生する問題があり、携
帯型表示デバイスとしては採用できない。さらにメモリ
性を持った液晶では表示品位（コントラスト、反射率な
ど）が制限されることが多く、たとえばＳＳＦＬＣでは
偏光板の使用が不可欠の表示モードであり、反射率は３
０％程度と暗い画面しか得られない問題もあった。
【０００９】
【発明が解決しようとする課題】前述したように、パソ
コンの画面や携帯情報機器の画面などでは静止画が多く
画面が書き変らなくも信号線に交流を供給することにな
り、電力を無駄に消費していることになる。
コンの画面や携帯情報機器の画面などでは静止画が多く
画面が書き変らなくも信号線に交流を供給することにな
り、電力を無駄に消費していることになる。
【００１０】そこで、本発明では上述の問題点を解決
し、電力消費を低減することを目的とする。
し、電力消費を低減することを目的とする。
【００１１】さらに、本発明では画素回路の簡略化を図
ることで高精細化を実現することも目的とする。
ることで高精細化を実現することも目的とする。
【００１２】
【課題を解決するための手段】かかる課題を解決するた
め、請求項１記載の本発明は、第１および第２の電極間
に挟まれた液晶層と、第１の電位を供給する第１の電位
供給手段と、第２の電位を供給する第２の電位供給手段
と、表示信号を保持する強誘電体と、前記強誘電体に保
持された表示信号に応じて、前記第１または第２の電位
を前記第１の電極に印加する手段と、前記第２の電極に
基準電位を印加する手段とを具備するものである。
め、請求項１記載の本発明は、第１および第２の電極間
に挟まれた液晶層と、第１の電位を供給する第１の電位
供給手段と、第２の電位を供給する第２の電位供給手段
と、表示信号を保持する強誘電体と、前記強誘電体に保
持された表示信号に応じて、前記第１または第２の電位
を前記第１の電極に印加する手段と、前記第２の電極に
基準電位を印加する手段とを具備するものである。
【００１３】ここで、第１の電極とは例えば画素電極、
第２の電極とは例えば対向電極、基準電位とは例えば対
向電極の電位のことで、例えばグランド電位である。
第２の電極とは例えば対向電極、基準電位とは例えば対
向電極の電位のことで、例えばグランド電位である。
【００１４】第１の電位、第２の電位は、異なる電位で
あることを意味する。第１の電位、第２の電位は、一方
が直流で他方が交流、あるいは両方が直流または交流で
あってもよい。
あることを意味する。第１の電位、第２の電位は、一方
が直流で他方が交流、あるいは両方が直流または交流で
あってもよい。
【００１５】第１の電位供給手段、第２の電位供給手段
は、例えば給電線路のような形態である。第１の電位供
給手段、第２の電位供給手段ばかりでなく、第３の電位
供給手段、第４の電位供給手段等を設け、これらに供給
される電位も選択的に液晶に印加するようにしてもよ
い。
は、例えば給電線路のような形態である。第１の電位供
給手段、第２の電位供給手段ばかりでなく、第３の電位
供給手段、第４の電位供給手段等を設け、これらに供給
される電位も選択的に液晶に印加するようにしてもよ
い。
【００１６】表示信号は、例えば信号線を介して信号線
駆動回路より印加される。信号線と強誘電体との間に
は、例えばゲートが走査線に接続されたＦＥＴを介挿す
る。
駆動回路より印加される。信号線と強誘電体との間に
は、例えばゲートが走査線に接続されたＦＥＴを介挿す
る。
【００１７】「強誘電体に保持された表示信号に応じ
て、前記第１または第２の電位を前記第１の電極に印加
する手段」は、例えばスイッチング素子のような形態で
あるが、制御素子のような形態であっても構わない。ス
イッチング素子としては、一対のｐチャネルとｎチャネ
ルの電界効果トランジスタがある。そして、例えばｐチ
ャネルおよびｎチャネルの電界効果トランジスタのゲー
トに同じ信号を印加するだけで、相反的に一方をオン、
他方をオフさせることができ、第１の電極に印加する電
圧を選択することができる。
て、前記第１または第２の電位を前記第１の電極に印加
する手段」は、例えばスイッチング素子のような形態で
あるが、制御素子のような形態であっても構わない。ス
イッチング素子としては、一対のｐチャネルとｎチャネ
ルの電界効果トランジスタがある。そして、例えばｐチ
ャネルおよびｎチャネルの電界効果トランジスタのゲー
トに同じ信号を印加するだけで、相反的に一方をオン、
他方をオフさせることができ、第１の電極に印加する電
圧を選択することができる。
【００１８】強誘電体は、例えば電界効果トランジスタ
の例でいうと、電界効果トランジスタのゲート絶縁膜と
してもよいが、電界効果トランジスタとは別個の素子と
しても構わない。
の例でいうと、電界効果トランジスタのゲート絶縁膜と
してもよいが、電界効果トランジスタとは別個の素子と
しても構わない。
【００１９】請求項２に係る本発明は、第１の電位を供
給する第１の電位供給線路と、第２の電位を供給する第
２の電位供給線路と、ゲートに表示信号を保持する強誘
電体を有し、前記第１の電位供給線路と液晶との間にソ
ース−ドレインが介挿されたｐチャネルの電界効果トラ
ンジスタと、ゲートに前記表示信号を保持する強誘電体
を有し、前記第２の電位供給線路と前記液晶との間にソ
ース−ドレインが介挿されたｎチャネルの電界効果トラ
ンジスタとを具備する。
給する第１の電位供給線路と、第２の電位を供給する第
２の電位供給線路と、ゲートに表示信号を保持する強誘
電体を有し、前記第１の電位供給線路と液晶との間にソ
ース−ドレインが介挿されたｐチャネルの電界効果トラ
ンジスタと、ゲートに前記表示信号を保持する強誘電体
を有し、前記第２の電位供給線路と前記液晶との間にソ
ース−ドレインが介挿されたｎチャネルの電界効果トラ
ンジスタとを具備する。
【００２０】請求項３に係る本発明は、第１の電位を供
給する第１の電位供給線路と、第２の電位を供給する第
２の電位供給線路と、表示信号を保持する強誘電体コン
デンサと、ゲートに前記強誘電体コンデンサに保持され
た電位が印加され、前記第１の電位供給線路と液晶との
間にソース−ドレインが介挿されたｐチャネルの電界効
果トランジスタと、ゲートに前記強誘電体コンデンサに
保持された電位が印加され、前記第２の電位供給線路と
前記液晶との間にソース−ドレインが介挿されたｎチャ
ネルの電界効果トランジスタとを具備する。
給する第１の電位供給線路と、第２の電位を供給する第
２の電位供給線路と、表示信号を保持する強誘電体コン
デンサと、ゲートに前記強誘電体コンデンサに保持され
た電位が印加され、前記第１の電位供給線路と液晶との
間にソース−ドレインが介挿されたｐチャネルの電界効
果トランジスタと、ゲートに前記強誘電体コンデンサに
保持された電位が印加され、前記第２の電位供給線路と
前記液晶との間にソース−ドレインが介挿されたｎチャ
ネルの電界効果トランジスタとを具備する。
【００２１】請求項４に係る本発明は、第１の電位を供
給する第１の電位供給線路と、第２の電位を供給する第
２の電位供給線路と、表示信号を保持する第１の強誘電
体コンデンサと、前記表示信号を保持する第２の強誘電
体コンデンサと、ゲートに前記第１の強誘電体コンデン
サに保持された電位が印加され、前記第１の電位供給線
路と液晶との間にソース−ドレインが介挿されたｐチャ
ネルの電界効果トランジスタと、ゲートに前記第２の強
誘電体コンデンサに保持された電位が印加され、前記第
２の電位供給線路と前記液晶との間にソース−ドレイン
が介挿されたｎチャネルの電界効果トランジスタとを具
備する。
給する第１の電位供給線路と、第２の電位を供給する第
２の電位供給線路と、表示信号を保持する第１の強誘電
体コンデンサと、前記表示信号を保持する第２の強誘電
体コンデンサと、ゲートに前記第１の強誘電体コンデン
サに保持された電位が印加され、前記第１の電位供給線
路と液晶との間にソース−ドレインが介挿されたｐチャ
ネルの電界効果トランジスタと、ゲートに前記第２の強
誘電体コンデンサに保持された電位が印加され、前記第
２の電位供給線路と前記液晶との間にソース−ドレイン
が介挿されたｎチャネルの電界効果トランジスタとを具
備する。
【００２２】請求項５に係る本発明は、画素電極と、こ
の画素電極により覆われ、表示信号に基づく電位をこの
画素電極に印加する駆動素子とを有する液晶表示装置に
おいて、前記駆動素子が、前記表示信号を保持する強誘
電体を持つことを特徴とする。 駆動素子としては、例
えば電界効果トランジスタがある。そして、例えば電界
効果トランジスタが表示信号を保持する強誘電体を持つ
ので、画素電極と電界効果トランジスタのゲートとの間
の寄生容量の変動に対して電界効果トランジスタの電気
的特性は無視できるものとなる。この結果、表示品質が
向上する。
の画素電極により覆われ、表示信号に基づく電位をこの
画素電極に印加する駆動素子とを有する液晶表示装置に
おいて、前記駆動素子が、前記表示信号を保持する強誘
電体を持つことを特徴とする。 駆動素子としては、例
えば電界効果トランジスタがある。そして、例えば電界
効果トランジスタが表示信号を保持する強誘電体を持つ
ので、画素電極と電界効果トランジスタのゲートとの間
の寄生容量の変動に対して電界効果トランジスタの電気
的特性は無視できるものとなる。この結果、表示品質が
向上する。
【００２３】
【発明の実施の形態】図１は本発明に係る液晶表示装置
の１画素の等価回路図を示す。
の１画素の等価回路図を示す。
【００２４】同図に示すように、単位画素には、画素選
択用トランジスタ１、これを選択する走査線２、画素の
状態を決める信号を供給する信号線３、がそれぞれゲー
トおよびソースの接続される。
択用トランジスタ１、これを選択する走査線２、画素の
状態を決める信号を供給する信号線３、がそれぞれゲー
トおよびソースの接続される。
【００２５】画素選択用トランジスタ１のドレインには
ｎチャネル型トランジスタ４、ｐチャネル型トランジス
タ５のゲートが接続される。トランジスタ４、５のゲー
ト部には強誘電体が設けられ、内部分極の状態によって
トランジスタがオン、オフを保持することができる。強
誘電体はトランジスタのゲート絶縁膜の一部に設けるこ
ととした。ｎチャネル型、ｐチャネル型トランジスタ
４、５のソース側を２つの配線７、８にそれぞれ接続
し、ドレイン側を相互に接続して液晶６に電圧を印加す
るようにする。液晶６の他方の電位は対向電極９となっ
ている。
ｎチャネル型トランジスタ４、ｐチャネル型トランジス
タ５のゲートが接続される。トランジスタ４、５のゲー
ト部には強誘電体が設けられ、内部分極の状態によって
トランジスタがオン、オフを保持することができる。強
誘電体はトランジスタのゲート絶縁膜の一部に設けるこ
ととした。ｎチャネル型、ｐチャネル型トランジスタ
４、５のソース側を２つの配線７、８にそれぞれ接続
し、ドレイン側を相互に接続して液晶６に電圧を印加す
るようにする。液晶６の他方の電位は対向電極９となっ
ている。
【００２６】配線７に対向電極９の電位を中心に６０Ｈ
ｚ程度の交流を印加し、配線７を対向電極９と同じ電位
とすると、ゲート信号がオン（図２Ａ）、走査信号パル
スが印加（図２Ｂ）のときでトランジスタ４がオン（図
２Ｄ）しているときには液晶６に所定の交流電圧が印加
され（図２Ｅ）、ゲート信号オフ（図２Ａ）、走査信号
パルスがオフ（図２Ｂ）のときでトランジスタ５がオン
（図２Ｃ）しているときには液晶６には電圧が印加され
ない状態を得る（図２Ｅ）。この２つの状態はトランジ
スタ４、５によってメモリされているので画像が変化し
なければ、信号線３に高周波の交流を印加する必要がな
く、低消費電力が実現される。トランジスタ４、５は同
じゲート電位を印加しても相反的に動作するので画素回
路が大幅に簡略される。信号線を２本にして２つのトラ
ンジスタを独立に制御することも可能であるが、それに
比べて外部駆動回路が簡略になるとともに、画素の高集
積化が図られる。
ｚ程度の交流を印加し、配線７を対向電極９と同じ電位
とすると、ゲート信号がオン（図２Ａ）、走査信号パル
スが印加（図２Ｂ）のときでトランジスタ４がオン（図
２Ｄ）しているときには液晶６に所定の交流電圧が印加
され（図２Ｅ）、ゲート信号オフ（図２Ａ）、走査信号
パルスがオフ（図２Ｂ）のときでトランジスタ５がオン
（図２Ｃ）しているときには液晶６には電圧が印加され
ない状態を得る（図２Ｅ）。この２つの状態はトランジ
スタ４、５によってメモリされているので画像が変化し
なければ、信号線３に高周波の交流を印加する必要がな
く、低消費電力が実現される。トランジスタ４、５は同
じゲート電位を印加しても相反的に動作するので画素回
路が大幅に簡略される。信号線を２本にして２つのトラ
ンジスタを独立に制御することも可能であるが、それに
比べて外部駆動回路が簡略になるとともに、画素の高集
積化が図られる。
【００２７】なお、配線７、８には上記の信号のかけ方
に限定されない。両者とも直流の電位とすることもかま
わない。
に限定されない。両者とも直流の電位とすることもかま
わない。
【００２８】図３は図１の回路を実現した画素の平面
図、図４は図３のＡ−Ａ’断面図を示す。図３の30X(X=
1 〜9)は図１の番号Ｘと対応させている。なお、図３の
309 は画素電極を示す。
図、図４は図３のＡ−Ａ’断面図を示す。図３の30X(X=
1 〜9)は図１の番号Ｘと対応させている。なお、図３の
309 は画素電極を示す。
【００２９】図４を用いて本発明の主要なプロセスを説
明する。まず、絶縁性基板401 にアモルファスシリコン
膜を堆積し、エキシマレーザアニールにより多結晶化さ
せ、島状にパターニングする。ｎチャネルトランジスタ
407 およびｐチャネルトランジスタ408 のチャネル領域
402 は多結晶シリコン（膜厚70nm）である。なお、本例
ではn-ch、p-chともノンドープの多結晶シリコンとした
がＴＦＴのしきい値電圧制御のためにn-ch,p-ch それぞ
れ独立にわずかにドーピングしてもよい。
明する。まず、絶縁性基板401 にアモルファスシリコン
膜を堆積し、エキシマレーザアニールにより多結晶化さ
せ、島状にパターニングする。ｎチャネルトランジスタ
407 およびｐチャネルトランジスタ408 のチャネル領域
402 は多結晶シリコン（膜厚70nm）である。なお、本例
ではn-ch、p-chともノンドープの多結晶シリコンとした
がＴＦＴのしきい値電圧制御のためにn-ch,p-ch それぞ
れ独立にわずかにドーピングしてもよい。
【００３０】続いて強誘電体を含むゲート絶縁膜405 を
堆積する。本例ではECR-CVD で堆積したシリコン酸化膜
（膜厚50nm）とチタン酸バリウム（ BaTiO3 ）強誘電体
膜（膜厚20〜400nm ）の積層とした。強誘電体単層でも
よく、強誘電体の上に絶縁膜を設けたもの、３層にした
もの、強誘電体と常誘電体の間に中間電極を設けたもの
などもよい。強誘電体としては、ＰＺＴ（ [Pb(Zr,Ti)O
3 ] ）などのペロブスカイト型酸化物の他、層状酸化物
（Bi4 Ti3 O 12など）を用いてもよく、有機材料（ビニ
ィデンフルオライド(VDF;vinylidene fluoride) とトリ
フロエチレン(TrFE;trifluoroethylene)の混合物など）
でもよい。成膜方法として、スパッタ法、ゾル・ゲル
法、レーザアブレーション法、ＣＶＤ法、などを用いる
ことができる。
堆積する。本例ではECR-CVD で堆積したシリコン酸化膜
（膜厚50nm）とチタン酸バリウム（ BaTiO3 ）強誘電体
膜（膜厚20〜400nm ）の積層とした。強誘電体単層でも
よく、強誘電体の上に絶縁膜を設けたもの、３層にした
もの、強誘電体と常誘電体の間に中間電極を設けたもの
などもよい。強誘電体としては、ＰＺＴ（ [Pb(Zr,Ti)O
3 ] ）などのペロブスカイト型酸化物の他、層状酸化物
（Bi4 Ti3 O 12など）を用いてもよく、有機材料（ビニ
ィデンフルオライド(VDF;vinylidene fluoride) とトリ
フロエチレン(TrFE;trifluoroethylene)の混合物など）
でもよい。成膜方法として、スパッタ法、ゾル・ゲル
法、レーザアブレーション法、ＣＶＤ法、などを用いる
ことができる。
【００３１】その上にゲート電極406 を形成し、イオン
ドーピングでソース、ドレイン領域を形成する。n-chＴ
ＦＴ407 ではソース、ドレイン領域403 に燐を、p-chＴ
ＦＴ408 ではソース、ドレイン領域404 にボロンを、そ
れぞれドープした。また、それぞれＬＤＤ構造とし、ソ
ース、ドレイン領域とチャネルとの間に中濃度不純物領
域を設けた。全体をシリコン酸化膜ないしシリコン窒化
膜などの層間絶縁膜409 で覆い、スルーホールを開けた
後にソース、ドレイン電極およびこれと接続される配線
410,411,412 を形成した。その上にアクリル樹脂、ＢＣ
Ｂ（ベンゾシクロブテン）などの第２の層間絶縁膜413
と堆積し、スルーホールを開けた後に画素電極414 を形
成した。
ドーピングでソース、ドレイン領域を形成する。n-chＴ
ＦＴ407 ではソース、ドレイン領域403 に燐を、p-chＴ
ＦＴ408 ではソース、ドレイン領域404 にボロンを、そ
れぞれドープした。また、それぞれＬＤＤ構造とし、ソ
ース、ドレイン領域とチャネルとの間に中濃度不純物領
域を設けた。全体をシリコン酸化膜ないしシリコン窒化
膜などの層間絶縁膜409 で覆い、スルーホールを開けた
後にソース、ドレイン電極およびこれと接続される配線
410,411,412 を形成した。その上にアクリル樹脂、ＢＣ
Ｂ（ベンゾシクロブテン）などの第２の層間絶縁膜413
と堆積し、スルーホールを開けた後に画素電極414 を形
成した。
【００３２】以上でＴＦＴアレイが完成し、ガラスない
しプラスチックなどの対向基板417および対向電極416
との間に液晶を配置して表示装置が完成する。
しプラスチックなどの対向基板417および対向電極416
との間に液晶を配置して表示装置が完成する。
【００３３】液晶には、ゲストホスト型液晶を用いた。
ホスト液晶を９０〜３６０度回転させたもの、配向がラ
ンダムになるアモルファスゲストホスト型などがコント
ラスト、反射率を高める上で有効である。また、TN型で
もよく、コレステリック液晶を用いた選択反射−透過モ
ードでもよく、強誘電性液晶、反強誘電性液晶、高分子
分散型液晶、ＯＣＢモード液晶、などを用いてもよい。
表示方式も自由であり、光学的な変化の分類でいえば、
透過−吸収を得るもの、透過−散乱を得るもの、散乱−
吸収を得るもの、などいずれでもよい。画素の素子数が
多いので素子の上に絶縁膜を設けて画素電極を形成した
反射型が望ましいが、画素サイズによっては透過型でも
可能である。モノクロでもカラー表示でも当然かまわな
い。液晶層は単層でも多層でもよい。
ホスト液晶を９０〜３６０度回転させたもの、配向がラ
ンダムになるアモルファスゲストホスト型などがコント
ラスト、反射率を高める上で有効である。また、TN型で
もよく、コレステリック液晶を用いた選択反射−透過モ
ードでもよく、強誘電性液晶、反強誘電性液晶、高分子
分散型液晶、ＯＣＢモード液晶、などを用いてもよい。
表示方式も自由であり、光学的な変化の分類でいえば、
透過−吸収を得るもの、透過−散乱を得るもの、散乱−
吸収を得るもの、などいずれでもよい。画素の素子数が
多いので素子の上に絶縁膜を設けて画素電極を形成した
反射型が望ましいが、画素サイズによっては透過型でも
可能である。モノクロでもカラー表示でも当然かまわな
い。液晶層は単層でも多層でもよい。
【００３４】図４の構造では画素電極がＴＦＴ部および
配線を覆うようにしているが、本発明のように液晶には
常時（画素を選択していない期間）決められた信号が供
給されるされるため、従来例と異なり、画素電極と信号
線、走査線、その他の配線との寄生容量によるノイズの
問題がなく、設計が容易となる。つまり、従来は、画素
電極でＴＦＴ部等を覆うようにした場合、画素電極とＴ
ＦＴ部等との間に寄生容量が発生し、ＴＦＴ部等の電気
的特性に悪影響を与え、表示品質等に悪影響を与えてい
た。これに対して、本発明では、画素電極の下に強誘電
体を含むトランジスタを配置したので、寄生容量による
表示品質等の劣化はなくなる。
配線を覆うようにしているが、本発明のように液晶には
常時（画素を選択していない期間）決められた信号が供
給されるされるため、従来例と異なり、画素電極と信号
線、走査線、その他の配線との寄生容量によるノイズの
問題がなく、設計が容易となる。つまり、従来は、画素
電極でＴＦＴ部等を覆うようにした場合、画素電極とＴ
ＦＴ部等との間に寄生容量が発生し、ＴＦＴ部等の電気
的特性に悪影響を与え、表示品質等に悪影響を与えてい
た。これに対して、本発明では、画素電極の下に強誘電
体を含むトランジスタを配置したので、寄生容量による
表示品質等の劣化はなくなる。
【００３５】図１の選択トランジスタは１つの場合に限
らず、縦横に設けた走査線の交点のみに信号線電圧が印
加されるようなＡＮＤを取る２つのトランジスタの回路
などを用いることもできる。また、１つの選択線の情報
を読み取り、画素選択および信号受信を行う回路として
もよい。
らず、縦横に設けた走査線の交点のみに信号線電圧が印
加されるようなＡＮＤを取る２つのトランジスタの回路
などを用いることもできる。また、１つの選択線の情報
を読み取り、画素選択および信号受信を行う回路として
もよい。
【００３６】以上の実施例ではトランジスタを多結晶シ
リコンＴＦＴとしたが、アモルファスシリコンＴＦＴで
もよく、微結晶シリコンでもシリコン−ゲルマニウム合
金などでもよい。トランジスタ構造はプレーナ型に限ら
ず、スタッガ型、逆スタッガ型でもよく、セルフアライ
ン型に限らず、非セルフアライン型でも構わない。
リコンＴＦＴとしたが、アモルファスシリコンＴＦＴで
もよく、微結晶シリコンでもシリコン−ゲルマニウム合
金などでもよい。トランジスタ構造はプレーナ型に限ら
ず、スタッガ型、逆スタッガ型でもよく、セルフアライ
ン型に限らず、非セルフアライン型でも構わない。
【００３７】図５は本発明の他の例の画素部の回路図を
示す。本例では、ｎチャネルトランジスタ505 およびｐ
チャネルトランジスタ503 は通常の電界効果トランジス
タでチャネル部が多結晶シリコンまたは、アモルファス
シリコンでできており、ソース、ドレイン領域の不純物
のキャリアが電子か正孔かでｎチャネルかｐチャネルか
が決まる。強誘電体はゲート電極に接続された強誘電体
コンデンサ504,506 によって構成されている。
示す。本例では、ｎチャネルトランジスタ505 およびｐ
チャネルトランジスタ503 は通常の電界効果トランジス
タでチャネル部が多結晶シリコンまたは、アモルファス
シリコンでできており、ソース、ドレイン領域の不純物
のキャリアが電子か正孔かでｎチャネルかｐチャネルか
が決まる。強誘電体はゲート電極に接続された強誘電体
コンデンサ504,506 によって構成されている。
【００３８】この一対のトランジスタのゲートに電圧を
与えるのに、２つの選択用トランジスタ501,502 があ
り、１つの走査線510 ともう１つの走査線511 の両方が
ハイレベル（トランジスタ501,502 がｎチャネルの場
合）の時に信号線512 からの電圧がかかるようになって
いる。これにより、任意画素のみに信号を与えることが
できる。
与えるのに、２つの選択用トランジスタ501,502 があ
り、１つの走査線510 ともう１つの走査線511 の両方が
ハイレベル（トランジスタ501,502 がｎチャネルの場
合）の時に信号線512 からの電圧がかかるようになって
いる。これにより、任意画素のみに信号を与えることが
できる。
【００３９】本例では、強誘電体とトランジスタが分離
されており、プロセス的に作りやすい特徴がある。
されており、プロセス的に作りやすい特徴がある。
【００４０】なお、強誘電体コンデンサとトランジスタ
は平面的に離れていてもいなくてもよい。すなわちゲー
ト電極とチャネルの間に強誘電体と常誘電体からなるゲ
ート絶縁膜を配し、その間に中間電極を設けることも可
能である。また、強誘電体に接する電極にはＩＴＯなど
の酸化物電極を採用できる。
は平面的に離れていてもいなくてもよい。すなわちゲー
ト電極とチャネルの間に強誘電体と常誘電体からなるゲ
ート絶縁膜を配し、その間に中間電極を設けることも可
能である。また、強誘電体に接する電極にはＩＴＯなど
の酸化物電極を採用できる。
【００４１】トランジスタの構造はプレーナ型にかぎら
ず、スタッガ型、逆スタッガ型などいずれでもよく、半
導体には多結晶シリコンなどの他に単結晶シリコン、微
結晶シリコン、シリコン−ゲルマニウム合金、Ｔｅ，Ｃ
ｄＳｅなどの半導体でもよい。 また、図５では、各ト
ランジスタ507,508 のゲートにそれぞれ強誘電体コンデ
ンサ504,506 が接続されていたが、図６に示すように選
択用トランジスタ601のドレインと２つのトランジスタ6
02,603 のゲート間を１つの強誘電体コンデンサ604 を
介して接続してもよい。
ず、スタッガ型、逆スタッガ型などいずれでもよく、半
導体には多結晶シリコンなどの他に単結晶シリコン、微
結晶シリコン、シリコン−ゲルマニウム合金、Ｔｅ，Ｃ
ｄＳｅなどの半導体でもよい。 また、図５では、各ト
ランジスタ507,508 のゲートにそれぞれ強誘電体コンデ
ンサ504,506 が接続されていたが、図６に示すように選
択用トランジスタ601のドレインと２つのトランジスタ6
02,603 のゲート間を１つの強誘電体コンデンサ604 を
介して接続してもよい。
【００４２】図８にさらに他の例を示す。この例では、
液晶に印加する電圧が２種より多い種類、例えば４種類
を印加することができる。同図では、液晶812 に対して
ｐチャネル、ｎチャネルの一対のトランジスタ802,803
があり、これには強誘電体がゲート絶縁膜に儲けｔｒ荒
れている。強誘電体の分極が反転することでトランジス
タ803 がオンとなるゲート電圧をＶth1 、同時にトラン
ジスタ802 はオンからオフとなるようにする。
液晶に印加する電圧が２種より多い種類、例えば４種類
を印加することができる。同図では、液晶812 に対して
ｐチャネル、ｎチャネルの一対のトランジスタ802,803
があり、これには強誘電体がゲート絶縁膜に儲けｔｒ荒
れている。強誘電体の分極が反転することでトランジス
タ803 がオンとなるゲート電圧をＶth1 、同時にトラン
ジスタ802 はオンからオフとなるようにする。
【００４３】トランジスタ803 には、ｐチャネル、ｎチ
ャネルの一対のトランジスタ804,805 が接続され、同時
に強誘電体を含み、ただししきい値電圧がトランジスタ
802,803 と異なったＶth2 を持つ。
ャネルの一対のトランジスタ804,805 が接続され、同時
に強誘電体を含み、ただししきい値電圧がトランジスタ
802,803 と異なったＶth2 を持つ。
【００４４】トランジスタ805 には、ｐチャネル、ｎチ
ャネルの一対のトランジスタ806,807 が接続され、Ｖth
3 、Ｖth3'のしきい値電圧を持つ。これらのゲートは、
接続され、画素選択用トランジスタ801 によって駆動さ
れる。
ャネルの一対のトランジスタ806,807 が接続され、Ｖth
3 、Ｖth3'のしきい値電圧を持つ。これらのゲートは、
接続され、画素選択用トランジスタ801 によって駆動さ
れる。
【００４５】画素選択用トランジスタ801 からの信号が
十分負になっていれば、トランジスタ802 はオンとな
る。そこで、液晶812 は、信号線808 の信号が印加され
る。Ｖth1 ＜Ｖth2 ＜Ｖth3 とすれば、符号816 の電圧
がＶth1 を越えるとトランジスタ802 がオフし、トラン
ジスタ803 がオンしているので、信号線809 の信号が液
晶812 に印加される。符号816 の電圧がＶth2 を越える
とトランジスタ804 がオフし、トランジスタ805 がオン
する。トランジスタ806 はオンしたままなので信号線81
0 の信号が液晶812 に印加される。符号816 の電圧がＶ
th3 を越えるとトランジスタ806 がオフし、トランジス
タ807 がオンするため、信号線811 の信号が液晶812 に
印加される。
十分負になっていれば、トランジスタ802 はオンとな
る。そこで、液晶812 は、信号線808 の信号が印加され
る。Ｖth1 ＜Ｖth2 ＜Ｖth3 とすれば、符号816 の電圧
がＶth1 を越えるとトランジスタ802 がオフし、トラン
ジスタ803 がオンしているので、信号線809 の信号が液
晶812 に印加される。符号816 の電圧がＶth2 を越える
とトランジスタ804 がオフし、トランジスタ805 がオン
する。トランジスタ806 はオンしたままなので信号線81
0 の信号が液晶812 に印加される。符号816 の電圧がＶ
th3 を越えるとトランジスタ806 がオフし、トランジス
タ807 がオンするため、信号線811 の信号が液晶812 に
印加される。
【００４６】このようにすることで、４種類の信号を切
り替えてかつメモリ性を持たせることができる。Ｖthを
変える方法として、強誘電体の膜厚を変える他に、常誘
電体ゲート絶縁膜の膜厚を変える方法もある。また、チ
ャネルにドーピングすることでもよい。図５、図６のよ
うに強誘電体コンデンサを接続する方法でもよい。これ
により、階調を得ることができる。
り替えてかつメモリ性を持たせることができる。Ｖthを
変える方法として、強誘電体の膜厚を変える他に、常誘
電体ゲート絶縁膜の膜厚を変える方法もある。また、チ
ャネルにドーピングすることでもよい。図５、図６のよ
うに強誘電体コンデンサを接続する方法でもよい。これ
により、階調を得ることができる。
【００４７】なお、信号線808,809,810,811 の信号は、
各画素に外部から印加するようにすればよいが、例えば
信号線808,811 の信号のみを外部から与えて、信号線80
9,810,の信号については画素内で分割抵抗や容量分割で
作ることができる。
各画素に外部から印加するようにすればよいが、例えば
信号線808,811 の信号のみを外部から与えて、信号線80
9,810,の信号については画素内で分割抵抗や容量分割で
作ることができる。
【００４８】その他、本発明の趣旨を逸脱しない範囲で
あれば様々な変形をすることは可能である。
あれば様々な変形をすることは可能である。
【００４９】
【発明の効果】以上詳述したように、本発明によれば、
液晶ディスプレイでの消費電力を低減することができ
る。液晶には所定の電位が常時印加されるので、良好な
画質が得られる。また、回路が簡略となり高精細化が実
現される。
液晶ディスプレイでの消費電力を低減することができ
る。液晶には所定の電位が常時印加されるので、良好な
画質が得られる。また、回路が簡略となり高精細化が実
現される。
【図１】 本発明に係る画素部の回路図。
【図２】 本発明に係る液晶表示装置の駆動タイミイグ
チャート。
チャート。
【図３】 本発明に係る画素部の平面図。
【図４】 本発明に係る画素部の断面図。
【図５】 本発明の他の例に係る画素部の回路図。
【図６】 本発明の他の例に係る画素部の回路図。
【図７】 従来の画素部の回路図。
【図８】 本発明の他の例に係る画素部の回路図。
１ 画素選択薄膜トランジスタ ２ 走査線 ３ 信号線 ４ ゲートに強誘電体を含むｎチャネル型薄膜トラン
ジスタ ５ ゲートに強誘電体を含むｐチャネル型薄膜トラン
ジスタ ６ 液晶 ７、８ 信号供給線 ９ 対向電極
ジスタ ５ ゲートに強誘電体を含むｐチャネル型薄膜トラン
ジスタ ６ 液晶 ７、８ 信号供給線 ９ 対向電極
Claims (5)
- 【請求項１】 第１および第２の電極間に挟まれた液晶
層と、 第１の電位を供給する第１の電位供給手段と、 第２の電位を供給する第２の電位供給手段と、 表示信号を保持する強誘電体と、 前記強誘電体に保持された表示信号に応じて、前記第１
または第２の電位を前記第１の電極に印加する手段と、 前記第２の電極に基準電位を印加する手段とを具備する
ことを特徴とする液晶表示装置。 - 【請求項２】 第１の電位を供給する第１の電位供給線
路と、 第２の電位を供給する第２の電位供給線路と、 ゲート部に表示信号を保持する強誘電体を有し、前記第
１の電位供給線路と液晶との間にソース−ドレインが介
挿されたｐチャネルの電界効果トランジスタと、 ゲー
トに前記表示信号を保持する強誘電体を有し、前記第２
の電位供給線路と前記液晶との間にソース−ドレインが
介挿されたｎチャネルの電界効果トランジスタとを具備
することを特徴とする液晶表示装置。 - 【請求項３】 第１の電位を供給する第１の電位供給線
路と、 第２の電位を供給する第２の電位供給線路と、 表示信号を保持する強誘電体コンデンサと、 ゲートに前記強誘電体コンデンサに保持された電位が印
加され、前記第１の電位供給線路と液晶との間にソース
−ドレインが介挿されたｐチャネルの電界効果トランジ
スタと、 ゲートに前記強誘電体コンデンサに保持された電位が印
加され、前記第２の電位供給線路と前記液晶との間にソ
ース−ドレインが介挿されたｎチャネルの電界効果トラ
ンジスタとを具備することを特徴とする液晶表示装置。 - 【請求項４】 第１の電位を供給する第１の電位供給線
路と、 第２の電位を供給する第２の電位供給線路と、 表示信号を保持する第１の強誘電体コンデンサと、 前記表示信号を保持する第２の強誘電体コンデンサと、 ゲートに前記第１の強誘電体コンデンサに保持された電
位が印加され、前記第１の電位供給線路と液晶との間に
ソース−ドレインが介挿されたｐチャネルの電界効果ト
ランジスタと、 ゲートに前記第２の強誘電体コンデンサに保持された電
位が印加され、前記第２の電位供給線路と前記液晶との
間にソース−ドレインが介挿されたｎチャネルの電界効
果トランジスタとを具備することを特徴とする液晶表示
装置。 - 【請求項５】 画素電極と、 この画素電極により覆われ、表示信号に基づく電位をこ
の画素電極に印加する駆動素子とを有する液晶表示装置
において、 前記駆動素子が、前記表示信号を保持する強誘電体を持
つことを特徴とする液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4507296A JP3319561B2 (ja) | 1996-03-01 | 1996-03-01 | 液晶表示装置 |
| KR1019970006860A KR100270147B1 (ko) | 1996-03-01 | 1997-02-28 | 액정표시장치 |
| US08/808,855 US6072454A (en) | 1996-03-01 | 1997-02-28 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4507296A JP3319561B2 (ja) | 1996-03-01 | 1996-03-01 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09236823A true JPH09236823A (ja) | 1997-09-09 |
| JP3319561B2 JP3319561B2 (ja) | 2002-09-03 |
Family
ID=12709147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4507296A Expired - Fee Related JP3319561B2 (ja) | 1996-03-01 | 1996-03-01 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3319561B2 (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041519A (ja) * | 1996-03-26 | 1998-02-13 | Lg Electron Inc | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 |
| EP1111577A2 (en) * | 1999-12-24 | 2001-06-27 | Sanyo Electric Co., Ltd. | Improvements in power consumption of display apparatus during still image display mode |
| US6671023B2 (en) | 2000-12-07 | 2003-12-30 | Sanyo Electric Co., Ltd. | Active matrix display device |
| US6803896B2 (en) | 2001-04-13 | 2004-10-12 | Sanyo Electric Co., Ltd | Display device |
| US6825834B2 (en) | 2000-11-06 | 2004-11-30 | Sanyo Electric Co., Ltd. | Active matrix display device |
| KR100468562B1 (ko) * | 1999-10-13 | 2005-01-29 | 가부시키가이샤 히타치세이사쿠쇼 | 고선명 액정 표시 장치 |
| KR100469193B1 (ko) * | 2000-09-18 | 2005-02-02 | 산요덴키가부시키가이샤 | 표시 장치 |
| KR100469877B1 (ko) * | 2000-09-18 | 2005-02-02 | 산요덴키가부시키가이샤 | 표시 장치 및 그 제어 방법 |
| US6853371B2 (en) | 2000-09-18 | 2005-02-08 | Sanyo Electric Co., Ltd. | Display device |
| US6873321B2 (en) | 2001-04-11 | 2005-03-29 | Sanyo Electric Co., Ltd. | Display device with two-level image representation |
| KR100481213B1 (ko) * | 2001-12-28 | 2005-04-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 구동방법 |
| US6885359B2 (en) | 2001-04-11 | 2005-04-26 | Sanyo Electric Co., Ltd. | Display device with selective rewriting function |
| US6950080B2 (en) | 2001-04-13 | 2005-09-27 | Sanyo Electric Co, Ltd. | Display device |
| US6956553B2 (en) | 2001-04-27 | 2005-10-18 | Sanyo Electric Co., Ltd. | Active matrix display device |
| KR100553326B1 (ko) * | 2001-01-12 | 2006-02-20 | 샤프 가부시키가이샤 | 표시장치의 구동방법 및 표시장치 |
| US7019727B2 (en) | 2000-09-18 | 2006-03-28 | Sanyo Electric Co., Ltd. | Display device |
| US7027026B2 (en) | 2001-04-11 | 2006-04-11 | Sanyo Electric Co., Ltd. | Display device |
| US7038650B2 (en) | 2001-04-11 | 2006-05-02 | Sanyo Electric Co., Ltd. | Display device |
| US7081875B2 (en) | 2000-09-18 | 2006-07-25 | Sanyo Electric Co., Ltd. | Display device and its driving method |
| KR100613745B1 (ko) * | 1998-03-27 | 2006-08-22 | 소니 가부시끼 가이샤 | 액정표시장치 및 표시장치 |
| US7095389B2 (en) | 2000-09-18 | 2006-08-22 | Sanyo Electric Co., Ltd. | Active matrix display device |
| US7123233B2 (en) | 2001-04-11 | 2006-10-17 | Sanyo Electric Co., Ltd. | Display device |
| US7173589B2 (en) | 2001-03-29 | 2007-02-06 | Sanyo Electric Co., Ltd. | Display device |
| KR100706222B1 (ko) * | 2000-06-27 | 2007-04-11 | 삼성전자주식회사 | 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법 |
| JP2009516229A (ja) * | 2005-11-16 | 2009-04-16 | ポリマー、ビジョン、リミテッド | 強誘電薄膜トランジスタに基づくピクセルを有するアクティブマトリクスディスプレイをアドレス指定するための方法 |
-
1996
- 1996-03-01 JP JP4507296A patent/JP3319561B2/ja not_active Expired - Fee Related
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041519A (ja) * | 1996-03-26 | 1998-02-13 | Lg Electron Inc | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 |
| KR100613745B1 (ko) * | 1998-03-27 | 2006-08-22 | 소니 가부시끼 가이샤 | 액정표시장치 및 표시장치 |
| KR100468562B1 (ko) * | 1999-10-13 | 2005-01-29 | 가부시키가이샤 히타치세이사쿠쇼 | 고선명 액정 표시 장치 |
| EP1111577A2 (en) * | 1999-12-24 | 2001-06-27 | Sanyo Electric Co., Ltd. | Improvements in power consumption of display apparatus during still image display mode |
| EP1111577A3 (en) * | 1999-12-24 | 2002-01-16 | Sanyo Electric Co., Ltd. | Improvements in power consumption of display apparatus during still image display mode |
| US7583259B2 (en) | 1999-12-24 | 2009-09-01 | Sanyo Electric Co., Ltd. | Power consumption of display apparatus during still image display mode |
| US7019726B2 (en) | 1999-12-24 | 2006-03-28 | Sanyo Electric Co., Ltd. | Power consumption of display apparatus during still image display mode |
| KR100706222B1 (ko) * | 2000-06-27 | 2007-04-11 | 삼성전자주식회사 | 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법 |
| KR100469877B1 (ko) * | 2000-09-18 | 2005-02-02 | 산요덴키가부시키가이샤 | 표시 장치 및 그 제어 방법 |
| US7081875B2 (en) | 2000-09-18 | 2006-07-25 | Sanyo Electric Co., Ltd. | Display device and its driving method |
| US7808495B2 (en) | 2000-09-18 | 2010-10-05 | Sanyo Electric Co., Ltd. | Display device and its control method |
| US7518571B2 (en) | 2000-09-18 | 2009-04-14 | Sanyo Electric Co., Ltd. | Display device |
| US6853371B2 (en) | 2000-09-18 | 2005-02-08 | Sanyo Electric Co., Ltd. | Display device |
| KR100469193B1 (ko) * | 2000-09-18 | 2005-02-02 | 산요덴키가부시키가이샤 | 표시 장치 |
| US7019727B2 (en) | 2000-09-18 | 2006-03-28 | Sanyo Electric Co., Ltd. | Display device |
| US7019738B2 (en) | 2000-09-18 | 2006-03-28 | Sanyo Electric Co., Ltd. | Display device and its control method |
| US7095389B2 (en) | 2000-09-18 | 2006-08-22 | Sanyo Electric Co., Ltd. | Active matrix display device |
| US6825834B2 (en) | 2000-11-06 | 2004-11-30 | Sanyo Electric Co., Ltd. | Active matrix display device |
| US6671023B2 (en) | 2000-12-07 | 2003-12-30 | Sanyo Electric Co., Ltd. | Active matrix display device |
| KR100553326B1 (ko) * | 2001-01-12 | 2006-02-20 | 샤프 가부시키가이샤 | 표시장치의 구동방법 및 표시장치 |
| US7173589B2 (en) | 2001-03-29 | 2007-02-06 | Sanyo Electric Co., Ltd. | Display device |
| US7123233B2 (en) | 2001-04-11 | 2006-10-17 | Sanyo Electric Co., Ltd. | Display device |
| US7038650B2 (en) | 2001-04-11 | 2006-05-02 | Sanyo Electric Co., Ltd. | Display device |
| US7027026B2 (en) | 2001-04-11 | 2006-04-11 | Sanyo Electric Co., Ltd. | Display device |
| US6885359B2 (en) | 2001-04-11 | 2005-04-26 | Sanyo Electric Co., Ltd. | Display device with selective rewriting function |
| US6873321B2 (en) | 2001-04-11 | 2005-03-29 | Sanyo Electric Co., Ltd. | Display device with two-level image representation |
| US6950080B2 (en) | 2001-04-13 | 2005-09-27 | Sanyo Electric Co, Ltd. | Display device |
| US6803896B2 (en) | 2001-04-13 | 2004-10-12 | Sanyo Electric Co., Ltd | Display device |
| US6956553B2 (en) | 2001-04-27 | 2005-10-18 | Sanyo Electric Co., Ltd. | Active matrix display device |
| US7432898B2 (en) | 2001-04-27 | 2008-10-07 | Sanyo Electric Co., Ltd. | Active matrix display device |
| KR100481213B1 (ko) * | 2001-12-28 | 2005-04-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 구동방법 |
| JP2009516229A (ja) * | 2005-11-16 | 2009-04-16 | ポリマー、ビジョン、リミテッド | 強誘電薄膜トランジスタに基づくピクセルを有するアクティブマトリクスディスプレイをアドレス指定するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3319561B2 (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319561B2 (ja) | 液晶表示装置 | |
| KR100270147B1 (ko) | 액정표시장치 | |
| US5986724A (en) | Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT | |
| US5952991A (en) | Liquid crystal display | |
| US5903248A (en) | Active matrix display having pixel driving circuits with integrated charge pumps | |
| US5349366A (en) | Electro-optical device and process for fabricating the same and method of driving the same | |
| US6771247B2 (en) | Display and method of driving display | |
| US8144102B2 (en) | Memory element and display device | |
| JP4072332B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
| US7583348B2 (en) | Pixel structure for liquid crystal display | |
| US5764321A (en) | Active matrix type liquid crystal display device having non-overlapping peripheral circuits | |
| JP3442551B2 (ja) | 液晶表示装置 | |
| EP1246159A2 (en) | Active matrix display device with faster static memory circuit implemented at pixel level | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| KR101073364B1 (ko) | 디스플레이 디바이스 | |
| US6894755B2 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
| US7348953B1 (en) | Method of driving liquid crystal display device | |
| JP3319562B2 (ja) | 液晶表示装置 | |
| WO2023087775A1 (zh) | 非易失性铁电电容及显示驱动电路 | |
| TW571153B (en) | Display device | |
| JPH0850309A (ja) | 電気光学装置 | |
| JP3382220B2 (ja) | 液晶表示装置 | |
| JPH07114002A (ja) | アクティブマトリクス型液晶ディスプレイの駆動方法 | |
| JPH10268362A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |