KR101073364B1 - 디스플레이 디바이스 - Google Patents

디스플레이 디바이스 Download PDF

Info

Publication number
KR101073364B1
KR101073364B1 KR1020030096632A KR20030096632A KR101073364B1 KR 101073364 B1 KR101073364 B1 KR 101073364B1 KR 1020030096632 A KR1020030096632 A KR 1020030096632A KR 20030096632 A KR20030096632 A KR 20030096632A KR 101073364 B1 KR101073364 B1 KR 101073364B1
Authority
KR
South Korea
Prior art keywords
electrically connected
switching element
pixel
signal line
nonvolatile memory
Prior art date
Application number
KR1020030096632A
Other languages
English (en)
Other versions
KR20040060766A (ko
Inventor
코야마준
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20040060766A publication Critical patent/KR20040060766A/ko
Application granted granted Critical
Publication of KR101073364B1 publication Critical patent/KR101073364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

SRAM을 사용하는 활성 매트릭스 디스플레이 디바이스에서, SRAM 회로를 구성하는 트랜지스터들의 수는 많다. 그러므로, 픽셀 영역이 작은 경우, 픽셀 내에 트랜지스터들이 삽입될(embedded) 수 없으며, 그렇지 않으면 개구율이 감소된다. 상술된 관점에서, 본 발명의 목적은 리프레싱 동작(refreshing operation) 없이 전력 소모가 작은 디스플레이 디바이스를 제공하는 것이다. 본 발명에 따라, 스위칭 소자와 비휘발성 메모리 소자를 구비하는 픽셀을 포함하는 디스플레이 디바이스가 제공된다. 정지 영상이 비휘발성 메모리 소자와 같은 강유전체 소자를 이용하고 신호를 저장하여 디스플레이되면, 프레임마다 기록을 행할 필요가 없다. 또한, 강유전체 소자가 작은 영역을 점유하면, 개구율의 감소 없이 메모리 회로가 포함될 수 있다.
디스플레이 디바이스, 스위칭 소자, 비휘발성 메모리 소자, 픽셀 전극

Description

디스플레이 디바이스{Display device}
도 1은 본 발명의 디스플레이 디바이스의 구성도.
도 2는 종래의 디스플레이 디바이스의 구성도.
도 3은 종래의 디스플레이 디바이스의 픽셀부의 동작 파형들을 도시한 도면.
도 4는 본 발명의 디스플레이 디바이스의 실시예의 구성도.
도 5는 본 발명의 디스플레이 디바이스의 실시예의 구성도.
도 6은 본 발명의 디스플레이 디바이스의 소스 신호선 구동 회로를 도시하는 블록도.
도 7은 본 발명의 디스플레이 디바이스의 소스 신호선 구동 회로를 도시하는 블록도.
도 8은 단극성 TFT들을 사용하는 신호선 구동 회로를 도시하는 구성도.
도 9는 본 발명의 픽셀의 평면도.
도 10a 내지 도 10c는 본 발명의 구조들을 도시하는 단면도들.
도 11a 내지 도 11c는 본 발명의 구조들을 도시하는 단면도들.
도 12a 내지 도 12c는 본 발명의 구조들을 도시하는 단면도들.
도 13a 및 도 13b는 본 발명의 구조들을 도시하는 단면도들.
도 14는 픽셀부 내부에 SRAM이 설치된 종래의 디스플레이 디바이스의 픽셀의 구성도.
도 15a 내지 도 15g는 본 발명이 적용될 수 있는 전자 장치들의 예들.
도 16은 본 발명이 DRAM형 픽셀과 결합되는 실시예의 구성도.
도 17은 본 발명이 EL 디스플레이 디바이스에 적용되는 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
101 : 소스 신호선 구동 회로
102 : 게이트 신호선 구동 회로
103 내지 108 : 소스 신호선
109 내지 114 : 게이트 신호선
115 내지 126 : 스위칭 소자
127 내지 138 : 비휘발성 메모리 소자
139 내지 150 : 액정
151 : 공통 전극
152 : 픽셀
(발명의 분야)
본 발명은 디스플레이 디바이스에 관한 것이며, 특히 유리 또는 플라스틱과 같은 투명 기판 상에 형성된 박막 트랜지스터(TFT)를 사용하는 디스플레이 디바이스 및 그 동일한 것의 구동 방법에 관한 것이다. 게다가, 본 발명은 디스플레이 디바이스를 사용하는 전자 장치에 관한 것이다.
(관련 기술의 설명)
최근에, 통신 기술의 진보에 따라, 이동 전화들이 널리 사용되고 있다. 앞으로는, 동영상들 및 보다 크기가 큰 정보의 전송이 예상된다. 한편, 개인용 컴퓨터들의 경량화에 의해, 이동 통신 용도에 맞게 개조된 제품이 생산되고 있다. 또한 전자 노트북에 의해 창안된 PDA라 불리는 정보 단말들은 대량으로 생산되고 있으며, 널리 사용되고 있다. 게다가, 디스플레이 디바이스들의 발전에 의해, 대다수의 휴대용 정보 디바이스들에는 평면 디스플레이가 장착되어 있다.
더욱이, 최근 기술들에 따라, 활성 매트릭스 디스플레이 디바이스가 상기의 휴대용 정보 디바이스 등을 위한 디스플레이 디바이스로서 사용되는 경향이 있다. 활성 매트릭스 디스플레이 디바이스에서, TFT는 각 픽셀에 배치되며, 디스플레이 스크린은 TFT에 의해 제어된다. 수동형 매트릭스 디스플레이 디바이스와 비교하면, 이와 같은 활성 매트릭스 디스플레이 디바이스는 고성능 및 고화질을 달성하며, 동영상을 처리할 수 있다는 점에서 이점이 있다. 그러므로, 액정 디스플레이 디바이스들의 주류가 또한 수동 매트릭스형들에서 활성 매트릭스형들로 이동할 것임이 예측된다.
활성 매트릭스 디스플레이 디바이스는 1000℃ 이상의 통상적인 조건과 비교하면 상당히 낮은, 최고가 500℃ 이하인 온도에서 형성된 폴리실리콘과 같은 다결정 반도체를 사용하여 제조된다. 이러한 활성 매트릭스 디스플레이 디바이스는 픽셀 외에, 구동 회로가 픽셀부 주위에 일체로 형성될 수 있다는 점에서 이점이 있으며, 이는 디스플레이 디바이스의 소형화 및 고선명을 실현시킬 수 있다. 따라서, 이와 같은 디스플레이 디바이스가 앞으로 보다 광범위하게 사용될 것으로 예상된다.
활성 매트릭스 액정 디스플레이 디바이스 내의 픽셀부의 동작에 대해서는 아래에서 설명하기로 한다. 도 2는 활성 매트릭스 액정 디스플레이 디바이스의 구성예를 도시한다. 1개의 픽셀(220)은 소스 신호선(203), 게이트 신호선(205), 용량선(219), 픽셀 TFT(207), 기억 용량(211) 및 액정(215)을 포함한다. 그러나, 다른 배선 등이 동시에 용량선으로서의 역할을 할 수 있다면 용량선이 반드시 제공될 필요는 없다. 픽셀 TFT(207)의 게이트 전극은 게이트 신호선(205)에 접속된다. 또한, 픽셀 TFT(207)의 드레인 영역 또는 소스 영역 중 하나는 소스 신호선(203)에 접속되는 반면, 나머지 하나는 기억 용량(211) 및 액정(215)에 접속된다.
게이트 신호선(205) 및 게이트 신호선(206)은 선(line) 사이클에 따라 순차적으로 선택된다. 픽셀 TFT(207) 및 픽셀 TFT(209)가 N-채널형이라고 가정하면, 게이트 신호선(205)은 그것이 Hi일 때 활성이 되며, 따라서 픽셀 TFT들(207 및 209)은 ON으로 된다. 픽셀 TFT들(207 및 209)이 ON으로 될 때, 소스 신호선(203) 및 소스 신호선(204)의 전위들은 기억 용량(211) 및 기억 용량(213)에, 그리고, 액정(215) 및 액정(217)에 각각 기록된다. 다음 선 주기에서는, 인접한 게이트 신호선(206)이 활성이 되며, 픽셀 TFT들(208 및 210)의 전위들이 Hi로 된다. 그 다음, 소스 신호선들(203 및 204)의 전위들이 동일한 방식으로 기억 용량들(212 및 214) 및 액정들(216 및 218)에 각각 기록된다. 기록된 전위들에 따라 액정들(215 내지 218)이 정렬되며, 광 투과율을 변화시킨다. 이 방식에서는, 활성 매트릭스 액정 디스플레이가 광 셔터로서 액정을 사용하여 디스플레이 동작을 수행한다.
또한, 도 14에 도시된 바와 같이, 그 픽셀부 내의 정적 RAM(SRAM)을 사용하여 디스플레이 동작을 수행하는 활성 매트릭스 디스플레이 디바이스가 또한 개발되어 있다. (특허 문서 1을 참조하라).
[특허 문서 1] 일본 특개평 8-286170
도 14에서, 1개의 픽셀(1407)은 SRAM(1403), 스위치들(1405 및 1406) 및 액정(1404)을 포함한다. 소스 신호선 구동 회로(1401)는 소스 신호선들(1408 및 1409)로 비디오 신호를 출력한다. 게이트 신호선(1410)이 게이트 신호선 구동 회로(1402)에 의해 선택되면, 비디오 신호는 소스 신호선들(1408 및 1409)을 통해 SRAM(1403)에 기록된다. 스위치들(1405 및 1406) 중 어느 하나는 SRAM(1403) 내의 저장된 신호에 기초하여 동작하고, 전위(Va 또는 Vb) 중 어느 하나는 액정(1404)에 인가된다. 이 신호는 다음 비디오 신호가 SRAM(1403)에 기록될 때까지 유지된다. 이 방식에서, 디스플레이 동작이 수행된다.
(발명의 요약)
통상적인 활성 매트릭스 디스플레이 디바이스들은, 디스플레이부가 상술된 바와 같이 기억 용량 및 스위칭 회로를 갖는 동적 RAM(DRAM) 구조를 가지므로, 정기적인 리프레싱 동작(refreshing operation)이 필요하다는 문제가 있다. 그것의 동작 파형들은 도 3에 도시된다. 픽셀 신호선 파형은 소스 신호선 파형이 t1 및 t4에 변하면 그 시점에서 소스 신호선 파형에 접근한다.
도 3에 도시된 통상적인 예에서, 재기록이 t2 내지 t3, 및 t5 내지 t6에서 수행되므로, 디스플레이 동작이 순조롭게 수행될 수 있다. 그러나, 리프레싱 동작이 수행되지 않거나 리프레싱 기간이 길면, 기억 용량에 축적된 전하는 스위칭 TFT의 누설 전류로 인해 방전되어 액정을 구동하는데 요구되는 전압이 저장될 수 없다. 그러므로, 영상 데이터가 본질적으로 변하지 않는 정지 영상과 같은 영상을 디스플레이하는 경우라 하더라도, 정기적인 기록이 요청된다. 그 결과, 파워 소모가 증가하게 된다.
한편, 도 14에 도시된 바와 같은 SRAM을 사용하는 활성 매트릭스 디스플레이 디바이스에 대해서는, SRAM 회로를 구성하는 트랜지스터들의 수가 많아진다. 그러므로, 픽셀 영역이 작은 경우 픽셀 내에 트랜지스터들이 삽입될(embedded) 수 없으며, 그렇지 않으면 개구율이 감소된다.
전술된 문제점들을 해결하기 위해, 다음의 방법이 본 발명의 디스플레이 디바이스에 적용된다. 즉, 강유전체 재료를 이용하는 소자와 같은 비휘발성 메모리 소자에는 저장된 데이터가 리프레싱 없이 비휘발성 메모리 소자에 저장되도록 픽셀부가 제공된다. 강유전체 재료를 이용함으로써, SRAM이 생략될 수 있으며, 따라서 각 픽셀을 점유하고 있는 소자 영역이 감소될 수 있다.
본 발명에 따른 디스플레이 디바이스는 소스 신호선, 게이트 신호선, 및 픽셀을 포함하며, 그들 전부가 매트릭스로 배치된다. 1개의 픽셀은 스위칭 소자, 비휘발성 메모리 소자 및 픽셀 전극을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 픽셀 전극에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. 1개의 픽셀은 스위칭 소자, 비휘발성 메모리 소자 및 픽셀 전극을 각각 포함하는 복수의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 픽셀 전극에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. 1개의 픽셀은 스위칭 소자, 비휘발성 메모리 소자 및 픽셀 전극을 각각 포함하는 복수의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 픽셀 전극에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속된다. 부수적으로, 한 픽셀 내의 각 스위칭 소자는 상이한 소스 신호선에 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. N개의 선들의 소스 신호선들은 하나의 픽셀 컬럼에 대응하여 제공되며, 한 픽셀은 스위칭 소자, 비휘발성 메모리 소자 및 픽셀 전극을 각각 포함하는 n개의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 픽셀 전극에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속된다. 부수적으로, 한 픽셀 내의 각 스위칭 소자는 n개의 선들의 소스 신호선들 중 임의의 하나에 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. 1개의 픽셀은 스위칭 소자, 비휘발성 메모리 소자 및 픽셀 전극을 각각 포함하는 복수의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 픽셀 전극에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속된다. 부수적으로, 한 픽셀 내의 각 스위칭 소자는 상이한 게이트 신호선에 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. N개의 선들의 게이트 신호선들은 하나의 픽셀 컬럼에 대응하여 제공되며, 한 픽셀은 스위칭 소자, 비휘발성 메모리 소자 및 픽셀 전극을 각각 포함하는 n개의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 픽셀 전극에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속된다. 부수적으로, 한 픽셀 내의 각 스위칭 소자는 n개의 선들의 게이트 신호선들 중 임의의 하나에 접속된다.
본 발명에 따른 디스플레이 디바이스는 소스 신호선, 게이트 신호선, 및 픽셀을 포함하며, 그들 전부가 매트릭스로 배치되고, 픽셀은 스위칭 소자, 비휘발성 메모리 소자, 구동 소자 및 픽셀 전극을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그 출력 단자는 비휘발성 메모리 소자 및 구동 소자에 전기적으로 접속되며, 구동 소자는 픽셀 전극에 전기적으로 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. 1개의 픽셀은 스위칭 소자, 비휘발성 메모리 소자, 구동 소자 및 픽셀 전극을 각각 포함하는 복수의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 구동 소자에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속되고, 구동 소자는 픽셀 전극에 전기적으로 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. 1개의 픽셀은 스위칭 소자, 비휘발성 메모리 소자, 구동 소자 및 픽셀 전극을 각각 포함하는 복수의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 구동 소자에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속되고, 구동 소자는 픽셀 전극에 전기적으로 접속된다. 부수적으로, 한 픽셀 내의 각 스위칭 소자는 상이한 소스 신호선에 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. N개의 선들의 소스 신호선들은 하나의 픽셀 컬럼에 대응하여 제공되며, 한 픽셀은 스위칭 소자, 비휘발성 메모리 소자, 구동 소자 및 픽셀 전극을 각각 포함하는 n개의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 구동 소자에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속되고, 구동 소자는 픽셀 전극에 전기적으로 접속된다. 부수적으로, 한 픽셀 내의 각 스위칭 소자는 n개의 선들의 게이트 신호선들 중 임의의 하나에 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. 1개의 픽셀은 스위칭 소자, 비휘발성 메모리 소자, 구동 소자 및 픽셀 전극을 각각 포함하는 복수의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 구동 소자에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속되고, 구동 소자는 픽셀 전극에 전기적으로 접속된다. 부수적으로, 한 픽셀 내의 각 스위칭 소자는 상이한 게이트 신호선에 접속된다.
본 발명에 따른 디스플레이 디바이스는 복수의 소스 신호선들, 복수의 게이트 신호선들 및 복수의 픽셀들을 포함하며, 그들 전부가 매트릭스로 배치된다. N개의 선들의 게이트 신호선들은 하나의 픽셀 컬럼에 대응하여 제공되며, 한 픽셀은 스위칭 소자, 비휘발성 메모리 소자, 구동 소자 및 픽셀 전극을 각각 포함하는 n개의 서브-픽셀들을 포함한다. 스위칭 소자의 입력 단자는 소스 신호선에 전기적으로 접속되며, 그것의 출력 단자는 비휘발성 메모리 소자 및 구동 소자에 전기적으로 접속되며, 그것의 제어 단자는 게이트 신호선에 전기적으로 접속되고, 구동 소자는 픽셀 전극에 전기적으로 접속된다. 부수적으로, 한 픽셀 내의 각 스위칭 소자는 n개의 선들의 게이트 신호선들 중 임의의 하나에 접속된다.
상기 설명된 바와 같이 본 발명에 따라, 강유전체 메모리가 비휘발성 메모리 소자로서 사용되는 것이 바람직하다. 또한, 박막 트랜지스터는 스위칭 소자로서 사용될 수 있다.
게다가, 상기 설명된 바와 같이 본 발명에 따라, 소스 신호선 구동 회로 및/또는 게이트 신호선 구동 회로는 픽셀과 동일한 기판 상에 형성될 수 있다. 또한, 소스 신호선 구동 회로 및/또는 게이트 신호선 구동 회로는 단극성 트랜지스터들로 구성될 수 있다.
본 발명의 바람직한 실시예들은 첨부한 도면들을 참조하여 하기에 기술될 것이다.
[실시형태]
본 발명의 구조가 도 1에 도시된다. 도 1에서 예로서 3 비트의 계조(gradation)가 취해지지만, 본 발명은 3 비트에만 한정되지 않음에 유념하라. 1개의 픽셀(152)은 3개의 스위칭 소자들과 3개의 비휘발성 메모리 소자들을 포함한다. 스위칭 소자들의 ON/OFF 동작들은 게이트 신호선들에 의해 제어된다. 각 비휘발성 메모리 소자의 한 단자는 각 스위칭 소자에 접속되며, 각 비휘발성 메모리 소자의 나머지 단자는 공통 전극(151)에 접속된다. 각 스위칭 소자는 입력 단자, 출력 단자 및 제어 단자를 가지며, 여기서 입력 단자는 소스 신호선에 전기적으로 접속되며, 출력 단자는 픽셀 전극(도면에 도시되지 않음)을 통해 비휘발성 메모리 소자 및 액정 소자에 전기적으로 접속되며, 제어 단자는 게이트 신호선에 전기적으로 접속된다. 그것의 동작은 하기에 설명된다.
디지털 비디오 신호들은 소스 신호선 구동 회로(101)에서 소스 신호선들(103 내지 108)로 출력된다. 게이트 신호선들(109 내지 111)이 게이트 신호선 구동 회로(102)에 의해 선택되면, 스위칭 소자들(115 내지 117 및 121 내지 123)은 ON으로 되고, 소스 신호선들(103 내지 108)로부터 디지털 비디오 신호들이 비휘발성 메모리 소자들(127 내지 129 및 133 내지 135)에 기록된다. 게이트 신호선들(109 내지 111)의 선택이 게이트 신호선 구동 회로(102)에 의해 해제되면, 스위칭 소자들(115 내지 117 및 121 내지 123)은 OFF로 된다. 그러나, 신호들이 비휘발성 메모리 소자들(127 내지 129 및 133 내지 135)에 저장되면, 액정들(139 내지 141 및 145 내지 147)은 저장된 신호들에 기초하여 디스플레이 동작을 수행할 수 있다.
다음에, 게이트 신호선들(112 내지 114)이 게이트 신호선 구동 회로(102)에 의해 선택되면, 스위칭 소자들(118 내지 120 및 124 내지 126)은 ON으로 되고, 소스 신호선들(103 내지 108)로부터의 디지털 비디오 신호들은 비휘발성 메모리 소자들(130 내지 132 및 136 내지 138)에 기록된다. 게이트 신호선들(112 내지 114)의 선택이 게이트 신호선 구동 회로(102)에 의해 해제되면, 스위칭 소자들(118 내지 120 및 124 내지 126)은 OFF로 된다. 그러나, 신호들이 비휘발성 메모리 소자들(130 내지 132 및 136 내지 138)에 저장되면, 액정들(142 내지 144 및 148 내지 150)은 저장된 신호들에 기초하여 디스플레이 동작을 수행할 수 있다.
본 발명에 따라, 신호들이 디지털 방식으로 저장되므로 영역 계조 시스템을 사용하여 디스플레이 동작이 수행된다. 즉, 3 비트 디스플레이 동작이 수행되면, 픽셀 전극들의 영역비를 4:2:1로 설정하고 요청된 계조에 따라 필요한 신호를 저장함으로써 계조가 표시될 수 있다.
PZT(납 지르콘산염 티탄산염: PB[Zrx, Til-x]O3)와 같은 강유전체 재료가 비휘발성 메모리 소자에 이용되면, 전원이 OFF로 될 때도 신호는 저장될 수 있다. 그러므로, 정지 영상이 디스플레이되면, 디스플레이 디바이스의 전원은 OFF로 될 수 있으며, 따라서 전기는 감소될 수 있다. 이 방식으로, 통상적인 문제를 갖는 리프레싱 동작이 생략될 수 있으며 전력 소모가 감소될 수 있다. 강유전체 재료는 PZT에만 한정되지 않으며, 다른 재료들도 이용될 수 있다.
또한, 본 발명에 따라, SRAM을 사용하는 디스플레이 디바이스와 달리, 픽셀 내부에는 복수의 트랜지스터들이 필요하지 않다. 그러므로, 픽셀 영역이 작은 경우 픽셀 내에 트랜지스터들이 삽입될 수 없거나 개구율이 현저하게 작은 경우와 같은 문제점들이 일어나지 않도록 구동될 수 있다. 부수적으로, 상기 예로서 액정이 취해진다 할지라도 액정 대신에 전기 이동 소자와 같은 재료가 이용될 수 있다.
또한, 본 발명에 사용된 소스 신호선 구동 회로, 게이트 신호선 구동 회로 또는 다른 회로들이 픽셀들과 동일한 기판 상에 일체로 형성될 수 있으며, 반면에 이들은 COG(Chip On Glass) 또는 TAB(Tape Automated Bonding) 등의 기술들을 사용하여 개별 기판들 상에 형성될 수 있다.
[실시예 1]
도 4에는 본 발명의 실시예의 구조가 도시된다. 이 실시예에서, 스위칭 소자들은 TFT들로 형성된다. 3 비트의 계조가 도 4에 예로서 취해지지만, 본 발명은 3 비트에만 한정되지 않음에 유념하라. 한 픽셀(452)이 3개의 TFT들과 3개의 비활성 메모리 소자들을 포함한다. TFT들의 ON/OFF 동작들이 게이트 신호선들에 의해 제어된다. 각 비활성 메모리 소자의 한 단자가 픽셀 전극(도면에 도시되지 않음)을 통해 각 TFT 및 각 액정 소자에 접속되며, 각 비활성 메모리 소자의 나머지 단자는 공통 전극(451)에 접속된다. 그것의 동작은 하기에 설명된다.
디지털 비디오 신호들은 소스 신호선 구동 회로(401)에서 소스 신호선들(403 내지 408)로 출력된다. 게이트 신호선들(409 내지 411)이 게이트 신호선 구동 회로(402)에 의해 선택되면, TFT들(415 내지 417 및 421 내지 423)이 ON으로 되며, 소스 신호선들(403 내지 408)로부터 디지털 비디오 신호들이 비휘발성 메모리 소자들(427 내지 429 및 433 내지 435)에 기록된다. 게이트 신호선들(409 내지 411)의 선택이 게이트 신호선 구동 회로(402)에 의해 해제되면, TFT들(415 내지 417 및 421 내지 423)이 OFF로 된다. 그러나, 신호들이 비휘발성 메모리 소자들(427 내지 429 및 433 내지 435)에 저장되면, 액정들(439 내지 441 및 445 내지 447)은 저장된 신호들에 기초하여 디스플레이 동작을 수행할 수 있다.
다음으로, 게이트 신호선들(412 내지 414)이 게이트 신호선 구동 회로(402)에 의해 선택되면, TFT들(418 내지 420 및 424 내지 426)이 ON으로 되며, 소스 신호선들(403 내지 408)로부터 디지털 비디오 신호들이 비휘발성 메모리 소자들(430 내지 432 및 436 내지 438)로 기록된다. 게이트 신호선들(412 내지 414)의 선택이 게이트 신호선 구동 회로(402)에 의해 해제되면, TFT들(418 내지 420 및 424 내지 426)이 OFF로 된다. 그러나, 신호들이 비휘발성 메모리 소자들(430 내지 432 및 436 내지 438)에 저장되면, 액정들(442 내지 444 및 448 내지 450)이 저장된 신호들에 기초하여 디스플레이 동작을 수행할 수 있다.
본 발명에 따라, 디스플레이 동작은 신호들이 디지털적으로 저장되기 때문에 영역 계조 시스템을 사용하여 디스플레이 동작이 수행된다. 즉, 3 비트 디스플레이 동작이 수행될 때, 픽셀 전극들의 영역비를 4:2:1로 설정하고 요청된 계조에 따라 필요한 신호를 저장하여 계조가 표시될 수 있다.
PZT와 같은 강유전체 재료가 비휘발성 메모리 소자에 사용되면, 신호는 전원이 OFF로 될 때도 저장될 수 있다. 그러므로, 정지 영상이 디스플레이되면, 디스플레이 디바이스의 전원은 OFF로 될 수 있고, 따라서 전기는 감소될 수 있다. 이 방식으로, 통상적인 문제점이었던 리프레싱 동작은 생략될 수 있으며, 전력 소모가 감소될 수 있다.
또한, 본 발명에 따라, SRAM을 사용하는 디스플레이 디바이스와 달리, 다수의 트랜지스터들이 픽셀 내부에 필요하지 않다. 그러므로, 픽셀 영역이 작은 경우 픽셀내에 트랜지스터들이 삽입될 수 없거나 개구율이 현저하게 작은 경우와 같은 문제점들이 일어나지 않도록 구동될 수 있다.
[실시예 2]
도 5에는 본 발명의 실시예의 구조가 도시된다. 본 실시예는 하나의 소스 신호선이 하나의 픽셀 컬럼에 대응하여 제공된다는 점에서 실시예 1과 상이하다. 3 비트의 계조가 도 5에서 예로서 취해지지만, 본 발명은 3 비트에만 한정되지 않음에 유념하라. 한 픽셀(548)이 3개의 TFT들과 3개의 비휘발성 메모리 소자들을 포함한다. TFT들의 ON/OFF 동작들은 게이트 신호선들에 의해 제어된다. 각 비휘발성 메모리 소자의 한 단자는 픽셀 전극(도면에 도시되지 않음)을 통해 각 TFT 및 각 액정 소자에 접속되며, 각 비휘발성 메모리 소자의 나머지 단자는 공통 전극(547)에 접속된다. 그 동작은 하기에 설명된다.
디지털 비디오 신호들은 소스 신호선 구동 회로(501)에서 소스 신호선들(503 및 504)에 출력된다. 게이트 신호선(505)이 게이트 신호선 구동 회로(502)에 의해 선택되면, TFT들(515 및 517)은 ON으로 되며, 소스 신호선들(503 및 504)로부터 디지털 비디오 신호들은 비휘발성 메모리 소자들(523 및 529)에 기록된다. 게이트 신호선(505)의 선택이 게이트 신호선 구동 회로(502)에 의해 해제되면, TFT들(511 및 517)은 OFF로 된다. 그러나, 신호들이 비휘발성 메모리 소자들(523 및 529)에 저장되면, 액정들(535 및 541)은 저장된 신호들에 기초하여 디스플레이 동작을 수행할 수 있다.
다음으로, 게이트 신호선(506)이 게이트 신호선 구동 회로(502)에 의해 선택되면, TFT들(512 및 518)은 ON으로 되며, 소스 신호선들(503 및 504)로부터 디지털 비디오 신호들은 비휘발성 메모리 소자들(524 및 530)에 기록된다. 게이트 신호선(506)의 선택이 게이트 신호선 구동 회로(502)에 의해 해제되면, TFT들(512 및 518)은 OFF로 된다. 그러나, 신호들이 비휘발성 메모리 소자들(524 및 530)에 저장되면, 액정들(536 및 542)은 저장된 신호들에 기초하여 디스플레이 동작을 수행할 수 있다.
다음으로, 게이트 신호선(507)이 게이트 신호선 구동 회로(502)에 의해 선택되면, TFT들(513 및 519)은 On으로 되며, 소스 신호선들(503 및 504)로부터 디지털 비디오 신호들은 비휘발성 메모리 소자들(525 및 531)에 기록된다. 게이트 신호선(507)의 선택이 게이트 신호선 구동 회로(502)에 의해 해제되면, TFT들(513 및 519)은 OFF로 된다. 그러나, 신호들이 비휘발성 메모리 소자들(525 및 531)에 저장되면, 액정들(537 및 543)은 저장된 신호들에 기초하여 디스플레이 동작을 수행할 수 있다. 이 방식으로, 한 픽셀(548)의 데이터 기록이 완료된다. 데이터 기록은 한 수평선 기간 동안 수행된다.
동일한 방식으로, 상기 기록 동작이 다음 픽셀 로우(row)에서 수행된다. 먼저, 게이트 신호선들(508, 509 및 510)이 순차적으로 선택된다. 그 다음, 선택된 게이트 신호선들에 따라, TFT들(514, 520, 515, 521, 516 및 522)이 순차적으로 ON으로 되며, 소스 신호선들(503 및 504)로부터 디지털 비디오 신호들이 비휘발성 메모리 소자들(526, 532, 527, 533, 528 및 534)에 기록된다. 이 방식으로, 디스플레이 동작이 수행된다. 이 실시예에서, 소스 신호선들의 수가 감소될 수 있으며, 이는 개구율의 향상에 기여한다.
[실시예 3]
실시예 1에 도시된 픽셀 구조에 대응하는 소스 신호선 구동 회로의 실시예가 도 6에 도시된다. 도 6에서, 소스 신호선 구동 회로는 시프트 레지스터(601), 제 1 래치 회로(614) 및 제 2 래치 회로(615)를 포함한다. 소스 신호선 구동 회로의 동작은 하기에 설명된다.
시프트 레지스터(601)로부터 출력 펄스들이 래치 회로들(602 내지 604)로 입력되면, 비디오 신호선(616)으로부터 디지털 비디오 신호들이 래치 회로들(602 내지 604)에 저장된다. 이어서, 시프트 레지스터(601)로부터 출력 펄스들이 래치 회로들(608 내지 610)에 입력되면, 비디오 신호선(616)으로부터 디지털 비디오 신호들은 래치 회로들(608 내지 610)에 저장된다. 이 방식으로, 시프트 레지스터(601)로부터 출력 펄스들이 순차적으로 주사되고, 한 선에 대응하는 비디오 신호들이 제 1 래치 회로(614)에 저장된다. 그 다음, 연속선의 영상이 디스플레이되기 전에, 래치 펄스들은 래치 회로들(605 내지 607 및 611 내지 613)에 입력되고 제 1 래치 회로(614)로부터 비디오 신호들이 제 2 래치 회로(615)에 저장된다. 그 결과, 비디오 신호들이 소스 신호선들에 출력된다. 이 방식으로, 소스 신호선 구동 회로가 동작된다.
[실시예 4]
실시예 1의 구조와 상이한 구조를 갖는 소스 신호선 구동 회로의 실시예가 도 7에 도시된다. 이 소스 신호선 구동 회로는 실시예 2에 도시된 픽셀 구조에 대응한다. 비디오 신호선(714)으로부터 디지털 비디오 신호들은 시프트 레지스터(701)로부터 출력 펄스들로 래치 회로들(702 내지 704 및 708 내지 710)에 순차적으로 저장된다. 한 선에 대응하는 비디오 신호들이 저장된 후, 비디오 신호들은 래치 신호선(715)의 래치 펄스로 래치 회로들(705 내지 707 및 711 내지 713)에 전송된다.
지금까지 설명된 동작들은 실시예 3의 동작들과 동일하다. 그 후에, 래치 회로들(705 내지 707)로부터 출력 신호들이 스위치(716)에서 전환되며, 각 출력 신호는 한 선 주기의 1/3 동안 소스 신호선으로 출력된다. 상기 동작에 의해, 소스 신호선들의 수는 감소될 수 있다. 즉, 소스 신호선의 신호가 시간 분할 방식으로 이용될 수 있다. 여기서, 출력 신호는 3분할되지만, 본 발명은 3분할에만 한정되지 않는다. 유사하게, 래치 회로들(711 내지 713)로부터 출력 신호들이 스위치(717)에서 전환될 수 있으며, 따라서 소스 신호선으로 출력될 수 있다.
[실시예 5]
단극성 TFT들을 사용하여 시프트 레지스터의 구조 예가 도 8에 도시된다. 이러한 신호선 구동 회로 또는 한 극성으로 된 다른 회로들은 디스플레이 디바이스의 비용 절감에 도움이 된다. N-채널 단극성 TFT들이 도 8에 도시된 예에 사용되지만, p-채널 단극성 TFT들만 또는 N-채널 단극성 TFT들만이 사용될 수도 있음에 유념하라. 단극성 프로세스의 사용은 마스크들의 수 절감에 도움이 된다.
도 8에서, 개시 펄스들은 주사 방향 변환 스위치(802)에 입력되며, 이들은 스위칭 TFT(811)를 통해 시프트 레지스터(801)에 입력된다. 시프트 레지스터(801)는 부트 스트랩을 사용하는 셋 리셋형 시프트 레지스터이다. 시프트 레지스터(801)의 동작은 하기에 설명된다.
개시 펄스들은 TFT들(803 및 806)의 게이트들에 입력된다. TFT(806)가 ON으로 되면, TFT(804)의 게이트 전위는 Lo로 되고, 그것에 의해 TFT(804)가 OFF로 된다. 한편, TFT(810)의 게이트 전위가 Lo로 되면, TFT(810)는 또한 OFF로 된다. TFT(803)의 게이트 전위는 전원 전위의 레벨까지 올라간다. 그러므로, TFT(809)의 게이트 전위는 첫째로 (전원 전위-|Vgs|)까지 올라간다. 출력(1)의 초기 전위가 Lo 이므로, TFT(809)는 출력(1)과 용량(808)을 충전시켜 그 소스 전위를 상승시킬 것이다. TFT(809)의 게이트 전위가 (전원 전위-|Vgs|)에 도달하면, TFT(809)는 여전히 ON으로 되며, 따라서 출력(1)의 전위는 또한 상승을 계속할 것이다. TFT(809)의 게이트가 방전 경로를 갖지 않으면, TFT(809)의 게이트 전위는 그 소스 전위에 따라 상승을 계속할 것이며 전원 전위를 넘어서도 더욱 상승을 계속할 것이다.
TFT(809)의 드레인 및 소스 전위들이 서로 같게 되면, 전류가 출력으로 흐르는 것이 정지되며, 따라서 TFT(809)의 전위 상승이 종료된다. 이 방식으로, 전원 전위와 동일한 Hi 전위는 출력(1)으로부터 출력될 수 있다. 이 때, CLb의 전위는 Hi 이다. CLb의 전위가 Lo로 변하면, 용량(808)에 축적된 전하는 TFT(809)를 통해 CLb에서 방전되며, 따라서 출력(1)의 전위는 Lo로 된다. 출력(1)의 펄스는 다음 단의 시프트 레지스터로 전송된다. 상기에 기술된 것이 실시예 5의 회로 동작이다. 이 실시예는 본 발명의 다른 실시예와 자유로이 조합될 수 있다.
[실시예 6]
도 9는 실시예 1에 도시된 픽셀의 평면도이다. 픽셀은 소스 신호선들(901 내지 903), 게이트 신호선들(904 내지 906), TFT들(907 내지 909), 비휘발성 메모리 소자들(910 내지 912), 공통 전극들(913 내지 915), 및 픽셀 전극들(916 내지 918)을 포함한다. 3 비트의 계조는 본 실시예에서 예로서 취해지지만, 본 발명은 3 비트에만 한정되지 않음에 유념하라. 도 9에 도시된 바와 같이, 비휘발성 메모리 소자들(910 내지 912)은 작은 영역들을 차지한다. 그러므로, 개구율의 감소 없이 메모리 회로가 포함될 수 있다.
한편, 픽셀 전극들(916, 917 및 918)의 영역비를 1:2:4로 설정함으로써, 3 비트 영역 계조가 실현될 수 있다. 유사하게, n 비트 영역 계조의 경우에, n개의 서브픽셀들을 제공하고 각 서브픽셀의 영역비를 1 내지 2의 (n-1)승으로 설정함으로써, 계조들도 또한 실현될 수 있다.
[실시예 7]
본 발명의 디스플레이 디바이스를 제조하기 위한 단계들이 설명될 것이다. 여기에 구체적으로 설명된 것은 도 10 내지 도 13을 참조하면 동일한 기판 상에 픽셀부를 구성하는 스위칭 TFT, 구동 회로 또는 다른 논리 회로들을 구성하는 TFT, 및 비휘발성 래치 회로를 구성하는 강유전체 재료를 이용하는 용량을 동시에 제조하는 단계들이다. 도 10 내지 도 13은 제조 단계들을 도시하는 단면도이다.
우선, 도 10a에서, 바륨 붕규산염 유리 및 알루미늄 붕규산염 유리와 같은 유리 기판, 석영 기판, 스테인레스(SUS) 기판 등은 기판(1000)으로서 사용될 수 있다. 또한, 유연성을 갖는 플라스틱과 같은 유연성을 갖는 합성 수지로부터 만들어진 기판이 일반적으로 상기에 기술된 기판들과 비교하면, 열 저항 온도가 낮은 경향이 있지만, 제조 단계들에서 처리 온도들을 잘 견딜 수 있는 한, 기판(1000)으로서 합성 수지 기판을 사용할 수 있다.
실리콘 산화막들, 실리콘 질화막들, 또는 실리콘 신화질화막들과 같은 절연막들로 형성된 기저막(base film)들(1001 및 1002)이 기판(1000)상에 형성된다. 예를 들어, SiH4, NH3, 및 N2O로 형성된 실리콘 산화질화막(1001)은 플라즈마 CVD법에 의해 10 내지 200㎚(바람직하게는, 50 내지 100㎚)의 두께를 갖도록 형성되며, SiH4 및 N2O로 형성된 수소화 실리콘 산화질화막(1002)은 유사하게 50 내지 200㎚(바람직하게는, 100 내지 150㎚)의 두께를 갖도록 그 위에 적층된다. 이 실시예에서, 2층 기저막들이 도시되지만, 기저막들은 2층막 구조에 한정되지 않으며, 단층 또는 상기된 절연막으로 형성된 2층보다 많은 다층 구조일 수도 있다. 게다가, 석영 기판 등을 사용하는 경우 그 불순물 확산이 큰 문제가 되지 않으므로 기저막들이 반드시 제공될 필요는 없다.
섬형 반도체층들(1003 내지 1005)은 레이저 결정화법이나 공지된 열 결정화법(도 10b 참조)을 사용하여 비정질 구조를 갖는 반도체막을 처리함으로써 제조되는 결정질 반도체막들로 각각 형성된다. 섬형 반도체층들(1003 내지 1005)의 막 두께는 25 내지 100㎚(바람직하게는 30 내지 60㎚)일 것이다. 섬형 반도체층들(1003 내지 1005)이 비정질 반도체들이나 다결정 반도체들일 수 있다. 또한, 실리콘뿐만 아니라, 실리콘 게르마늄도 반도체막들로 이용될 수 있다. 실리콘 게르마늄을 사용하는 경우에, 게르마늄의 농도는 0.01 내지 4.5 원자% 범위내에 있는 것이 바람직하다.
레이저 결정화법을 사용하여 결정질 반도체막을 제조하는 것에 대해서, 펄스 발진형 또는 연속 발광형 엑시머 레이저나, YAG 레이저나, YVO4레이저와 같은 레이저가 채택된다. 이 타입의 레이저들이 사용될 때, 레이저 발진기로부터 방사된 레이저광을 광학 시스템에 선형으로 집광하고 그 다음에 빛을 반도체막에 조사하는 방법이 사용될 수 있다. 결정화 조건들은 실시자에 의해 적절히 선택될 수 있다. 그러나, 엑시머 레이저를 사용하면, 펄스 발진 주파수는 30㎐로 설정되며, 레이저 에너지 밀도는 100 내지 400mJ/㎠(전형적으로는 200 내지 300mJ/㎠)으로 설정된다. 또한, YAG 레이저를 사용하는 경우에, 펄스 발진 주파수를 1 내지 10㎑로 설정하기 위해 제 2 고조파가 사용될 수 있으며, 레이저 에너지 밀도는 300 내지 600mJ/㎠(전형적으로는 350 내지 500mJ/㎠)로 설정될 수 있다. 100 내지 1000㎛, 여기서는 예를 들어 400㎛의 폭을 갖는 선형으로 집광된 레이저광은 기판의 전체 표면상에 조사된다. 이는 80 내지 98%의 오버랩비로 수행된다.
그 다음, 게이트 절연막(1006)은 섬형 반도체 층들(1003 내지 1005)을 덮도록 형성된다. 게이트 절연막(1006)은 플라즈마 CVD법이나 스퍼터링법에 의해 40 내지 150㎚의 두께로 실리콘을 함유하는 절연막으로 형성된다. 이 실시예에서, 게이트 절연막(1006)은 120㎚의 두께를 갖는 실리콘 산화질화막으로 형성된다. 게이트 절연막(1006)이 이러한 실리콘 산화질화막에 한정되지 않으며, 실리콘을 함유하는 다른 절연막이 단층 또는 다층 구조로 사용될 수 있음은 말할 필요도 없다. 예를 들어, 실리콘 산화막을 사용하는 경우에, 실리콘 산화막은 플라즈마 CVD법으로 TEOS(Tetraethyl Ortho silicate) 및 O2를 혼합하고, 반응 압력과 기판 온도를 각각 40Pa 및 300 내지 400℃로 설정하고, TEOS와 O2의 혼합을 고주파수(13.56㎒)와 0.5 내지 0.8W/㎠의 전력 밀도로 방전함으로써 형성된다. 이 방식으로 제조된 실리콘 산화물은 그 후 400 내지 500℃에서 열 어닐링되므로, 게이트 절연막으로서 양호한 특성들이 얻어질 수 있다.
게이트 전극들(1100 내지 1102)은 도 11a에 도시된 바와 같이 게이트 절연막(1006)상에 형성된다. 게이트 전극들(1100 내지 1102)은 탄탈(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 상기 금속 원소를 그 주성분으로 함유한 합금, 다결정질 실리콘 등으로 형성될 수 있다. 게이트 전극들(1100 내지 1102)은 게이트 절연막(1006)의 표면상에 도전층을 형성하고, 그 다음 도전층을 레지스트 마스크(도면에 도시되지 않음)로 에칭함으로써 형성된다.
그 다음에, N형의 도전성을 제공하는 불순물 원소가 도핑되어, N형의 저농도 불순물 영역들(1103 내지 1108)이 반도체 활성층에 형성된다.
다음에, 레지스트 마스크(도시되지 않음)가 게이트 전극(1102)을 덮도록 형성되며, N형 불순물 원소가 게이트 전극(1101) 및 레지스트 마스크를 마스크들로서 사용하여 자기 정렬 방식으로 부가되며, P형 불순물 원소가 게이트 전극(1101)을 마스크로서 사용하여 자기 정렬 방식으로 부가된다.
이 방식으로, N-채널 TFT의 소스 영역 또는 드레인 영역으로서 기능하는 고농도 N형 불순물 영역들(1111 내지 1114)과 P-채널 TFT의 드레인 영역으로서 기능하는 고농도 P형 불순물 영역들(1109 및 1110)이 형성된다. N형의 도전성을 제공하는 불순물 원소에는 인(P)이나 비소(As)가 사용되며, P형의 도전성을 제공하는 불순물 원소에는 붕소(B)가 사용된다.
이어서, N형 및 P형 불순물 원소들의 활성화가 퍼니스(furnace) 어닐링법, 레이저 어닐링법, 램프 어닐링법 또는 이들을 조합한 방법 중 임의의 다음 방법에 의해 수행된다. 열 어닐링법에 대해서는, 400 내지 700℃에서 산소 농도가 1ppm이하 또는 바람직하게도 0.1ppm이하인 경우 질소 분위기에서 수행된다.
또한, 도 11c에 도시된 바와 같이, 실리콘 질화막 또는 실리콘 산화질화막으로 형성된 제 1 층간 절연막(1115)이 게이트 전극들(1100 내지 1102) 위에 형성된다.
따라서, 픽셀부를 형성하는 스위칭 TFT와 구동 회로 및 다른 로직 회로들을 구성하는 TFT는 동일한 기판 상에 형성된다. 다음에, 용량은 강유전체 재료를 이용하여 제 1 층간 절연막(1115) 상에 형성된다.
우선, 하부 전극층(1201)이 형성된다(도 12a 참조). 하부 전극층(1201)의 형성에 대해서, CVD법, 스퍼터링법, 이온빔 스퍼터링법, 레이저 제거법 등이 채택될 수 있다. 하부 전극층(1201)에 사용되는 재료에 대해서는, Pt/IrO2, Pt/Ta/SiO2 등이 이용될 수 있다. 강유전체 박막의 전기적 특성들이 결정의 정렬에 따르므로, 특히 정렬을 쉽게 제어할 수 있는 Pt가 하부 전극의 표면에 사용되는 것이 바람직하다. 금속막을 형성한 후, 불필요한 부분들은 하부 전극층(1201)을 형성하기 위해 플라즈마 에칭에 의해 처리된다.
다음에, 강유전체층(1202)은 하부 전기층(1201)(도 12b 참조) 상에 형성된다. 강유전체로서는, PZT 및 PbTiO3와 같은 납-함유 페로브스카이트(perovskite), Bi4Ti3O12와 같은 비스무트 층 화합물, LiNbO3 및 LiTaO3와 같은 티탄 철석계(ilmenite-based) 화합물이 사용될 수 있다. 특히, 납-함유 레로브스카이트를 사용하는 강유전체, PZT가 사용되는 것이 유리한데, 그 이유는 넓은 조성 범위로 강유전체의 특성들을 나타내기 때문이다.
강유전체층(1202)의 형성에 대해서, CVD법, 스퍼터링법, 이온빔 스퍼터링법, 레이저 제거법 등이 채택될 수 있다. 그 중에서, CVD법이 사용되는 것이 유리한데, 그 이유는 막 조성과 결정성의 제어성이 높고 따라서 큰 사이즈의 스크린과 대량 생산이 이루어지기 때문이다. CVD법을 사용하는 경우에, 다음의 조건들이 재료에 요청된다; 비교적 저온에서 높은 증기 압력; 장기간의 안정성; 침착 온도 범위 내에서 원료의 공급량에 의해 결정되는 석출 속도(precipitating rate); 여기서 기상(vapor phase)에서 핵생성 반응은 중단되지 않는다. 상기 점들로 미루어 보아, PZT는 여전히 재료에 적합하다.
CVD법에 의한 강유전체층의 형성은 공지된 단계들에 의해 수행될 수 있다. 예를 들어, PZT를 사용하는 강유전체층은 660Pa의 압력과 500 내지 650℃의 기판 온도에서 형성될 수 있다.
다음으로, 상부 전극층(1203)은 강유전체층(1202)상에 형성된다(도 12c 참조). 그것의 형성에 대해서, CVD법, 스퍼터링법, 이온빔 스퍼터링법, 레이저 제거법 등이 하부 전극층(1201)으로서 채택될 수 있다. 그 층에 사용되는 재료로서는, 하부 전극층(1201)으로 사용되는 재료 외에 Ir/IrO2 등이 이용될 수 있다.
도 13a에 도시된 바와 같이, 실리콘 질화막 또는 실리콘 산화질화막을 사용하는 제 2 층간 절연막(1307)이 형성된다. 그 다음, 콘택트 홀들이 형성되며, 배선들(1300 내지 1306)이 콘택트 홀들을 통해 형성된다. 배선들(1300 내지 1306)과 TFT들간의 전기 접속들의 형태는 이 실시예에만 한정되지 않는다.
끝으로, 도 13b에 도시된 바와 같이 보호층(1308)이 제 2 층간 절연막(1307) 상에 형성된다. 보호층(1308)의 재료로서는, 폴리이미드 수지 또는 아크릴 수지와 같은 광 경화(photo-curing) 또는 열 경화(thermo-curing) 유기 수지 재료가 사용될 수 있다.
상기에 기술된 단계들을 통해, 픽셀부를 구성하는 TFT와, 구동 회로 및 다른 논리 회로들을 구성하는 TFT와, 비휘발성 래치 회로를 구성하는 강유전체 재료를 사용하는 용량이 동일한 기판 상에 동시에 형성될 수 있다.
이 실시예에서, 게이트 전극과 오버랩하지 않는 LDD 영역을 갖는 구조로는 픽셀부를 구성하는 스위칭 TFT가 채택되며, 단일 드레인 구조로는 구동 회로 및 논리 회로들을 구성하는 TFT가 채택되는 것에 유의해야 한다. 그러나, 이 실시예는 이 구조들에만 한정되지 않는다. GOLD 구조 또는 다른 LDD 구조들 등에 적절히 적용되는 임의의 TFT 구조가 필요한 경우 공지된 단계들에 따라 제조될 수 있다.
[실시예 8]
도 16에는 통상적인 디스플레이 방법 및 본 발명의 디스플레이 방법이 조합되는 실시예가 도시된다. 정지 영상을 디스플레이하는 경우에, 디지털 비디오 신호들은 소스 신호선 구동 회로(1601)에 의해 소스 신호선들(1604 내지 1606)에 출력된다. 이 때, 비휘발성 메모리들은 스위치들(1619 내지 1621)에 의해 선택된다. 게이트 신호선들(1625 내지 1627)이 게이트 신호선 구동 회로(1602)에 의해 선택되면, 스위칭 소자들(1610 내지 1612)은 ON으로 되며, 비디오 신호들은 비휘발성 메모리들(1613 내지 1615) 및 액정들(1622 내지 1624)에 기록된다.
동영상을 디스플레이하는 경우에, 아날로그 비디오 신호들은 소스 신호선 구동 회로(1603)에 의해 소스 신호선들(1604 내지 1606)에 출력된다. 이 때, 기억 용량들(1616 내지 1618)은 스위칭들(1619 내지 1621)에 의해 선택될 것이다. 게이트 신호선들(1625 내지 1627)이 게이트 신호선 구동 회로(1602)에 의해 선택되면, 스위칭 소자들(1610 내지 1612)은 ON으로 되며, 아날로그 비디오 신호들은 기억 용량들(1616 내지 1618) 및 액정들(1622 내지 1624)에 기록된다. 이 방식으로, 디스플레이 동작이 수행된다.
도 18은 이 실시예의 회로의 예를 도시한다. 동영상을 디스플레이할 때 게이트 신호선(1801)이 선택된다. 게이트 신호선(1801)을 선택함으로써, 트랜지스터(1803)가 ON으로 된다. 또한, 정지 영상을 디스플레이할 때 게이트 신호선(1802)이 선택된다. 게이트 신호선(1802)을 선택함으로써, 트랜지스터(1804)가 ON으로 된다. 또한, 비휘발성 메모리(1613) 및 기억 용량(1616)을 포함하는 픽셀의 단면 구조가 도 19에 도시된다.
[실시예 9]
도 17에는 본 발명의 실시예의 구조가 도시된다. 이 실시예에서, 3 비트의 계조를 갖는 EL 디스플레이 디바이스가 도시된다. 3 비트의 계조는 본 실시예에서 예로서 취해지지만, 본 발명이 3 비트에만 한정되지 않음에 유념하라. 이 실시예에서, 스위칭 소자들 및 구동 소자들이 사용되며, 이는 하기의 설명에서 스위칭 TFT들 및 구동 TFT들로 각각 불린다. 그러나, 스위칭 소자들 및 구동 소자들은 TFT들에만 한정되지 않는다.
한 픽셀(1752)은 3개의 TFT들(1715 내지 1717), 3개의 비휘발성 메모리 소자들(1727 내지 1729), 3개의 구동 TFT들(1753 내지 1755), 및 3개의 EL 소자들(1739 내지 1741)을 포함한다. 스위칭 TFT들의 ON/OFF 동작들은 게이트 신호선들에 의해 제어된다. 각 비휘발성 메모리 소자의 한 단자는 각 스위칭 TFT에 접속되며, 그것의 나머지 단자는 공통 전극(1751)에 접속된다. 각 스위칭 TFT의 드레인 또는 소스 중 하나가 소스 신호선에 전기적으로 접속되며, 나머지는 비휘발성 메모리 소자 및 구동 TFT의 게이트에 전기적으로 접속되며, 그것의 게이트는 게이트 신호선에 전기적으로 접속된다. 각 구동 TFT의 소스는 전원선들(1765 및 1766)에 전기적으로 접속되며, 그것의 드레인은 픽셀 전극(도면에 도시되지 않음)을 통해 EL 소자에 전기적으로 접속된다.
디지털 비디오 신호들은 소스 신호선 구동 회로(1701)에서 소스 신호선들(1703 내지 1708)로 출력된다. 게이트 신호선들(1709 내지 1711)이 게이트 신호선 구동 회로(1702)에 의해 선택되면, 스위칭 TFT들(1715 내지 1717) 및 스위칭 TFT들(1721 내지 1723)이 ON으로 되며, 소스 신호선들(1703 내지 1708)로부터 디지털 비디오 신호들이 비휘발성 메모리 소자들(1727 내지 1729) 및 비휘발성 메모리 소자들(1733 내지 1735)에 기록된다. 게이트 신호선들(1709 내지 1711)의 선택이 게이트 신호선 구동 회로(1702)에 의해 해제되면, 스위칭 TFT들(1715 내지 1717 및 1721 내지 1723)이 OFF로 된다. 그러나, 신호들이 비휘발성 메모리 소자들(1727 내지 1729 및 1733 내지 1735)에 저장되면, 구동 트랜지스터들(1753 내지 1755 및 1759 내지 1761)의 게이트들도 또한 저장된 신호들을 갖는 상태로 있게 된다. 그러므로, EL 소자들(1739 내지 1741 및 1745 내지 1747)이 저장된 신호들에 기초하여 구동될 수 있으며, 따라서 디스플레이 동작이 실행될 수 있다.
다음에, 게이트 신호선들(1712 내지 1714)이 게이트 신호 구동 회로(1702)에 의해 선택되면, 스위칭 TFT들(1718 내지 1720 및 1724 내지 1726)이 ON으로 되고, 소스 신호선들(1703 내지 1708)로부터 디지털 비디오 신호들이 비휘발성 메모리 소자들(1730 내지 1732 및 1736 내지 1738)에 기록된다. 게이트 신호선들(1712 내지 1714)의 선택이 게이트 신호선 구동 회로(1702)에 의해 해제되면, 스위칭 TFT들(1718 내지 1720 및 1724 내지 1726)이 OFF로 된다. 그러나, 신호들이 비휘발성 메모리 소자들(1730 내지 1732 및 1736 내지 1738)에 저장되면, 구동 트랜지스터들(1756 내지 1758 및 1762 내지 1764)의 게이트들이 저장된 신호들을 가진 상태로 있게 된다. 그러므로 EL 소자들(1742 내지 1744 및 1748 내지 1750)이 저장된 신호들에 기초하여 구동될 수 있으며, 따라서 디스플레이 동작을 수행할 수 있다.
이 실시예에서, 3개의 소스 신호선들이 한 픽셀 컬럼에 대응하여 제공된다. 그러나, 한 소스 신호선이 한 픽셀 컬럼에 대응하여 제공될 수 있으며, 3개의 게이트선들이 실시예 2에 도시된 바와 같이 제공될 수 있다.
본 발명에 따라, 신호들이 디지털 방식으로 저장되므로 디스플레이 동작은 영역 계조 시스템에 의해 수행된다. 즉, 3 비트의 디스플레이 동작이 수행될 때, 계조는 픽셀 전극들의 영역비를 4:2:1로 설정하고, 요청된 계조에 따라 필요한 신호를 저장함으로써 표시될 수 있다. 상기에 기술된 바와 같이, 본 발명은 3 비트에만 한정되지 않는다. 또한, 구동 TFT들이 포화 영역에서 구동될 수 있으며, EL 소자들은 정전류에 의해 구동될 수 있으며, 또는 구동 TFT들은 선형 영역에서 구동될 수 있으며, EL 소자들은 정전압에 의해 구동될 수 있다.
PZT와 같은 강유전체 재료가 비휘발성 메모리 소자에 사용되면, 신호는 전원 이 OFF로 될 때도 저장될 수 있다. 그러므로, 정지 영상이 디스플레이되면, 디스플레이 디바이스의 전원은 OFF로 될 수 있고, 따라서 전기가 감소될 수 있다. 이 방식에서, 통상적인 문제점을 가진 리프레싱 동작은 생략될 수 있으며, 전력 소모가 감소될 수 있다. 강유전체 재료가 PZT에만 한정되지 않으며 다른 재료들이 또한 사용될 수 있다.
또한, 본 발명에 따라, SRAM을 사용하는 디스플레이 디바이스와 달리, 복수의 트랜지스터들이 픽셀 내부에 요청되지 않는다. 그러므로, 이는, 픽셀 영역이 작은 경우 픽셀 내에 트랜지스터들이 삽입될 수 없거나 개구율이 현저하게 작은 경우와 같은 문제점들이 일어나지 않도록 구동될 수 있다.
또한, 소스 신호선 구동 회로, 게이트 신호선 구동 회로, 또는 본 발명에 사용된 다른 회로들이 픽셀들과 동일한 기판 상에 일체로 형성될 수 있으며, 한편 이들은 COG 또는 TAB 등의 기술들을 사용하여 개별 기판들 상에 형성될 수 있다.
[실시예 10]
전술한 실시예들에 따라 제조된 디스플레이 디바이스는 다양한 전자 장치들의 디스플레이부로서 사용될 수 있다. 디스플레이 매체로서 본 발명에 따라 제조된 디스플레이 디바이스를 각각 포함하는 이러한 전자 장치들은 하기에 기술된다.
전자 장치들의 예들은 비디오 카메라들, 디지털 카메라들, 헤드 장착 디스플레이들(고글형 디스플레이들), 게임기들, 자동차 항법 시스템들, 개인용 컴퓨터들, 휴대용 정보 단말기들(이동 컴퓨터들, 이동 전화기들, 전자북들 등)을 포함한다. 이 전자 장치들의 특정 예들은 도 15a 내지 도 15g에 도시된다.
도 15a는 본체(3101), 디스플레이부(3102), 영상 수신부(3103), 조작키들(3104), 외부 접속부(3105), 셔터(3106), 오디오 출력부(3107) 등을 포함하는 디지털 카메라이다. 본 발명의 디스플레이 디바이스는 디스플레이부(3102)에서 사용될 수 있다.
도 15b는 본체(3201), 프레임(3202), 디스플레이부(3203), 키보드(3204), 외부 접속부(3205), 포인팅 마우스(3206), 오디오 출력부(3207) 등을 포함하는 노트북형 개인용 컴퓨터이다. 본 발명의 디스플레이 디바이스는 디스플레이부(3203)에서 사용될 수 있다.
도 15c는 본체(3301), 디스플레이부(3302), 스위치(3303), 조작키들(3304), 적외선부(3305), 오디오 출력부(3306) 등을 포함하는 PDA이다. 본 발명의 디스플레이 디바이스는 디스플레이부(3302)에서 사용될 수 있다.
도 15d는 본체(3401), 프레임(3402), 디스플레이부(a)(3403), 디스플레이부(b)(3404), 기록 매체(CD, LD, DVD 등) 리드-인(read-in) 부(3405), 조작키들(3406), 외부 출력부(3407) 등을 포함하는 기록 매체(특히, DVD 재생 디바이스)가 제공되는 영상 재생 디바이스이다. 디스플레이부(a)(3403)는 주로 영상 정보를 디스플레이하고, 디스플레이부(b)(3404)는 주로 문자 정보를 디스플레이한다. 본 발명의 디스플레이 디바이스는 디스플레이부들 (a)(3403) 및 (b)(3404)에 사용될 수 있다. 본 발명이 기록 매체들에 제공되는 영상 재생 디바이스들로서 CD 재생 디바이스들 및 가정에서 사용하는 게임기들 등에 적용될 수 있음에 유념해야 한다.
도 15e는 본체(3501), 디스플레이부(3502), 오디오 출력부(3503)등을 포함하는 접히는 유형의 휴대용 디스플레이 디바이스이다. 본 발명의 디스플레이 디바이스는 본체(3501) 내의 디스플레이 부(3502)에 사용될 수 있다.
도 15f는 밴드들(3601), 디스플레이부(3602), 동작 스위치(3603), 오디오 출력부(3604) 등을 포함하는 시계형 디스플레이 디바이스이다. 본 발명의 디스플레이 디바이스는 디스플레이부(3602)에 사용될 수 있다.
도 15g는 본체(3701), 프레임(3702), 디스플레이부(3703), 오디오 입력부(3704), 안테나(3705), 조작키들(3706), 외부 접속부(3707), 오디오 출력부(3708) 등을 포함하는 이동 전화이다. 본 발명의 디스플레이 디바이스는 디스플레이부(3703)에 사용될 수 있다.
상기에 기술된 바와 같이, 본 발명의 적용 범위는 본 발명이 다양한 분야들에서 전자 장치들에 적용될 수 있도록 넓다. 이 실시예에서 전자 장치들은 실시예들 1 내지 9의 임의의 조합의 구조로 제공될 수 있다.
통상적인 활성 매트릭스 디스플레이 디바이스에서, 픽셀의 리프레싱 동작은 고정된 사이클에서 수행되어야만 한다. 그러므로, 정지 영상이 출력될 때도, 기록이 요청되며, 이는 높은 전력 소모를 일으킨다. 또한, SRAM이 적용되는 디스플레이 디바이스에서, 복수의 TFT들이 각 픽셀에 필요하게 된다. 그러므로, 픽셀 영역이 작은 경우, 픽셀 내에 트랜지스터들이 삽입될 수 없으며, 그렇지 않으면 개구율이 감소된다.
본 발명에 따라, 정지 영상이 디스플레이될 때 리프레싱 동작은 픽셀 내에 비휘발성 메모리 소자를 포함함으로써 생략될 수 있다. 게다가, 신호가 작은 수의 소자들에 저장되면, 개구율을 현저하게 감소시키지 않고도 디스플레이 동작이 수행될 수 있다.
본 발명의 목적은 리프레싱 동작 없이 전력 소모가 작은 디스플레이 디바이스를 제공하는 것이다. 본 발명에 따라, 스위칭 소자와 비휘발성 메모리 소자를 구비하는 픽셀을 포함하는 디스플레이 디바이스가 제공된다. 정지 영상이 비휘발성 메모리 소자와 같은 강유전체 소자를 이용하고 신호를 저장하여 디스플레이되면, 프레임마다 기록을 행할 필요가 없다. 또한, 강유전체 소자가 작은 영역을 점유하면, 개구율의 감소 없이 메모리 회로가 포함될 수 있다.

Claims (20)

  1. 삭제
  2. 디스플레이 디바이스에 있어서,
    소스 신호선과,
    게이트 신호선과,
    공통 전극과,
    복수의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀들은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    픽셀 전극을 포함하고,
    상기 스위칭 소자의 입력 단자는 상기 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 게이트 신호선에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  3. 디스플레이 디바이스에 있어서,
    복수의 소스 신호선들과,
    게이트 신호선과,
    공통 전극과,
    복수의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀들은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    픽셀 전극을 포함하고,
    상기 스위칭 소자의 입력 단자는 상기 복수의 소스 신호선들 중 대응하는 한 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 게이트 신호선에 전기적으로 접속되고,
    상기 픽셀 내의 각 스위칭 소자는 상기 복수의 소스 신호선들로부터 선택된 서로 다른 소스 신호선에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  4. 디스플레이 디바이스에 있어서,
    n개의 소스 신호선들과,
    게이트 신호선과,
    공통 전극과,
    n개의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀들은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    픽셀 전극을 포함하고,
    상기 n개의 소스 신호선들이 한 픽셀 컬럼에 대응하고,
    상기 스위칭 소자의 입력 단자는 상기 n개의 소스 신호선들 중 대응하는 한 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 게이트 신호선에 전기적으로 접속되고,
    상기 픽셀 내의 각 스위칭 소자는 상기 n개의 소스 신호선들 중 대응하는 한 소스 신호선에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  5. 디스플레이 디바이스에 있어서,
    소스 신호선과,
    복수의 게이트 신호선들과,
    공통 전극과,
    복수의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    픽셀 전극을 포함하고,
    상기 스위칭 소자의 입력 단자는 상기 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 복수의 게이트 신호선들 중 대응하는 한 게이트 신호선에 전기적으로 접속되고,
    상기 픽셀 내의 각 스위칭 소자는 상기 복수의 게이트 신호선들로부터 선택된 서로 다른 게이트 신호선에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  6. 디스플레이 디바이스에 있어서,
    소스 신호선과,
    n개의 게이트 신호선들과,
    공통 전극과,
    n개의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀들은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    픽셀 전극을 포함하고,
    상기 n개의 게이트 신호선들은 한 픽셀 로우(row)에 대응하고,
    상기 스위칭 소자의 입력 단자는 상기 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 n개의 게이트 신호선들 중 대응하는 한 게이트 신호선에 전기적으로 접속되고,
    상기 픽셀 내의 각 스위칭 소자는 상기 n개의 게이트 신호선들 중 대응하는 한 게이트 신호선에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  7. 디스플레이 디바이스에 있어서,
    소스 신호선과,
    게이트 신호선과,
    공통 전극과,
    픽셀을 포함하고, 상기 픽셀은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    구동 소자와,
    픽셀 전극을 포함하고,
    상기 스위칭 소자의 입력 단자는 상기 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 구동 소자에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 게이트 신호선에 전기적으로 접속되고,
    상기 구동 소자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  8. 디스플레이 디바이스에 있어서,
    소스 신호선과,
    게이트 신호선과,
    공통 전극과,
    복수의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀들은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    구동 소자와,
    픽셀 전극을 포함하고,
    상기 스위칭 소자의 입력 단자는 상기 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 구동 소자에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 게이트 신호선에 전기적으로 접속되고,
    상기 구동 소자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  9. 디스플레이 디바이스에 있어서,
    복수의 소스 신호선들과,
    게이트 신호선과,
    공통 전극과,
    복수의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀들은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    구동 소자와,
    픽셀 전극을 포함하고,
    상기 스위칭 소자의 입력 단자는 상기 복수의 소스 신호선들 중 대응하는 한 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 구동 소자에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 게이트 신호선에 전기적으로 접속되고,
    상기 구동 소자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 픽셀 내의 각 스위칭 소자는 상기 복수의 소스 신호선들로부터 선택된 서로 다른 소스 신호선에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  10. 디스플레이 디바이스에 있어서,
    n개의 소스 신호선들과,
    게이트 신호선과,
    공통 전극과,
    n개의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀들은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    구동 소자와,
    픽셀 전극을 포함하고,
    상기 n개의 소스 신호선들은 한 픽셀 컬럼에 대응하고,
    상기 스위칭 소자의 입력 단자는 상기 n개의 소스 신호선들 중 대응하는 한 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 구동 소자에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 게이트 신호선에 전기적으로 접속되고,
    상기 구동 소자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 픽셀 내의 각 스위칭 소자는 상기 n개의 게이트 신호선들 중 대응하는 한 게이트 신호선에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  11. 디스플레이 디바이스에 있어서,
    소스 신호선과,
    복수의 게이트 신호선들과,
    공통 전극과,
    복수의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀들은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    구동 소자와,
    픽셀 전극을 포함하고,
    상기 스위칭 소자의 입력 단자는 상기 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 구동 소자에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 복수의 게이트 신호선들 중 대응하는 한 게이트 신호선에 전기적으로 접속되고,
    상기 구동 소자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 픽셀 내의 각 스위칭 소자는 상기 복수의 게이트 신호선들로부터 선택된 서로 다른 게이트 신호선에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  12. 디스플레이 디바이스에 있어서,
    소스 신호선과,
    n개의 게이트 신호선들과,
    공통 전극과,
    n개의 서브-픽셀들을 포함하는 픽셀을 포함하고, 각각의 상기 서브-픽셀들은,
    스위칭 소자와,
    비휘발성 메모리 소자와,
    구동 소자와,
    픽셀 전극을 포함하고,
    상기 n개의 게이트 신호선들은 한 픽셀 로우에 대응하고,
    상기 스위칭 소자의 입력 단자는 상기 소스 신호선에 전기적으로 접속되고,
    상기 스위칭 소자의 출력 단자는 상기 구동 소자에 전기적으로 접속되고,
    상기 비휘발성 메모리 소자는 상기 픽셀 전극과 상기 공통 전극 사이에 전기적으로 접속되고,
    상기 스위칭 소자의 제어 단자는 상기 n개의 게이트 신호선들 중 대응하는 한 게이트 신호선에 전기적으로 접속되고,
    상기 구동 소자는 상기 픽셀 전극에 전기적으로 접속되고,
    상기 픽셀 내의 각 스위칭 소자는 상기 n개의 게이트 신호선들 중 어느 한 게이트 신호선에 전기적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
  13. 제 2 항 내지 제 12 항 중 어느 한 항에 있어서, 강유전체 메모리가 상기 비휘발성 메모리 소자로서 사용되는, 디스플레이 디바이스.
  14. 제 2 항 내지 제 12 항 중 어느 한 항에 있어서, 박막 트랜지스터가 상기 스위칭 소자로서 사용되는, 디스플레이 디바이스.
  15. 제 2 항 내지 제 12 항 중 어느 한 항에 있어서, 소스 신호선 구동 회로가 상기 픽셀과 동일한 기판 상에 형성되는, 디스플레이 디바이스.
  16. 제 2 항 내지 제 12 항 중 어느 한 항에 있어서, 게이트 신호선 구동 회로가 상기 픽셀과 동일한 기판 상에 형성되는, 디스플레이 디바이스.
  17. 제 15 항에 있어서, 상기 소스 신호선 구동 회로는 단극성 트랜지스터들로 구성되는, 디스플레이 디바이스.
  18. 제 16 항에 있어서, 상기 게이트 신호선 구동 회로는 단극성 트랜지스터들로 구성되는, 디스플레이 디바이스.
  19. 제 2 항 내지 제 12 항 중 어느 한 항에 설명된 디스플레이 디바이스가 적용되는 전자 장치.
  20. 디스플레이 디바이스에 있어서,
    소스 신호선과,
    게이트 신호선과,
    픽셀을 포함하고, 상기 픽셀은,
    제 1 스위칭 소자와,
    제 2 스위칭 소자와,
    용량 소자와,
    비휘발성 메모리 소자와,
    픽셀 전극을 포함하고,
    상기 제 1 스위칭 소자의 입력 단자는 상기 소스 신호선에 전기적으로 접속되고,
    상기 제 1 스위칭 소자의 출력 단자는 상기 제 2 스위칭 소자의 입력 단자와 상기 픽셀 전극에 전기적으로 접속되고,
    상기 제 1 스위칭 소자의 제어 단자는 상기 게이트 신호선에 전기적으로 접속되고,
    상기 제 2 스위칭 소자는 상기 용량 소자 및 상기 비휘발성 메모리 소자 중하나에 선택적으로 접속되고,
    상기 디스플레이 디바이스의 전원이 오프 상태인 동안 상기 비휘발성 메모리 소자에 기억된 신호에 기초하여 정지 화상이 디스플레이되는, 디스플레이 디바이스.
KR1020030096632A 2002-12-27 2003-12-24 디스플레이 디바이스 KR101073364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00378868 2002-12-27
JP2002378868 2002-12-27

Publications (2)

Publication Number Publication Date
KR20040060766A KR20040060766A (ko) 2004-07-06
KR101073364B1 true KR101073364B1 (ko) 2011-10-17

Family

ID=32652734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096632A KR101073364B1 (ko) 2002-12-27 2003-12-24 디스플레이 디바이스

Country Status (4)

Country Link
US (1) US7298355B2 (ko)
JP (1) JP5337888B2 (ko)
KR (1) KR101073364B1 (ko)
CN (1) CN100380184C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466862B1 (ko) * 2002-01-25 2005-01-24 주식회사 태평양 백화사설초 추출물을 함유하는 피부 외용제 조성물

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081874B2 (en) * 2002-12-20 2006-07-25 Motorola, Inc. Portable display device and method utilizing embedded still image buffer to facilitate full motion video playback
CN100443964C (zh) * 2005-12-16 2008-12-17 群康科技(深圳)有限公司 液晶显示面板及其显示方法
CN100433087C (zh) * 2006-02-09 2008-11-12 友达光电股份有限公司 平面显示器的像素单元及其驱动方法
KR101266723B1 (ko) * 2006-05-01 2013-05-28 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5657198B2 (ja) * 2008-08-07 2015-01-21 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニーＧｌｏｂａｌ Ｏｌｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ｌｌｃ． 表示装置
US8368709B2 (en) * 2009-09-18 2013-02-05 Nokia Corporation Method and apparatus for displaying one or more pixels
CN102053440B (zh) * 2009-11-10 2013-03-27 上海天马微电子有限公司 电泳显示器及其驱动方法
CN104766876A (zh) * 2015-04-10 2015-07-08 京东方科技集团股份有限公司 有机发光二极管基板
JP2021120689A (ja) 2020-01-30 2021-08-19 株式会社ジャパンディスプレイ 表示装置
CN115831939A (zh) * 2021-11-22 2023-03-21 西安电子科技大学 非易失性铁电电容及显示驱动电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843793A (ja) * 1994-07-29 1996-02-16 Sharp Corp アクティブマトリクス方式の表示装置
JPH08286170A (ja) * 1995-02-16 1996-11-01 Toshiba Corp 液晶表示装置
JPH09292631A (ja) * 1996-04-26 1997-11-11 Toshiba Corp 液晶表示装置
JP2000338918A (ja) * 1999-05-27 2000-12-08 Sony Corp 表示装置及びその駆動方法
JP2001195028A (ja) * 2000-01-11 2001-07-19 Rohm Co Ltd 表示装置およびその駆動方法
JP2002169181A (ja) * 2000-12-04 2002-06-14 Toshiba Corp 液晶表示装置
JP2002328655A (ja) * 2001-04-27 2002-11-15 Sanyo Electric Co Ltd アクティブマトリクス型表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP3672586B2 (ja) * 1994-03-24 2005-07-20 株式会社半導体エネルギー研究所 補正システムおよびその動作方法
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JP3442551B2 (ja) * 1995-11-15 2003-09-02 株式会社東芝 液晶表示装置
KR100193653B1 (ko) * 1995-11-20 1999-06-15 김영환 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법
JP3485229B2 (ja) * 1995-11-30 2004-01-13 株式会社東芝 表示装置
JP3188411B2 (ja) * 1996-10-18 2001-07-16 キヤノン株式会社 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
US6403980B1 (en) * 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
US20020113268A1 (en) 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
JP2001222024A (ja) * 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法
US6577531B2 (en) 2000-04-27 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and semiconductor device
JP4123711B2 (ja) * 2000-07-24 2008-07-23 セイコーエプソン株式会社 電気光学パネルの駆動方法、電気光学装置、および電子機器
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP3618687B2 (ja) * 2001-01-10 2005-02-09 シャープ株式会社 表示装置
JP4868652B2 (ja) * 2001-04-11 2012-02-01 三洋電機株式会社 表示装置
JP4204204B2 (ja) * 2001-04-13 2009-01-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP2002333864A (ja) * 2001-05-08 2002-11-22 Sanyo Electric Co Ltd 表示装置
JP2002351409A (ja) * 2001-05-23 2002-12-06 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ディスプレイ駆動回路、液晶ディスプレイの駆動方法、およびプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843793A (ja) * 1994-07-29 1996-02-16 Sharp Corp アクティブマトリクス方式の表示装置
JPH08286170A (ja) * 1995-02-16 1996-11-01 Toshiba Corp 液晶表示装置
JPH09292631A (ja) * 1996-04-26 1997-11-11 Toshiba Corp 液晶表示装置
JP2000338918A (ja) * 1999-05-27 2000-12-08 Sony Corp 表示装置及びその駆動方法
JP2001195028A (ja) * 2000-01-11 2001-07-19 Rohm Co Ltd 表示装置およびその駆動方法
JP2002169181A (ja) * 2000-12-04 2002-06-14 Toshiba Corp 液晶表示装置
JP2002328655A (ja) * 2001-04-27 2002-11-15 Sanyo Electric Co Ltd アクティブマトリクス型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466862B1 (ko) * 2002-01-25 2005-01-24 주식회사 태평양 백화사설초 추출물을 함유하는 피부 외용제 조성물

Also Published As

Publication number Publication date
JP2012145947A (ja) 2012-08-02
US20040124442A1 (en) 2004-07-01
CN1512224A (zh) 2004-07-14
KR20040060766A (ko) 2004-07-06
CN100380184C (zh) 2008-04-09
JP5337888B2 (ja) 2013-11-06
US7298355B2 (en) 2007-11-20

Similar Documents

Publication Publication Date Title
JP5337888B2 (ja) 表示装置及び電子機器
US7542024B2 (en) Electrophoresis display device and electronic equipments using the same
JP4397555B2 (ja) 半導体装置、電子機器
US7227542B2 (en) Liquid crystal display device and method of driving the same
US7184014B2 (en) Liquid crystal display device
KR100859569B1 (ko) 표시장치
US6760005B2 (en) Driver circuit of a display device
JP4869516B2 (ja) 半導体装置
JP2003043976A (ja) 表示装置および表示装置の駆動回路
KR20020026801A (ko) 액정표시장치, 그의 구동방법 및 액정표시장치를 갖는휴대형 정보장치의 구동방법
US8686934B2 (en) Display device and electronic device using the same
JP3934370B2 (ja) 液晶表示装置、電子装置
JP4761681B2 (ja) 液晶表示装置
JP4954399B2 (ja) 液晶表示装置
JP2004220021A (ja) 表示装置
JP4083493B2 (ja) 表示装置及び当該表示装置を具備する電子機器
JP4943177B2 (ja) 液晶表示装置、電子装置
JP2004212477A (ja) 半導体装置
JP2004064528A6 (ja) 半導体装置
JP2017102472A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 9