JP3442551B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関し
特にアクティブマトリクス型液晶表示に関する。

【０００２】

【従来の技術】液晶ディスプレイは、低消費電力で、厚
さが薄く、軽量な表示装置として利用されている表示装
置である。特に各画素に薄膜トランジスタを設けたアク
ティブマトリクス型の液晶ディスプレイでは画素数を多
くしてもコントラストが高く、また動画表示しても応答
が速い、表示品質の良好な画質が得られるため、ＴＶ用
を始め、コンピュータ用として重視されている。

【０００３】近年、携帯型のコンピュータあるいは情報
端末機器が、いつでも情報を受け、加工し、発信するこ
とで広く用いられようとしている。このような用途にお
いては、機器全体の消費電力の低減が連続稼働時間を長
くする上でとりわけ重要であり、低消費電力のための様
々な工夫がなされている。液晶デイスプレイにおいても
さらなる低消費電力化が必要である。

【０００４】図１９は従来のアクティブマトリクス型液
晶表示装置の表示部の構成を概略的に示した図である。
また、図２０は従来の液晶表示装置の画素部分の回路の
構成例を概略的に示した図である。

【０００５】各画素にはトランジスタが１つ設けられ、
ゲート線に印加された電圧によってトランジスタがオン
し、その時の信号線の電圧を液晶に印加する。他の画素
を駆動する際はゲート電圧を下げてトランジスタをオフ
にすることで、液晶および蓄積容量に充電された電荷が
保持される。

【０００６】液晶には通常交流電圧を印加する必要があ
り、また画面のちらつきを抑えるために人間の目に感じ
ない周波数（例えば６０Ηｚ）で駆動する必要がある。
このため、静止画表示など画面に動きがない場合におい
ても、常に信号線、ゲート線にパルスを印加する必要が
ある。

【０００７】信号線の駆動回路は、シフトレジスタとサ
ンプルホールド回路および出力バッファで構成され、通
常表示信号を一定期間内に順次サンプリングするため
に、クロック周波数は、およそ走査期間を信号線数で割
った値の逆数になり、１２８０×１０２４画素の場合、
８０ΜΗｚ程度となる。駆動回路の消費電力はこのクロ
ック周波数に比例する。また、液晶パネルの消費電力
は、（印加電圧）² ×（容量）×（周波数）で求められ
る。信号線の信号変化の周波数は一走査時間の逆数であ
り、６１ｋＨｚ程度となる。いずれにしても、消費電力
は周波数に比例することから、液晶へのリフレッシュレ
ートが同じである限り、消費電力を低減することは困難
である。

【０００８】例えばＶＧΑ（６４０×４８０画素）の対
角１０．４インチのＬＣＤの消費電力は１Ｗ程度であ
り、携帯用情報機器の表示装置として長時間使うには問
題がある。さらに、今後ますます増加する画面情報量に
対応した高精細の液晶表示装置ではさらに消費電力が増
大するため、低消費電力化が大きな課題となっていた。
−方、強誘電性液晶を用いて液晶そのものメモリ性を持
たせ、液晶へのリフレッシユレートを遅くすることで低
消費電力を図る技術が知られている。しかし、液晶にメ
モリ性を持たせると階調表示ができなくなり、カラー表
示においても表示色数が著しく限定され、液晶表示装置
の表示品質を大きく制限してしまうという問題があっ
た。

【０００９】

【発明が解決しようとする課題】本発明はこのような問
題を解決するためになされたものである。すなわち本発
明は表示品質を制限することなく駆動回路の消費電力を
大幅に低減した液晶表示装置を提供することを目的とす
る。また、携帯用情報機器などに適した消費電力が小さ
く長時間使用可能な液晶表示装置を提供することを目的
とする。

【００１０】

【課題を解決するための手段】本発明の液晶表示装置
は、第１信号線、第２信号線、第１ゲート線及び画素電
極が形成された第１基板と、前記画素電極と対向する対
向電極が形成された第２基板と、前記第１基板と前記第
２基板間に挟まれた液晶層と、前記第１信号線に接続さ
れた第１ソース電極と、前記画素電極に接続された第１
ドレイン電極と、前記第１ゲ−ト線に接続された第１ゲ
ート電極とを有する第１薄膜トランジスタと、前記第２
信号線に接続され、与えられた前記第１ドレイン電極の
電圧によって、前記第２信号線の信号を前記画素電極に
供給するように切り替えられるメモリ部とを備え、前記
メモリ部は、前記第２信号線に接続された第２ソース電
極と、前記画素電極と接続された第２ドレイン電極と、
前記電圧を保持する容量に接続された第２ゲート電極と
を有する第２薄膜トランジスタを具備したことを特徴と
する。

【００１１】

【００１２】メモリ部の容量は、強誘電体絶縁膜による
コンデンサであってもよい。また、前記第２信号線に
は、定周波数交流電圧が供給されてもよい。

【００１３】

【００１４】

【００１５】また、第１の信号線と前記第２の信号線は
平行に配設するようにしてもよい。また、本発明の液晶
表示装置は、ゲート電極を絶縁するゲート絶縁膜とコン
タクト領域を介してソース・ドレイン電極と接合した半
導体膜との間に強誘電体膜を有する薄膜トランジスタを
具備したことを特徴とする。

【００１６】本発明の液晶表示装置は、複数のゲート線
と、複数の信号線と、各画素に前記ゲート線および前記
信号線と接続された第１のトランジスタと、この第１の
トランジスタに接続された画素電極によって液晶に電圧
を印加する液晶表示装置において、電圧印加手段を構成
する第１のトランジスタの他に、液晶に交流電圧を印加
する第２の電圧印加手段を構成する回路が設けられ、こ
の回路は液晶への電圧印加の有無を保持できるメモリ部
を有し、かつ複数系統の電圧印加をスイッチング可能な
制御手段を具備したことを特徴とする。

【００１７】すなわち、本発明の液晶表示装置は、液晶
を駆動する複数系統の電圧印加手段（駆動回路を含む）
と、これら複数系統の電圧印加手段を切替えるととも
に、切替状態を保持するメモリ部を有する制御手段とを
備えることにより、選択可能な複数の表示モードを可能
にするものである。また、この表示モードに駆動周波数
の小さな表示モードを含めることにより、大幅な低消費
電力化を図ったものである。表示モードは例えば高品質
な階調駆動も選択可能である。

【００１８】本発明の液晶表示装置は複数系統の信号線
を駆動する信号線駆動回路は、系統毎に異なった駆動回
路を用いるようにしてもよいし、複数系統の信号線を管
理可能な単一の駆動回路を用いるようにしてもよい。ま
た、対向電極にもこれら複数系統の電圧印加手段により
電圧を印加するようにしてもよい。

【００１９】また、本発明に係る液晶表示装置は、前記
第１基板は、さらに第２ゲート線及びストローブ配線を
備え、前記容量を介して前記第２ゲート線と前記第２ゲ
ート電極が接続され、前記ストローブ配線により制御さ
れる第３薄膜トランジスタを介して前記第２ゲート電極
と前記第１ドレイン電極が接続されたことを特徴とする
ものである。

【００２０】制御手段は、例えばコンデンサと薄膜トラ
ンジスタなどの非線形スイッチング素子を組合わせて構
成するようにしてもよい。

【００２１】コンデンサには常誘電体絶縁膜によるコン
デンサと、強誘電性絶縁膜によるコンデンサを組合わせ
てあるいはそれぞれ用いるようにしてもよい。

【００２２】本発明の液晶表示装置においてはトランジ
スタを採用して回路を構成したが、例えばダイオード、
ＭＩＭ（Metal-Insulator-Metal ）のような他の非線形
スイッチング素子を用いるようにしてもよい。

【００２３】液晶層はネマティック液晶をホストとしカ
ラー染料をゲストとしたゲストホスト型としたが、黒色
染料をホストとするようにしてもよい。また、高分子分
散型液晶、コレステリック液晶、スーパーホメオトロピ
ック液晶など他の液晶を用いるようにしてもよい。

【００２４】薄膜トランジスタは、アモルファスシリコ
ンで活性層を形成したものを用いたが、非単結晶の結晶
シリコン、Ｔｅ、ＣｄＳｅなど他の半導体層で活性層を
形成するようにしてもよい。

【００２５】本発明の液晶表示装置に用いる強誘電コン
デンサはチタン酸バリウムの結晶膜を用いた。この他強
誘電性絶縁膜としてＰＺＴ（ＰｂＺｒ_X Ｔｉ
_1-X Ｏ₃ ）、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）
Ｏ₃ ）などのペロブスカイト系の強誘電体を用いるよう
にしてもよい。また、ＢａＭｇＦ₄ などの化合物、Ｂａ
₄ Ｔｉ₃Ｏ₁₂などの層状化合物を用いるようにしてもよ
い。さらに、ビニリデンフロライトとトリフルオロエチ
レンとの共重合体、ポリフッ化ビニリデンとトリフルオ
ロエチレンとの共重合体などの有機強誘電体を用いるよ
うにしてもよい。

【００２６】

【発明の実施の形態】以下に本発明の液晶表示装置につ
いて詳細に説明する。

【００２７】図１は本発明の液晶表示装置の構成の１例
を概略的に示す図である。図２は図１に例示した液晶表
示装置の１画素を構成する回路の１例を示す図である。

【００２８】本発明の液晶表示装置が具備する第１の電
圧印加手段は、薄膜トランジスタ（Ｔｒ１）１０１を備
えており、この薄膜トランジスタ（Ｔｒ１）１０１のゲ
ート電極はゲート線（Ｇｎ）１０２に接続され、ソース
電極は第１の信号線駆動回路１０３に接続された信号線
（Ｓｍ）１０４に接続され、ドレイン電極は液晶層１０
５と接続された画素電極１１０に接続されている。液晶
層１０５の透過率を画素電極１１０と対向電極１０６の
間の電圧により変化させて表示を可能にするものであ
る。対向電極１０６の電位をＶｃｏｍとする。

【００２９】第２の電圧印加手段は薄膜トランジスタ
（Ｔｒ２）１０７を備えており、この薄膜トランジスタ
（Ｔｒ２）１０７のソース電極は第２の信号線ドライバ
回路１０８に接続した第２の信号線（Ｖａｃ）１０９に
接続され、ドレイン電極は液晶層１０５と接続された画
素電極１１０に接続されている。また、薄膜トランジス
タ（Ｔｒ２）１０７のゲート電極は第１及び第２の電圧
印加手段を切替えるとともに、この切替状態を保持する
メモリ部を有する制御手段に接続されている。

【００３０】制御手段には、常誘電体絶縁膜によるコン
デンサ（Ｃ１）１１１と、強誘電性絶縁膜によるコンデ
ンサ（Ｃ２）１１２を用いている。コンデンサ（Ｃ１）
１１１、Ｃ２を直列に接続し、Ｃ１側を画素電極１１０
と、Ｃ２側を前段のゲート線（Ｇｎ−１）１１３とそれ
ぞれ接続する。また、薄膜トランジスタ（Ｔｒ２）１０
７のゲート電極とコンデンサＣ１とコンデンサＣ２の接
続点とを接続する。

【００３１】

【００３２】液晶層はネマティック液晶をホストとしカ
ラー染料をゲストとしたゲストホスト型としたが、黒色
染料をホストとするようにしてもよい。また、高分子分
散型液晶、スーパーホメオトロピック液晶など他の液晶
を用いるようにしてもよい。ノーマリ黒の液晶を用いた
場合は電圧が印加されないとき着色し（黒色染料の場合
で代表し黒表示と呼ぶ）、電圧が印加されるとき透明と
なり白表示となる。薄膜トランジスタは、アモルファス
シリコンで活性層を形成したものを用いたが、非単結晶
の結晶シリコン、Ｔｅ、ＣｄＳｅなど他の半導体層で活
性層を形成するようにしてもよい。

【００３３】図２に例示した液晶表示装置の画素回路を
構成する強誘電コンデンサ（Ｃ２）１１２の強誘電性絶
縁膜にはチタン酸バリウムの結晶膜を用いている。強誘
電性絶縁膜としてＰＺＴ（ＰｂＺｒ_X Ｔｉ_1-X Ｏ₃ ）、
ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ₃ ）などの
ペロブスカイト系の強誘電体を用いるようにしてもよ
い。また、ＢａＭｇＦ₄ などの化合物、Ｂａ₄ Ｔｉ₃ Ｏ
₁₂などの層状化合物を用いるようにしてもよい。さら
に、ビニリデンフロライトとトリフルオロエチレンとの
共重合体や、ポリフッ化ビニリデンとトリフルオロエチ
レンとの共重合体などの有機強誘電体を用いるようにし
てもよい。

【００３４】強誘電コンデンサ（Ｃ２）１１２の特性を
図３に示す。横軸をコンデンサに印加する電圧Ｖ、縦軸
を分極Ｐとすると、図示したようにヒステリシスを描
く。坑電界Ｅｃから求められる電圧であるＶｃ以上の電
圧が印加されると分極は正となり、電圧を０にしても自
発分極Ｐｓの分極が残る。また、−Ｖｃ以下の電圧が印
加されるとそこで分極が反転し負の分極となる。

【００３５】まず、通常階調駆動時の動作を示す。この
場合強誘電コンデンサ（Ｃ２）１１２は前段のゲート線
（Ｇｎ−１）１１３を基準に負に分極しており、第２の
電圧印加手段を開閉するトランジスタ（Ｔｒ２）１０７
のゲート電極の電位Ｖｇ２は前段のゲート線（Ｇｎ−
１）１１３に対して負となり、トランジスタ（Ｔｒ２）
１０７はオフになる。したがって、画素電位Ｖｐは第２
の信号線（Ｖａｃ）から切り離されており、トランジス
タ（Ｔｒ２）１０７による影響はない。

【００３６】表示装置の（ｎ，ｍ）番地の画素を選択し
て表示信号を書き込む際には、トランジスタ（Ｔｒ１）
１０１を、ゲート線（Ｇｎ）１０２を高電圧にすること
によりオンさせ、信号線（Ｓｍ）１０４の電圧が画素電
圧Ｖｐに書き込まれる（等しくなる）。

【００３７】このとき、信号電圧によってコンデンサ
（Ｃ１）１１１とコンデンサ（Ｃ２）１１２の容量分割
により、コンデンサ（Ｃ１）１１１とコンデンサ（Ｃ
２）１１２との間に電圧Ｖｇ２が発生するから、第１の
電圧印加手段により印加する電圧を、強誘電コンデンサ
（Ｃ２）１１２の分極が反転する分極反転電圧Ｖｃより
も小さくなるように印加すれば、コンデンサ（Ｃ２）１
１２の分極は維持される。

【００３８】通常駆動時の第１の電圧印加手段によって
印加される表示信号電圧の最大変化量をΔＶｓｉｇとす
ると、 ΔＶｇ２＝（Ｃ１／（Ｃ１＋Ｃ２））・ΔＶｓｉｇ＜Ｖ
ｃ の不等号が実現するようにΔＶｓｉｇを設定すれば、強
誘電コンデンサ（Ｃ２）１１２は分極反転せずに分極を
保つことができる。

【００３９】電荷は液晶ＬＣおよびコンデンサ（Ｃ１）
１１１とコンデンサ（Ｃ２）１１２の直列接続で構成さ
れた蓄積容量に貯えられる。強誘電コンデンサ（Ｃ２）
１１２は直流的には電圧を持っているが、常誘電コンデ
ンサ（Ｃ１）１１１により画素電位Ｖｐに対する直流成
分の影響をなくすることができる。画素電位Ｖｐを対向
電極電位Ｖｃｏｍに対して正、負の電圧となるように信
号を加えることで液晶に交流が印加でき、その振幅も信
号線（Ｓｍ）１０４に印加される電圧によって自由に決
めることができることから、液晶の透過率は連続的に変
化させることができ、階調表示が可能となる。

【００４０】次に、メモリ駆動を説明する。

【００４１】図４はメモリ駆動時の信号波形の１例を概
略的に示す図である。メモリ駆動の場合、第２の電圧印
加手段により、配線Ｖａｃに対向電圧Ｖｃｏｍを中心と
した交流電圧を印加する。周波数は例えば６０Ｈｚに設
定することでフリッカは視認されない。この周波数は必
要に応じて設定するようにしてもよい。

【００４２】まず、強誘電コンデンサ（Ｃ２）１１２の
分極の向きを前段のゲート線（Ｇｎ?１）１１３に対し
てＶｇ２側が正になるようにするために、トランジスタ
（Ｔｒ１）１０１をゲート線（Ｇｎ）１０２に正のパル
スを加えてオンさせ、信号線（Ｓｍ）１０４に通常階調
表示の場合よりも大きな正の電圧振幅ΔＶｓｉｇｗを印
加する。また、図４に例示するように一度Ｖｐを低くし
てから、正のパルスを印加するようにしてもよい。さら
に他の方法として、１つ前のフレームで低い電圧を書込
み、分極反転を起こさせるフレームで電圧差が大きくな
るような高い電圧を印加するようにしてもよい。

【００４３】いずれにせよ、ΔＶｓｉｇｗの大きさをＶ
ｇ２の差分として、以下のように強誘電コンデンサ（Ｃ
２）１１２の分極反転電圧Ｖｃよりも大きくするように
すれば、強誘電容量の分極が正に反転する。

【００４４】ΔＶｇ２＝（Ｃ１／（Ｃ１＋Ｃ２））・Δ
Ｖsig ＞Ｖｃ 強誘電コンデンサ（Ｃ２）１１２の分極が正に反転する
と、この時は既に前段のゲート線（Ｇｎ−１）１１３の
電圧は０Ｖとなつているから、Ｖｇ２の値は、強誘電コ
ンデンサ（Ｃ２）１１２の残留分極Ｐｒから、ΔＶｇ２
は、ほぼ、 ΔＶｇ２＝（Ｐｒ・Ａ）／Ｃ２ で求められる値となる。ここで、Αはコンデンサの面
積、Ｃ２は強誘電コンデンサの容量である。

【００４５】この第１の電圧印加手段により印加される
電圧によって、第２のトランジスタ（Ｔｒ２）１０７が
オンすることになる。その結果、第２の信号線（Ｖａ
ｃ）に印加された交流電圧が（Ｔｒ２）１０７を通して
液晶に印加されることで白表示となる。

【００４６】次に、強誘電コンデンサ（Ｃ２）１１２の
分極を反転させるために、第１の電圧印加手段により印
加する電圧を図４右寄りのように一度正にしてから、Δ
Ｖｓｉｇｗだけ負のパルスを印加すると、強誘電コンデ
ンサ（Ｃ２）１１２には、絶対値としてＶｃより大きな
電圧が印加されるので分極は反転する。

【００４７】この後、ゲートパルスが高い間に、第１の
電圧印加手段から対向電極電圧Ｖｃｏｍ程度の電圧を印
加するようにすると、ゲートパルスがオフ、すなわちト
ランジスタ（Ｔｒ１）１０１がオフしたときに、画素電
圧ＶｐはＶｃｏｍとほぼ等しくなり液晶には電圧が印加
されず、黒表示となる。また、第１の電圧印加手段から
印加する電圧を対向電極電圧Ｖｃｏｍよりもトランジス
タ（Ｔｒ１）１０１のゲート電圧の変化で発生する電圧
シフト量ΔＶｐだけ大きくするようにしてもよい。これ
により液晶に印加される電圧はほぼ０にすることができ
る。

【００４８】黒表示の場合、トランジスタ（Ｔｒ１）１
０１とトランジスタ（Ｔｒ２）１０７がオフのままでは
画素電圧Ｖｐが他の画素の駆動信号など外部からの擾乱
によりドリフトしてしまう場合には、必要に応じて第１
の電圧印加手段により対向電極電圧Ｖｃｏｍにほぼ等し
い電圧を印加するようにしてもよい。この場合は通常階
調駆動時と同様に、強誘電コンデンサ（Ｃ２）１１２の
分極は反転することはないため、トランジスタ（Ｔｒ
２）１０７のオン、オフの状態は保持できる。

【００４９】なお、そのタイミングは例えば静止画表示
中は１秒に１回ないしそれ以上と長周期で印加するよう
にすればよいし、また動画表示中でも例えば６０Ｈｚで
印加するようにすればよく、この電圧印加の周波数は必
要な表示品質に応じて印加するようにすればよい。

【００５０】またゲートパルスを全部同時にオンさせて
書き込むこともできるから、表示画像が変化しない空き
時間に印加するようにしてもよいし、必要に応じて適当
な周期で印加するようにしてもよく、表示への影響をお
よぼすことはない。

【００５１】また、第２の電圧印加手段による液晶への
電圧印加は第２の信号線に印加される交流電圧Ｖａｃで
行われているが、信号線（Ｓｍ）１０４の電圧変化は画
面が書換えられる時だけとなり、実効的な周波数を大幅
に削減することができ、したがって、消費電力をほとん
ど０に近くすることができる。

【００５２】例えば、Ａ４サイズの液晶表示装置の液晶
容量は、比誘電率１０、セルギャップ５μｍの場合で、
容量値Ｃｔは１．１μＦである。第２の電圧印加手段に
より印加される交流電圧Ｖａｃの周波数を６０Ηｚと
し、また駆動電圧を１０Ｖとしても、消費電力は、１．
１μＦ×６０×１０² ＝６．６ｍＷである。この消費電
力はアルカリ単三乾電池１本で数１００時間以上の使用
を可能にする値であり、特に携帯用情報機器などの表示
装置に最適な十分に消費電力の小さい液晶表示装置とな
る。

【００５３】第１の電圧印加手段による階調駆動表示
と、第２の電圧印加手段によるメモリ駆動表示との選択
は、ユーザーが設定して切替えるようにしてもよいし、
表示画面の動静により自動的に切替わるようにしてもよ
い。

【００５４】このように第１の電圧印加手段により液晶
に電圧を印加して通常の階調駆動表示を行い、第２の電
圧印加手段に第１の電圧印加手段より小さな例えば６０
Ｈｚの周波数で液晶に電圧を印加してメモリ駆動表示を
行うようにすれば、第１の信号線に印加される表示信号
の駆動周波数を大幅に小さくすることができる。したが
って消費電力を大きく低減することができる。さらに、
必要に応じて階調駆動表示を行うことができるので、表
示品質を制限することはない。

【００５５】図５は、図２に例示した回路を実現するた
めの画素パターンを概略的に示す図であり、図６は図５
のＭＮに沿った断面を概略的に示す図である。

【００５６】下部電極４０１をΙＴＯなどの酸化導電膜
で形成した後、強誘電性薄膜４０２を堆積する。ここで
はＣＶＤ法により基板温度６００℃で２００ｎｍ成膜し
た。強誘電膜はコンデンサ（Ｃ２）１１２付近のみに残
るようにしたが、ほぼ全面に残すようにしてもよい。強
誘電薄膜はプラズマＣＶＤ方法で形成するようにしても
よいし、また、スパッタ法、イオンアシスト法、ゾルゲ
ル法で形成するようにもよく、レーザーアニールを用い
るようにしてもよい。強誘電体材料もチタン酸バリウム
の他、ＰＺＴ、ＰＬＺＴまたは有機膜を用いるようにし
てもよい。

【００５７】ゲート線４０３および強誘電コンデンサ
（Ｃ２）１１２の上部電極４０４、常誘電コンデンサ
（Ｃ１）１１１の下部電極４０５を同じ金属材料、ここ
ではΜｏＷ合金を用いて３００ｎｍの膜厚で形成した。
金属材料はＭｏＴａや単体の金属などを用いるようにし
てもよい。

【００５８】続いてゲート絶縁膜４０６をプラズマＣＶ
Ｄ法で堆積し、アモルファスシリコン４０７を堆積し、
ソース、ドレイン領域のｎ型アモルファスシリコン４１
３を介して、ソース電極４０８、ドレイン電極４０９、
信号線４１０および常誘電コンデンサ（Ｃ１）１１１の
上部電極４１１をＭｏで形成した。

【００５９】ｎ型アモルファスシリコンはＣＶＤ法でも
成膜するようにしてもよいし、アモルファスシリコンに
イオンドーピング不純物を注入して形成するようにして
もよい。またゲート電極をマスクとして裏面露光などを
用いてセルフアライン技術によって、チャネル層、ソー
ス、ドレイン電極を形成するようにしてもよい。

【００６０】画素電極４１２は、層間絶縁膜を形成後、
最後にＩＴＯにより形成した。チャネル部の上に絶縁膜
を形成する構造もセルフアライン化に有効である。

【００６１】なお、この例では透過型の液晶表示装置と
したが、反射型の液晶表示装置に適用するようにしても
よい。この場合、画素電極をＡｌなどの散乱性のある反
射電極として形成し、配線やＴＦＴの上までも覆うよう
に保護絶縁膜４１４の上に配置するようにすれば開口率
が向上する。

【００６２】製造方法はここに例示した以外の方法を採
用するようにしてもよい。

【００６３】またトランジスタもゲート電極を半導体層
の上に設けるスタッガ型やプレーナ型を用いるようにし
てもよく、半導体層も非単結晶の結晶シリコン、ＣｄＳ
ｅ、Ｔｅでなどで形成するようにしてもよい。

【００６４】液晶もＧＨ型以外の表示モードや材料、Ｔ
Ｎ型や反強誘電性液晶、コレステリック液晶などを用い
るようにしてもよい。前述の例ではノーマリ黒のモード
としたがノーマリ白のモードでもよい。その他、本発明
の趣旨を逸脱しない範囲で変形するようにしてもよい。

【００６５】図７は図１の回路でさらに駆動方法を改良
した印加電圧の波形を示す。この場合、メモリ駆動の場
合でゲート線パルス波形に特徴があり、１段前のゲート
線のパルスが３つの値を取るようにしている。選択して
いる画素のトランジスタ（Ｔｒ２）１０１がオンしてい
るときに、前段のゲート線の電位を下げることで、小さ
い信号電圧でも強誘電コンデンサ（Ｃ２）１１２の分極
を反転させることができる。さらに、画素の選択が終了
した後に、前段のゲート線の電位をΔＶｇだけ引き上げ
ると、Ｖｇ２の電位もΔＶｇだけ上がる。

【００６６】トランジスタ（Ｔｒ２）１０７をオンさせ
る時には、ゲート電圧が正で大きいほどオン抵抗が低下
することから、トランジスタ（Ｔｒ２）１０７の大きさ
を小さくしたり、移動度の低いトランジスタを用いた場
合でも液晶に電圧が印加できるようになる。

【００６７】トランジスタ（Ｔｒ２）１０７をオフさせ
る時には、ゲート電圧Ｖｇ２は０〜−５Ｖ程度でよく、
正負で絶対値が同じ電圧を印加する必要はないから、強
誘電コンデンサ（Ｃ２）１１２の分極で発生する電圧よ
りもΔＶｇだけ高くしても十分にトランジスタ（Ｔｒ
２）１０７をオフさせることができる。

【００６８】以上の説明はｎチャネル型トランジスタを
用いた場合について行ったが、ｐチャネル型トランジス
タを用いた場合でも全く同様に考えることができる。こ
の場合は電位関係をｐチャネル型に合わせればよい。

【００６９】また、本実施例では対向電極の電位を一定
にしているが、配線Ｖａｃのに印加する電位一定にし、
対向電極電圧Ｖｃｏｍに交流を印加するようにしてもよ
い。この場合、配線Ｖａｃを前段のゲート線（Ｇｎ−
１）１１３に接続するることも可能である。

【００７０】さらに、強誘電コンデンサ（Ｃ２）１１２
の接続先も含めて前段のゲート線に接続せずに、独立し
た配線を設けることも可能である。

【００７１】また、配線Ｖａｃ１０９の配置方法とし
て、信号線に平行に配置するようにしてもよい（図１５
参照）。このような配置は特に反射型液晶表示装置など
で画素電極と信号線との間が別層にあって層間絶縁され
ているような場合に特に有効である。

【００７２】本発明の液晶表示装置が具備する、第１の
電圧印加手段、第２の電圧印加手段及び制御手段は、図
２に例示した構成以外の回路により実現するようにして
もよい。

【００７３】図８は本発明の液晶表示装置の１画素を構
成する回路の別の１例を示す図である。

【００７４】図８に例示した画素構成回路はゲート電極
を絶縁するゲート絶縁膜とコンタクト領域を介してソー
ス・ドレイン電極と接合した半導体膜との間に強誘電体
膜を有する薄膜トランジスタ（Ｔｒ２）８０１を具備し
ている。つまりこのトランジスタ（Ｔｒ２）８０１は、
強誘電コンデンサを内部に具備したトランジスタであ
り、スイッチング機能とメモリ機能を有する複合デバイ
スである。このトランジスタの詳細な説明については後
述する（図１６〜１８参照）。

【００７５】トランジスタ（Ｔｒ２）８０１の分極を反
転させメモリ書き込みを行う場合には、ストローブ配線
（Ｓｔ）８０２によりトランジスタ（Ｔｒ３）８０３を
オフにして、トランジスタ（Ｔｒ１）８０４をオンにし
第１の電圧印加手段により正の分極反転電圧を印加する
ようにすればよい。

【００７６】メモリ駆動時に液晶（ＬＣ）８０５に電圧
を印加する場合には、トランジスタ（Ｔｒ３）をストロ
ーブ配線によりオンにしたうえで、トランジスタ（Ｔｒ
２）のオン、オフにより第２の信号線（Ｖａｃ）８０６
からの電圧を印加するようにすればよい。

【００７７】なお、図８に例示した回路において、トラ
ンジスタ（Ｔｒ３）８０１及びストローブ配線（Ｓｔ）
８０２は省略するようにしてもよい。

【００７８】この場合、例えばトランジスタ（Ｔｒ２）
８０１内の強誘電コンデンサの分極反転を行う第１の電
圧印加手段からの信号の振幅ΔＶｓｉｇｗを大きくと
り、立上がり時間を短くすることにより、トランジスタ
（Ｔｒ３）８０３及びストローブ配線（Ｓｔ）８０２を
省略した場合でも、強誘電コンデンサをスイッチ動作さ
せるようにしてもよい。

【００７９】図９はこのようなトランジスタ（Ｔｒ３）
及びストローブ配線（Ｓｔ）を省略した本発明の液晶表
示装置の１画素を構成する回路の１例を示す図である。

【００８０】さらに、図８及び図９に例示した画素構成
回路において、トランジスタ（Ｔｒ２）のような強誘電
コンデンサを内部に具備したトランジスタは、通常のト
ランジスタ１００１と強誘電コンデンサ１００２を組み
合わせて実現するようにしてもよい。

【００８１】図１０は図８に例示した回路を通常のトラ
ンジスタ１００１と強誘電コンデンサ１００２を組み合
わせた変形例であり、図１１は図９に例示した回路の同
様の変形例である。

【００８２】このように本発明の液晶表示装置は、複数
系統の電圧印加手段により液晶に電圧を印加して階調表
示及びメモリ表示を実現するとともにこれら複数の電圧
印加手段を切替えるとともにこの切替状態を保持するメ
モリ部を具備した構成となっていればよく、上述した回
路構成以外にも様々に変形して実施するようにしてもよ
い。

【００８３】次に、本発明のさらに別の実施形態につい
て説明する。

【００８４】図１２は本発明の液晶表示装置の１画素を
構成する回路の別の１例を示す図である。

【００８５】この画素回路では図２に例示した常誘電コ
ンデンサ（Ｃ１）１２０１と並列にソース、ドレインを
接続したトランジスタ（Ｔｒ３）１２０２を設けてい
る。

【００８６】このような構成によれば強誘電コンデンサ
（Ｃ２）１２０３の分極反転を行う際には、トランジス
タ（Ｔｒ３）１２０２をオンさせることで低い信号電圧
でも強誘電コンデンサ（Ｃ２）１２０３の分極を反転さ
せることができる。

【００８７】また、強誘電コンデンサ（Ｃ２）１２０３
の大きさを、常誘電コンデンサ（Ｃ１）に比べ大きくす
ることができ、通常階調駆動時のトランジスタ（Ｔｒ
１）からみた蓄積容量が強誘電コンデンサ（Ｃ２）１２
０３の容量にほぼ等しくすることができる。したがっ
て、印加電圧による容量変化を実質的になくすることが
でき、さらに容易に階調制御を行うことができる。

【００８８】さらに、強誘電コンデンサを大きく形成で
きることにより、アレイ基板を製造する際のマージンが
向上し、表示画面全体にわたって均一に形成できると同
時に生産性も向上する。

【００８９】図１３は本発明の液晶表示装置の１画素を
構成する回路の別の１例を示す図である。

【００９０】この画素回路においては第１の電圧印加手
段である信号線（Ｓｍ）１３００の他に、第２の電圧印
加手段として第２の信号線（Ｖａｃ１）１３０１、第２
の信号線（Ｖａｃ２）１３０２、ストローブ配線（Ｓ
ｔ）１３０３と３系統備えており、これに応じて各系統
の切替えと、切替え状態の保持を行うために、４個の非
線形スイッチング素子として、トランジスタ（Ｔｒ１）
１３０４と、トランジスタ（Ｔｒ２）１３０５と、トラ
ンジスタ（Ｔｒ３）１３０６と、トランジスタ（Ｔｒ
４）１３０７と、強誘電コンデンサ（Ｃ２）１３０８
と、常誘電コンデンサ（Ｃ１）１３０９とを具備してい
る。

【００９１】トランジスタ（Ｔｒ２）１３０５がオンの
時はトランジスタ（Ｔｒ３）１３０６をオフにし、トラ
ンジスタ（Ｔｒ２）１３０５がオフの時はトランジスタ
（Ｔｒ３）１３０６をオンになるように電圧を印加す
る。

【００９２】階調駆動を行う際にはトランジスタ（Ｔｒ
４）１３０７を常にオフとし、トランジスタ（Ｔｒ２）
１３０５をオフ、トランジスタ（Ｔｒ３）１３０６をオ
ン状態にすれば、第２の信号線（Ｖａｃ１）１３０１及
び（Ｖａｃ２）１３０２を液晶（ＬＣ）１３１０と切り
離すことができ、第１の信号線（Ｓｍ）１３００及びト
ランジスタ（Ｔｒ１）１３０４経由で通常の階調表示を
行うことができる。

【００９３】メモリ駆動を行う際には、トランジスタ
（Ｔｒ４）１３０７を常にオンとすれば、トランジスタ
（Ｔｒ２）１３０５がオンかつトランジスタ（Ｔｒ３）
１３０６がオフの時には液晶には電圧Ｖａｃ１が印加さ
れる。また、トランジスタ（Ｔｒ２）１３０５がオフか
つトランジスタ（Ｔｒ３）１３０６がオンの時には液晶
には電圧Ｖａｃ２が印加される。

【００９４】このような構成によれば、消費電力を大き
く低減できるメモリ駆動を行う際にも、液晶（ＬＣ）１
３１０に常にＶａｃ１またはＶａｃ２という所定の電圧
を印加することができる。したがって、トランジスタ
（Ｔｒ１）１３０４経由の強誘電コンデンサ（Ｃ２）１
３０８への書き込みのタイミングを自由に選択すること
ができ、さらにトランジスタ（Ｔｒ１）１３０４経由の
液晶（ＬＣ）１３１０のリフレッシュを完全に不変に保
つことができる。

【００９５】図１４は本発明の液晶表示装置の１画素を
構成する回路の別の１例を示す図である。

【００９６】図１４に例示した画素回路においては強誘
電コンデンサは設けておらず、ゲート電極がストローブ
配線（Ｓｔ）１４０１に接続されたトランジスタ（Ｔｒ
３）１４０２と常誘電コンデンサ（Ｃ１）１４０３によ
り、表示モードの切替えを行っている。切替え状態の保
持は第２の信号線駆動回路によりストローブ配線（Ｓ
ｔ）１４０１経由で管理するようにしている。

【００９７】ストローブ配線（Ｓｔ）１４０１によりト
ランジスタ（Ｔｒ３）１４０２をオンさせると、常誘電
コンデンサ（Ｃ１）１４０３に電圧が書き込まれ、トラ
ンジスタ（Ｔｒ２）１４０４をオン・オフさせることが
でき、第２の信号線１４０５からの電圧Ｖａｃを液晶
（ＬＣ）１４０６に印加することができる。

【００９８】液晶（ＬＣ）１４０６への交流電圧を印加
するための配線Ｖａｃ１４０５は、前述のように対向電
極（Ｖｃｏｍ）１４０７に交流を印加するようにすれ
ば、配線Ｖａｃ１４０５はストローブ配線（Ｓｔ）１４
０１あるいはゲート線（Ｇｎ−１）１４０８と兼用させ
ることも可能である。

【００９９】また、上述のように第２の電圧印加手段で
ある第２の信号線（Ｖａｃ）１４０５、ストローブ配線
（Ｓｔ）１４０１などは、第１の信号線（Ｓｍ）１４０
９と平行に配設するようにしてもよい。

【０１００】このような構成によれば、とりわけ反射型
液晶表示装置のように画素電極と信号線が層間絶縁され
た異なる層にある場合に特に有効である。

【０１０１】図１５はこのような構成の液晶表示装置の
１例を概略的に示した図である。第２の信号線は複数系
統設けるようにしてもよい。このような場合は、第２の
信号線１５０１（表示信号印加に限らない）の駆動回路
である第２の信号線駆動回路は１５０２、各系統毎に独
立して複数設けるようにしてもよいし、各系統をそれぞ
れ制御できる一つの駆動回路を設けるようにしてもよ
い。

【０１０２】なお、配線Ｖａｃに一定電圧を印加し、対
向電極Ｖｃｏｍに交流電圧を印加して、配線Ｖａｃをス
トローブ配線（Ｓｔ）あるいは前段のゲート線（Ｇｎ−
１）と兼用させる場合には、対向電極駆動回路に第２の
信号線駆動回路と同様の機能をもたせるか、対向電極を
第２の信号線駆動回路によって駆動するなど適宜設計す
るようにすればよい。

【０１０３】なお、図１３に例示した画素回路において
Ｖａｃ１、Ｖａｃ２を選択する方法として、強誘電体コ
ンデンサを用いないで構成するようにしてもよい。例え
ば、図１３に例示した画素回路の強誘電コンデンサ（Ｃ
２）１３０８に代えてインバータ回路を用いるようにし
てもよい。

【０１０４】次に、本発明の液晶表示装置に用いた強誘
電膜を内部に具備した非線形スイッチング素子について
説明する。

【０１０５】図１６、１７および１８は例えば図８およ
び図９の画素部分に形成した強誘電体膜を内部に具備し
た複合デバイスである薄膜トランジスタの構造の１例を
概略的に示す断面図である。

【０１０６】図１６に例示した薄膜トランジスタは、透
明絶縁姓基板１６０１と、この絶縁性基板１６０１上に
形成されたゲート電極１６０２と、このゲート電極上に
形成されたゲート絶縁膜１６０３と、このゲート絶縁膜
上に形成された強誘電体膜１６０４と、この強誘電体膜
１６０４上に形成された半導体膜１６０５と、この半導
体膜上に形成されたチャネル保護膜１６０６と、このチ
ャネル保護膜を挟んで前記半導体膜１６０５上に形成さ
れた複数の不純物半導体膜１６０７と、不純物半導体膜
１６０７上に形成されたソース電極及びドレイン電極１
６０８とを具備している。

【０１０７】強誘電体膜１６０４は半導体膜１６０５お
よびソース電極及びドレイン電極１６０８の形成領域に
対応する領域に形成するようにしてもよい。

【０１０８】図１６に例示した薄膜トランジスタにおい
ては、強誘電体膜１６０４はチタン酸バリウムの結晶膜
を成膜して用いている。強誘電性絶縁膜としてＰＺＴ
（ＰｂＺｒ_X Ｔｉ_1-X Ｏ₃ ）、ＰＬＺＴ（（Ｐｂ，Ｌ
ａ）（Ｚｒ，Ｔｉ）Ｏ₃ ）などのペロブスカイト系の強
誘電体を用いるようにしてもよい。また、ＢａＭｇＦ₄
などの化合物、Ｂａ₄ Ｔｉ₃ Ｏ₁₂などの層状化合物を用
いるようにしてもよい。

【０１０９】さらに、ビニリデンフロライトとトリフル
オロエチレンとの共重合体、ポリフッ化ビニリデンとト
リフルオロエチレンとの共重合体などの有機強誘電体を
用いるようにしてもよい。

【０１１０】強誘電性絶縁膜の成膜にあたっては、スパ
ッタ法、ＣＶＤ法、プラズマＣＶＤ法、イオンアシスト
法またはゾルゲル法などを必要に応じて選択して用いる
ようにすればよい。膜厚についても、必要な容量などに
応じて適宜設計するようにすればよい。

【０１１１】また、透明絶縁姓基板１６０１に基板保護
膜を形成して、この上にゲート電極１６０２を形成する
ようにしてもよい。

【０１１２】半導体膜１６０５は例えばアモルファスシ
リコン膜を成膜して用いるようにしてもよいし、非単結
晶の結晶質シリコン膜を成膜して用いるようにしてもよ
い。さらに、ＣｄＳｅ、Ｔｅなど他の半導体を用いるよ
うにしてもよい。

【０１１３】図１７に例示した薄膜トランジスタは、透
明絶縁姓基板１７０１と、この絶縁性基板上に形成され
たゲート電極１７０２と、このゲート電極上に形成され
たゲート絶縁膜１７０３と、このゲート絶縁膜１７０３
上に形成された強誘電体膜１７０４と、この強誘電体膜
１７０４上に形成された半導体膜１７０５と、この半導
体膜の所定領域に形成されたコンタクト領域１７０６
と、このコンタクト領域上に形成されたシリサイド層１
７０７と、このシリサイド層上に形成されたソース電極
及びドレイン電極１７０８とを具備している。

【０１１４】強誘電体膜１７０４はゲート絶縁膜１７０
３上の全面に形成するようにしてもよい。

【０１１５】半導体膜１７０５はこれまで述べたように
ａ−Ｓｉ、ｐ−Ｓｉ、μ−Ｓｉおよびその他の半導体を
必要に応じて成膜するようにすればよい。

【０１１６】また、半導体膜１７０５のチャネル領域上
にチャネル保護膜１７０９を形成するようにしてもよ
い。

【０１１７】さらに、ソース電極及びドレイン電極１７
０８、チャネル保護膜１７０９の上側にパッシベーショ
ン膜１７１０を形成するようにしてもよい。

【０１１８】半導体膜のコンタクト領域１７０６は、ゲ
ート電極１７０２をマスクとして自己整合的にチャネル
保護膜１７０９を形成し、このチャネル保護膜１７０９
をマスクとして例えばりん（Ｐ）イオン（ｎ型の時）な
どをドーピングして形成するようにしてもよい。

【０１１９】シリサイド層１７０７の形成は、半導体膜
１７０５のコンタクト領域１７０６上に、例えばＭｏ、
Ｎｉなどの金属をスパッタ法などで堆積させ高温加熱す
ることにより形成するようにしてもよい。

【０１２０】図１８に例示した薄膜トランジスタは、透
明絶縁姓基板１８０１と、この絶縁性基板上に形成され
た遮光膜１８０２と、この遮光膜１８０２の上から絶縁
基板１８０１上に形成された絶縁膜１８０３と、この絶
縁膜上に形成されたソース電極及びドレイン電極１８０
４と、このソース及びドレイン電極の上側から絶縁膜上
に形成された半導体膜１８０５と、この半導体膜の所定
領域に形成されたコンタクト領域である不純物半導体層
１８０６と、半導体膜１８０５上に形成された強誘電体
膜１８０７と、この強誘電体膜１８０７上の半導体膜１
８０５のチャネル領域に対応する領域に形成されたゲー
ト絶縁膜１８０８と、このゲート絶縁膜上に形成された
ゲート電極１８０９とを具備している。不純物層はイオ
ンドーピング後にレーザーアニール法で活性化してい
る。

【０１２１】ソース・ドレイン電極１８０４は遮光膜１
８０２をマスクとした裏面露光により自己整合的に形成
するようにしてもよい。また、半導体膜のコンタクト領
域１８０６も裏面露光によりパターンを形成しこのパタ
ーンをマスクとしてドーピングにより形成するようにし
てもよい。

【０１２２】またゲート電極１８０８とソース・ドレイ
ン電極１８０４を重なり合うように形成するようにして
もよい。

【０１２３】図１６、図１７及び図１８に例示した薄膜
トランジスタの他、プレーナ型など他の構造の薄膜トラ
ンジスタのゲート絶縁膜と半導体膜との間に強誘電体膜
を形成するようにしてもよい。

【０１２４】このような構成を有する薄膜トランジスタ
は、強誘電コンデンサと薄膜トランジスタとの複合デバ
イスとして機能する。すなわち、図８及び図９に例示し
た本発明の液晶表示装置において、液晶に電圧を印加す
る複数系統の電圧印加手段のスイッチ機能と、メモリ駆
動を実現するためのメモリ機能を同時に実現することが
できる。したがって、このような薄膜トランジスタを備
えた液晶表示装置は、複数の例えば階調駆動とメモリ駆
動の表示モードを任意に切り換えるとともに、切替え状
態を保持することができ、消費電力を大きく低減するこ
とができる。

【０１２５】さらに、強誘電体の電化の保持が容易で劣
化が少なく、また分極により生じる電荷を半導体膜のキ
ャリア誘起に用いることができるので薄膜トランジスタ
のオン電流を多きくし薄膜トランジスタの特性が向上
し、優れた液晶表示装置となるる。

【０１２６】

【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、複数系統の電圧印加手段と、これら複数
系統の電圧印加手段を切替えるとともに切替え状態を保
持するメモリ部を有する制御手段とを具備することによ
り、階調駆動とメモリ駆動の複数の表示モードを選択で
きる。メモリ駆動によれば駆動周波数を大きく低減する
ことができ、特に本発明の液晶表示装置を携帯用情報機
器などに適用すれば、携帯時などに消費電力を小さくし
て長時間の使用が可能になる。さらに、必要に応じて階
調表示を行うこともできるから、液晶表示装置のもつ表
示能力、表示品質を制限することなく、低消費電力化を
達成できる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の構成例を概略的に示す
図。

【図２】本発明の液晶表示装置の画素回路の構成例を概
略的に示す図。

【図３】強誘電コンデンサの分極特性を概略的に示す
図。

【図４】本発明の液晶表示装置の信号印加例を概略的に
示す図。

【図５】本発明の液晶表示装置の画素部分の構成例を概
略的に示す図。

【図６】図５の画素部分のＭＮ方向の断面を概略的に示
す図。

【図７】本発明の液晶表示装置の別の信号印加例を概略
的に示す図。

【図８】本発明の液晶表示装置の画素回路の別の構成例
を概略的に示す図。

【図９】本発明の液晶表示装置の画素回路の別の構成例
を概略的に示す図。

【図１０】本発明の液晶表示装置の画素回路の別の構成
例を概略的に示す図。

【図１１】本発明の液晶表示装置の画素回路の別の構成
例を概略的に示す図。

【図１２】本発明の液晶表示装置の画素回路の別の構成
例を概略的に示す図。

【図１３】本発明の液晶表示装置の画素回路の別の構成
例を概略的に示す図。

【図１４】本発明の液晶表示装置の画素回路の別の構成
例を概略的に示す図。

【図１５】本発明の液晶表示装置の別の構成例を概略的
に示す図。

【図１６】本発明の液晶表示装置が具備する薄膜トラン
ジスタの構造の例を概略的に示す断面図。

【図１７】本発明の液晶表示装置が具備する薄膜トラン
ジスタの構造の例を概略的に示す断面図。

【図１８】本発明の液晶表示装置が具備する薄膜トラン
ジスタの構造の例を概略的に示す断面図。

【図１９】従来の液晶表示装置の構成例を概略的に示す
図。

【図２０】従来の液晶表示装置の画素回路の構成例を概
略的に示す図。

【符号の説明】

１０１……トランジスタ（Ｔｒ１）、１０２……ゲート
線（Ｇｎ） １０３……第１の信号線駆動回路、１０４……第１の信
号線（Ｓｍ） １０５……液晶（ＬＣ）、１０６……対抗電極 １０７……トランジスタ（Ｔｒ２）、１０８……第２の
信号線ドライバ回路 １０９……第２の信号線、１１０……画素電極、１１１
……コンデンサ（Ｃ１） １１２……コンデンサ（Ｃ２）、１１３……ゲート線
（Ｇｎ−１） ４０１……下部電極、４０２……強誘電性薄膜、４０３
……ゲート線 ４０４……上部電極（Ｃ２部）、４０５……下部電極
（Ｃ１部） ４０６……ゲート絶縁膜４０７……アモルファスシリコ
ン ４０８……ソース電極、４０９……ドレイン電極、４１
０……信号線 ４１１……上部電極（Ｃ１部）、４１２……画素電極、
４１４……保護絶縁膜 ８０１……強誘電体膜を有する薄膜トランジスタ（Ｔｒ
２） ８０２……ストローブ配線（Ｓｔ）、８０３……トラン
ジスタ（Ｔｒ３） ８０４……トランジスタ（Ｔｒ１）、８０５……液晶
（ＬＣ） ８０６……第２の信号線（Ｖａｃ） １００１……トランジスタ、１００２……強誘電コンデ
ンサ １２０１……常誘電コンデンサ（Ｃ１）、１２０２……
トランジスタ（Ｔｒ３） １２０３……強誘電コンデンサ（Ｃ２） １３００……第１の信号線（Ｓｍ）、１３０１……第２
の信号線（Ｖａｃ１） １３０２……第２の信号線（Ｖａｃ２）、１３０３……
ストローブ配線（Ｓｔ） １３０４……トランジスタ（Ｔｒ１）、１３０５……ト
ランジスタ（Ｔｒ２） １３０６……トランジスタ（Ｔｒ３）、１３０７……ト
ランジスタ（Ｔｒ４） １３０８……強誘電コンデンサ（Ｃ２） １３０９……常誘電コンデンサ（Ｃ１） １４０１……ストローブ配線（Ｓｔ）、１４０２……ト
ランジスタ（Ｔｒ３） １４０３……常誘電コンデンサ（Ｃ１）、１４０４……
トランジスタ（Ｔｒ２） １４０５……第２の信号線（Ｖａｃ）、１４０６……液
晶（ＬＣ） １４０７……対向電極（Ｖｃｏｍ）、１４０８……ゲー
ト線（Ｇｎ−１） １４０９……第１の信号線（Ｓｍ） １５０１……第２の信号線、１５０２……第２の信号線
駆動回路 １６０１……透明絶縁姓基板、１６０２……ゲート電極 １６０３……ゲート絶縁膜、１６０４……強誘電体膜、
１６０５……半導体膜 １６０６……チャネル保護膜、１６０７……不純物半導
体膜 １６０８……ソース・ドレイン電極 １７０１……透明絶縁姓基板、１７０２……ゲート電極 １７０３……ゲート絶縁膜、１７０４……強誘電体膜、
１７０５……半導体膜 １７０６……コンタクト領域、１７０７……シリサイド
層 １７０８……ソース・ドレイン電極、１７１０……パッ
シベーション膜 １８０１……透明絶縁姓基板、１８０２……遮光膜、１
８０３……絶縁膜 １８０４……ソース・ドレイン電極、１８０５……半導
体膜 １８０６……不純物半導体層、１８０７……強誘電体膜 １８０８……ゲート絶縁膜、１８０９……ゲート電極

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】第１信号線、第２信号線、第１ゲート線及
   び画素電極が形成された第１基板と、前記画素電極と対
   向する対向電極が形成された第２基板と、 前記第１基板と前記第２基板間に挟まれた液晶層と、 前記第１信号線に接続された第１ソース電極と、前記画
   素電極に接続された第１ドレイン電極と、前記第１ゲ−
   ト線に接続された第１ゲート電極とを有する第１薄膜ト
   ランジスタと、 前記第２信号線に接続され、与えられた前記第１ドレイ
   ン電極の電圧によって、前記第２信号線の信号を前記画
   素電極に供給するように切り替えられるメモリ部とを備
   え、 前記メモリ部は、前記第２信号線に接続された第２ソー
   ス電極と、前記画素電極と接続された第２ドレイン電極
   と、前記電圧を保持する容量に接続された第２ゲート電
   極とを有する第２薄膜トランジスタを具備したことを特
   徴とする液晶表示装置。
2. 【請求項２】前記第２信号線には、定周波数交流電圧が
   供給されることを特徴とする請求項１記載の液晶表示装
   置。
3. 【請求項３】前記第１基板は、さらに第２ゲート線及び
   ストローブ配線を備え、 前記容量を介して前記第２ゲート線と前記第２ゲート電
   極が接続され、前記ストローブ配線により制御される第
   ３薄膜トランジスタを介して前記第２ゲート電極と前記
   第１ドレイン電極が接続されたことを特徴とする請求項
   １記載の液晶表示装置。