JP3413004B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、表示装置上に画像
情報記憶用のメモリ素子を設けた液晶表示装置に関す
る。 【０００２】 【従来の技術】近年、従来のＣＲＴに代わる新しい表示
装置の開発が盛んに行われるようになってきた。その中
でも液晶表示装置は薄型で低電力動作が可能であるため
家電、ＯＡ機器の市場での期待は大きいものがある。 【０００３】液晶表示装置は、その駆動方法から単純マ
トリクス型と、能動素子を用いたアクティブマトリクス
型に分類される。アクティブマトリクス型は表示性能に
優れ、液晶表示装置の主力となっている。 【０００４】アクティブマトリクス型液晶表示装置の構
成を図３に示す。各画素には薄膜トランジスタ１が設け
られる。薄膜トランジスタ１のスイッチング信号が走査
線３で供給され画素が選択されると、オン状態の薄膜ト
ランジスタを通して信号線４から画像情報が液晶層２に
送られる。非選択時は液晶層２自身の容量と、補助容量
５により液晶の状態が保持される。しかし液晶層２、補
助容量５内部の電荷の移動により、画像情報は時間とと
もに変化することは避けられない。そこで１／６０秒程
度を周期として画像情報をリフレッシュしている。 【０００５】しかしながら携帯情報機器やＯＡ機器では
静止画を表示する機会が多い。従来の手法によれば、静
止画を表示する場合でも変化しない画像情報を頻繁にリ
フレッシュする必要がある。このことは消費電力の低減
に対して大きな障壁となるという問題があった。 【０００６】この問題を解決する手段として、画素にメ
モリ性を持たせることが考えられる。メモリ性を実現す
る手段としては、強誘電性液晶が知られているが、動作
の安定性に問題がある。また、光のオン、オフの２状態
のみ選択可能なため、中間調表示のためには空間変調を
使用する必要があり、解像度が低下するという問題があ
った。 【０００７】また、強誘電体を各画素にメモリ素子とし
て組込み、各画素に画像情報記憶機能を持たせた例が特
開平５−１１９２９８号公報に開示されている。等価回
路を図１０（ａ) に示す。この例では対向電極には交流
電圧が印加され、強誘電体層８の状態に応じて、強誘電
体層８がゲート電極に接続された薄膜トランジスタ１が
オンあるいはオフ状態になる。その結果端子Ａは一定電
位あるいはフローティングの状態を採り、液晶層２に印
加される交流電圧として２つの状態を選択することがで
きる。しかしながらこの例でも中間調は表示できず、中
間調表示のためには空間変調を使用する必要がある。ま
た端子Ａをフローティングにする状態が存在するため、
動作の不安定性が懸念される。 【０００８】一方メモリ性薄膜トランジスタを用いた例
が特開平３−８９３９１号公報に開示されている。等価
回路を図１０（ｂ) に示す。この例では薄膜トランジス
タ１と、画像情報が書き込まれたメモリ性薄膜トランジ
スタ１５とで分圧された電圧が端子Ａに出力され、液晶
層２に印加される。この方法ではアナログ的な階調制御
が可能であるが、液晶層２に印加される電圧には直流成
分が存在する。直流成分の存在は液晶層２の劣化を引き
起こすことが知られており、表示の信頼性に不安がある
という問題がある。 【０００９】 【発明が解決しようとする課題】以上述べたように、従
来のアクティブマトリクス型液晶表示装置では、静止画
の表示に対しても頻繁に画像を書き換える必要があり、
消費電力が増加するという問題があった。さらに強誘電
液晶あるいは従来の強誘電体を用いた液晶表示装置にお
いては、信頼性を損なわずに画像情報として中間調を記
憶、表示することが技術的に困難で、表示解像度が低下
するという問題があった。 【００１０】本発明は上記問題点に鑑み、各画素に中間
調の画像情報を記憶することが可能で、高画質、高信頼
性かつ低消費電力な液晶表示装置を提供するものであ
る。 【００１１】 【課題を解決するための手段】かかる課題を解決するた
め、請求項１記載の本発明は、第１および第２の電極間
に挟持された液晶層と、一端が前記第２の電極と接続さ
れるとともに他端が第３の電極と接続され、印加される
電圧に対して非対称な容量変化特性を有する第１の有極
性メモリ素子と、前記第１の有極性メモリ素子と逆極性
となるように一端が前記第２の電極と接続されるととも
に他端が第４の電極と接続され、印加される電圧に対し
て非対称な容量変化特性を有する第２の有極性メモリ素
子と、前記第３および第４の電極を介して前記第１およ
び第２の有極性メモリ素子に表示信号を印加する信号印
加手段と、前記第１の電極と前記第３および第４の電極
との間に交流電圧を印加する電圧印加手段とを具備す
る。ここで、第１の電極は、例えば対向電極であり、第
２の電極は、例えば画素電極である。交流電圧は、対向
電極、画素電極のうちいずれに印加されるものであって
もよい。 【００１２】液晶には、ゲストホスト型液晶、これを９
０〜３６０度回転させたもの、配向がランダムになるア
モルファスゲストホスト型などがコントラスト、反射率
を高める上で有効である。また、TN型でもよく、コレス
テリック液晶を用いた選択反射−透過モードでもよく、
強誘電性液晶、反強誘電性液晶、高分子分散型液晶、Ｏ
ＣＢモード液晶、などを用いてもよい。表示方式も自由
であり、光学的な変化の分類でいえば、透過−吸収を得
るもの、透過−散乱を得るもの、散乱−吸収を得るも
の、などいずれでもよい。画素の素子数が多いので素子
の上に絶縁膜を設けて画素電極を形成した反射型が望ま
しいが、画素サイズによっては透過型でも可能である。
モノクロでもカラー表示でも当然かまわない。液晶層は
単層でも多層でもよい。 【００１３】電圧印加手段が印加する交流は、パルスの
他サイン波等であってもよく、周期的に表示信号の書き
込み期間があってもよい。 【００１４】表示信号は、例えばＴＦＴを介して信号線
よりメモリ手段に印加すればよい。また、ＴＦＴの他、
ＭＩＭなどのスイッチング素子を用いて書き込み画素を
選択し、表示信号を書き込むようにしてもよい。 【００１５】メモリ手段としては、例えば金属電極、強
誘電体層、半導体層の積層構造、強誘電体層と半導体層
の間に絶縁体を設けた構造、強誘電体層と半導体層の間
に金属電極と絶縁体を設けた構造等のものを並列かつ逆
極性となるように接続したものを用いることができる
が、第１の電極に交流電圧が印加されたとき表示信号に
応じて交流電圧を交流的に分圧する機能を有するもので
あればどの様なものでもよい。なお、有極性メモリ素子
とは、上述した金属電極、強誘電体層、半導体層の積層
構造、強誘電体層と半導体層の間に絶縁体を設けた構
造、強誘電体層と半導体層の間に金属電極と絶縁体を設
けた構造等のものをいう。信号印加手段は、例えば相互
に逆極性の表示信号を第１及び第２の有極性メモリ素子
にそれぞれ与える。 【００１６】強誘電体としては、ＰＺＴ、ＬｉＮｂ
Ｏ₃ 、ＢａＴｉＯ₃ 、ＰＭＮ、Ｂｉ₄ Ｔｉ₃ Ｏ₁₂などの
無機化合物でもく、配向処理を施したポリフッ化ビニリ
デンの有機薄膜を用いてもよい。 【００１７】本発明によれば、各画素に中間調の画像情
報としての表示信号を液晶表示装置内に記憶することが
可能となる。その結果、静止画の表示に対する頻繁な画
像のリフレッシュが省略できるため、低消費電力化に極
めて効果がある。 【００１８】また、本発明によれば、メモリ素子内の如
何なる画像情報に対しても、画像情報に応じた電圧を液
晶にアナログ的に印加することが可能となる。その結果
中間調の画像情報の記憶、表示が可能となり、極めて高
画質な液晶表示装置が実現できる。 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】 【００２４】 【発明の実施の形態】図１は本発明の基本構成を示す図
である。図１（ａ）において端子Ｂ、Ｃは通常は相互に
同電位に保たれている。２個のメモリ素子６は図１
（ｃ) に示すように、金属電極７、強誘電体層８、半導
体層９の積層構造（ＭＦＳ構造) からなる。なお、強誘
電体層８と半導体層９の間に絶縁体を設けたＭＦＩＳ構
造、あるいは強誘電体層８と半導体層９の間に第２の金
属電極と絶縁体を設けたＭＦＭＩＳ構造でもよい。 【００２５】図１（ｃ) の構造において、半導体層９と
してアモルファスシリコンを用いた場合の容量−電圧特
性（Ｃ−Ｖ特性) を図１（ｄ) に示す。一般的な金属−
絶縁体−半導体構造（ＭＩＳ構造) においては、金属に
正の電圧を印加すると、しきい値電圧以上の電圧で半導
体と絶縁体の界面に電荷が蓄積され、図１（ｄ) 中１１
ａに示すように容量が増加する。本実施例のようにメモ
リ素子６内の強誘電体を用いると、強誘電体に抗電界よ
りも大きい電界が発生した場合に生じる残留分極Ｐｒの
ため、Ｃ−Ｖ特性は図中で１１ｂ、１１ｃに示すように
特性が左右にシフトすることが知られている。 【００２６】以上述べたように、本構造は非対称なＣ−
Ｖ特性を有するため、図１（ｂ) に示すように、電極側
の端子に矢印を付けてメモリ素子の極性を表すことにす
る。ここで前述したＭＦＳ構造の極性を反対に並列接続
した構造を考える。各メモリ素子のＣ−Ｖ特性は同一で
あるとする。各メモリ素子６中の強誘電体の残留分極
は、図２（ｂ) に示す端子ＢとＣの間に抗電界以上の電
界を印加して発生させる。端子Ｂ、Ｃから見た場合、メ
モリ素子６の極性は同一方向である。残留分極の発生に
より、個々のメモリ素子６のＣ−Ｖ特性はシフトする
が、その量は２個のメモリ素子６で同じである。 【００２７】次に図２（ｃ) に示すように端子Ｂ、Ｃを
接続して新たに端子Ｄを考える。この時端子Ａ、Ｄから
見た各メモリ素子６の極性は互いに逆向きになってい
る。端子Ａ、Ｄ間のＣ−Ｖ特性は、２個のメモリ素子の
Ｃ−Ｖ特性を逆向きに重ねあわせた特性となり、図２
（ａ) に示すように縦軸（グランド電位) を中心に対称
なＣ−Ｖ特性が得られる。しかも残留分極の大きさに応
じて同図に点線で示すように両メモリ素子６のしきい値
電圧が同じだけ変化するためＣ−Ｖ曲線の広がりが対称
性を失わずに変化する。本発明は図２（ａ) に示すＣ−
Ｖ特性を利用して、液晶に印加される電圧を制御するこ
とを目的とする。 【００２８】図１（ａ) は、図２で示したメモリ素子６
の並列構造と液晶層２を直列に接続したものである。な
お、本図では説明を簡単にするためにスイッチ１０を設
けている。 【００２９】画像情報の書込みは、スイッチ１０をオフ
にした状態で、端子ＢとＣの間に電圧を印加する。電圧
はメモリ素子６内の強誘電体に抗電界以上の電界が発生
し、画像情報に対応した残留分極が発生する程度とす
る。各メモリ素子６の構造を同一にすれば、発生する残
留分極も各メモリ素子６内で同一となる。 【００３０】画像情報の書込みが終了した時点で、スイ
ッチ１０をオン状態にし、かつ端子Ｂ、Ｃをグランド電
位にする。一方端子Ａにはグランド電位を中心にして対
称な交流電圧を印加する。電圧は液晶層２と、並列接続
されたメモリ素子６で分圧される。この時各メモリ素子
６内の強誘電体に抗電界以上の電界が発生しないように
する。メモリ素子６の並列構造はグランド電位を中心に
対称なＣ−Ｖ特性を有しているため、端子Ｅの電圧変化
も対称である。その結果液晶層２に分圧された交流電圧
が印加されることになる。 【００３１】なおＣ−Ｖ特性の対称点は、グランド電位
である必要はない。Ｃ−Ｖ特性の対称点の、グランド電
位からのずれ量に応じて端子Ｂ、Ｃと端子Ａの間の電圧
をずらしてやれば、液晶層２には交流電圧が印加され
る。 【００３２】液晶層２に交流電圧が印加できることは、
液晶の劣化に対して極めて効果が高い。液晶に印加され
る電圧に直流成分が存在すると、液晶配向膜などにおけ
る電荷の局在などにより焼き付きと呼ばれる液晶の劣化
が発生する。しかし本発明においては、液晶層２に完全
な交流電圧を印加することが可能なため、液晶の劣化は
全く起こらず、極めて信頼性の高い表示装置が実現でき
る。 【００３３】また本発明では、各メモリ素子６のしきい
値電圧を変化させることで、液晶層２に印加される電圧
のアナログ的な制御が可能となる。メモリ素子６の動作
範囲として、図２（ａ) に示すようにＣ−Ｖ曲線が電圧
に応じて徐々に変化する領域及びその前後の水平部を用
いれば、メモリ素子６のしきい値電圧に応じてメモリ素
子６の容量が変化する。その結果、端子Ａに印加される
電圧を変化させなくても、液晶層２に印加される電圧を
アナログ的に変化させることが可能となる。しかもメモ
リ素子６の並列構造におけるＣ−Ｖ特性の対称性が維持
されるため、液晶層２に直流電圧成分が印加されること
はない。 【００３４】各状態でのメモリ素子６内の強誘電体の状
態を図４に示した強誘電体のヒステリシス曲線を用いて
説明する。 【００３５】抗電界Ｅｃ以上の電界を発生させた後、電
界をゼロにすると、残留分極Ｐｒが発生する。既に記憶
している情報が有る場合は、一旦抗電界−Ｅｃ以下の電
界を発生させてメモリ機能をリセットした後に、Ｅｃ以
上の電界を発生させればよい。Ｐｒの大きさは印加した
電圧の大きさに依存する。画像表示状態ではメモリ素子
６内の強誘電体には抗電界以下の電界しか発生しないた
めＰｒは変化せず、その動作範囲は図４に示した部分と
なる。本発明ではＰｒの大きさを用いて階調制御が行わ
れる。強誘電体においてＰｒは極めて安定して保持され
るため、中間調のメモリ性にも優れている。 【００３６】本発明によれば、一旦画像情報を画素に記
憶させれば、液晶層に共通な交流電圧を印加するだけで
画像が表示され、頻繁な画面の書き換えが不要となるた
め、特に静止画の表示に際しては大幅な低消費電力化が
可能である。 【００３７】さらに端子Ａに印加される交流電圧を切
る、すなわち液晶表示装置の電源を切っても、再び端子
Ａに交流電圧を印加すればメモリ素子６に記憶されてい
た画像情報は再び表示されるため、この点でも消費電力
の低減が期待できる。 【００３８】なお、本発明においては、メモリ素子のＣ
−Ｖ特性が対称で、かつ印加電圧に対して容量が徐々に
変化する領域あるいはこの領域とその前後の水平部を動
作範囲として用いることが可能であればよい。従ってメ
モリ素子６単体のＣ−Ｖ特性が図２に示す特性に限定さ
れることはなく、図７に示すようにＶ型をしていてもよ
い。このような特性は測定周波数に半導体層内のキャリ
アの生成が追随する場合に得られる。この場合も前述し
たように、逆特性で並列接続した構造を用いることで、
対称なＣ−Ｖ特性を得ることができる。 【００３９】 【実施例】 （実施例１）図５は本発明の第１の実施例に係わる液晶
表示装置の１画素の回路図である。各画素あたり２個の
選択用薄膜トランジスタ１が設けられ、そのゲート電極
は走査線３に接続されている。各薄膜トランジスタ１
ａ、１ｂのドレイン電極は信号線４ａ、４ｂにそれぞれ
接続されている。また薄膜トランジスタ１ａ、１ｂのソ
ース電極は、強誘電体を用いたメモリ素子６ａ、６ｂに
接続される。 【００４０】メモリ素子６ａと６ｂは、薄膜トランジス
タ１ａ、１ｂのソース電極に対する極性がそれぞれ異な
っている。また、各薄膜トランジスタ１のソース電極に
は、グランドとの間に液晶容量程度か、それ以上の補助
容量５ａ，５ｂが設けられている。補助容量５ａと５ｂ
は同一容量である。 【００４１】液晶層２の一方の電極はメモリ素子６ａと
６ｂの間に接続され、液晶層２の他方の電極（図中端子
Ａに相当) は対向電極とする。対向電極にはグランド電
位を中心とした交流電圧が印加される。 【００４２】まずメモリ素子６に画像情報を書き込む場
合を説明する。 【００４３】メモリ素子６には既に直前の画像情報が書
き込まれているので、逆極性の電圧を印加してリセット
する。具体的にはメモリ素子６内の強誘電体に、抗電界
−Ｅｃ以下の電界が発生するように外部から電圧を印加
する。このときメモリ素子６に印加する電圧を−Ｖｃと
すると、走査線３に薄膜トランジスタ１のスイッチング
信号を送って薄膜トランジスタ１をオン状態にし、信号
線４ａには−Ｖｃ、信号線４ｂにはＶｃを印加する。回
路の対称性から、各メモリ素子６には−Ｖｃが印加さ
れ、直前の画像情報はリセットされる。 【００４４】次にメモリ素子６内の強誘電体に、抗電界
Ｅｃ以上で画像情報に相当した残留分極が発生する程度
の電界を発生させる。このときメモリ素子に印加する電
圧をＶａとすると、薄膜トランジスタ１が導通状態にな
った状態で信号線４ａにはＶａ、信号線４ｂには−Ｖａ
を印加する。回路の対称性から、各メモリ素子６にはＶ
ａが印加され、画像情報がメモリ素子６ａ、６ｂに等し
く記憶される。端子Ａすなわち対向電極には図８（ａ)
のようにグランドを中心とした交流電圧を印加するが、
同図（ｂ) や（ｃ）に示すように画像情報書き込みのた
めの期間を対向電極の電圧波形に特別に設けても良い。
同図（ｂ) では書き込み時間の電圧をグランドとしてい
る。この場合、書き込み時には液晶層２に電圧は印加さ
れないため、高画質が実現できる。同図（ｃ）では書き
込み時間の電圧を極性反転する一定の電圧±Ｖｓとして
いる。つまり、書き込み時間に液晶にかかる電圧をＶｓ
にしている。 【００４５】なお、スイッチング信号を送出した走査線
３に薄膜トランジスタ１のゲート電極が接続された他の
画素に対しては、画像情報の書き換えを行う場合は上述
の方法でデータを書き換えればよい。また画像情報を書
き換える必要がない場合は、メモリ素子６内の情報が変
わらない範囲の電圧を信号線４に印加しておけばよい。
この結果任意画素の画像情報の書き換えが可能となる。 【００４６】次に画像情報書き込み時の液晶の挙動につ
いて説明する。 【００４７】図５（ａ) に示す１画素の等価回路は左右
対称であり、原理上２個のメモリ素子６の間の電圧は書
き込み時にはグランド電位に等しい。ただし左右の特性
のわずかな差、あるいは信号のタイミングのわずかなず
れにより、２個のメモリ素子６の間の電圧はわずかに変
動する可能性がある。しかし画像情報の書き込みに要す
る時間は数十μｓｅｃであるのに対し、液晶の応答速度
は数十ｍｓｅｃであり、２個のメモリ素子６の間の電圧
の変動の影響は表示特性にはほとんど影響しない。 次
にメモリ素子６に書き込まれた画像情報を表示する場合
を説明する。 【００４８】走査線３のスイッチング信号を停止して薄
膜トランジスタ１をオフ状態にする。この状態は図５
（ｂ) の等価回路で表される。端子Ａにはグランド電位
を中心とする交流電圧が印加されている。補助容量５
ａ、５ｂ、メモリ素子６ａ、６ｂの計４個の素子の合成
容量の電圧依存性は、グランド電位に対して対称な特性
を有するため、液晶層２にも補助容量５とメモリ素子６
によって分圧された相当の交流電圧が印加されることに
なる。しかも液晶層２に印加される電圧には直流成分は
存在せず、液晶の劣化は発生しない。 【００４９】以上述べたように、本実施例によれば液晶
層２に交流電圧を印加し、かつアナログ階調も記憶でき
る液晶表示装置が実現できる。 【００５０】なお、本実施例では、図２（ａ) に示した
ように、記憶素子６のＣ−Ｖ特性において、電圧に応じ
て容量が徐々に変化する領域あるいはこの領域と前後の
水平部の領域を利用することになる。従ってこの領域が
広い方が液晶層２に印加される電圧の制御が容易とな
る。そこで図６に示すように、メモリ素子６と複数の副
容量１１を直列に接続し、更にそれらを並列に接続した
ものを新たにメモリ素子として利用すれば、副容量１１
との容量分割により、前記範囲をより広くすることが可
能となる。 【００５１】（実施例２）図９（ａ) は本発明の第２の
実施例に係わる液晶表示装置の１画素の等価回路図であ
る。 【００５２】各画素あたり３個の薄膜トランジスタが設
けられている。薄膜トランジスタはポリシリコンを用い
ており、画素選択用のｎ型薄膜トランジスタ１３と、２
個のｐ型トランジスタ１４ａ、１４ｂから成る。各薄膜
トランジスタのゲート電極は走査線３に接続されてい
る。またｎ型トランジスタ１３のドレイン電極は信号線
４に接続されている。ｎ型薄膜トランジスタ１３のソー
ス電極は、強誘電体を用いたメモリ素子６ａ、６ｂに図
９に示す極性で接続される。またｐ型薄膜トランジスタ
１４ｂのドレイン電極にも接続され、同薄膜トランジス
タのソース電極は接地されている。２個のメモリ素子６
ａ、６ｂの間にはｐ型トランジスタ１４ａのドレイン電
極が接続される。 【００５３】液晶層２の一方の電極はｐ型薄膜トランジ
スタ１４ａのソース電極に接続され、液晶の液晶層２の
他方の電極（図中端子Ａに相当) は対向電極とする。対
向電極にはグランド電位を中心とした交流電圧が印加さ
れる。 【００５４】まずメモリ素子６に画像情報を書き込む場
合を説明する。 【００５５】メモリ素子６には既に直前の画像情報が書
き込まれているので、逆極性の電圧を印加してリセット
する。具体的にはメモリ素子６内の強誘電体に、抗電界
−Ｅｃ以下の電界が発生するように外部から電圧を印加
する。この時各メモリ素子に印加する電圧を−Ｖｃとす
ると、走査線３に薄膜トランジスタ１３、１４のスイッ
チング信号を送ってｎ型薄膜トランジスタ１３をオン状
態にすると共に、ｐ型トランジスタ１４をオフ状態にす
る。そして信号線４に−２×Ｖｃを印加する。各メモリ
素子６には−Ｖｃが印加され、直前の画像情報はリセッ
トされる。 【００５６】次にメモリ素子６内の強誘電体に、抗電界
Ｅｃ以上で画像情報に相当した残留分極が発生する程度
の電界を発生させる。このときのメモリ素子に印加する
電圧をＶａとすると、走査線３にスイッチング信号を送
った状態で信号線４に２×Ｖａを印加する。ｐ型薄膜ト
ランジスタ１４ａはオフ状態になっているため、メモリ
素子に印加したことによる液晶層２への影響はなく、各
メモリ素子６にはＶａが印加され、画像情報がメモリ素
子６ａ、６ｂに等しく記憶される。またｐ型薄膜トラン
ジスタ１４ｂもオフ状態になっており、ｎ型薄膜トラン
ジスタ１３のソース電極とドレイン電極は同電位に保た
れる。端子Ａすなわち対向電極には図８（ａ) のように
グランドを中心とした交流電圧を印加するが、同図
（ｂ) 、（ｃ）に示すように画像情報書き込みのための
期間を対向電極の電圧波形に特別に設けても良い。同図
（ｂ) では書き込み時間の電圧をグランドとしている。
同図（ｃ）では書き込み時間の電圧を極性反転する一定
の電圧±Ｖｓとしている。 【００５７】次にメモリ素子６に書き込まれた画像情報
を表示する場合を説明する。 【００５８】走査線３のスイッチング信号を停止して、
ｎ型薄膜トランジスタ１３をオフ状態、ｐ型トランジス
タ１４ａ、１４ｂをオン状態にする。この状態での画素
の等価回路は図９（ｂ) で示される。端子Ａにはグラン
ド電位を中心とする交流電圧が印加されている。メモリ
素子６ａ、６ｂの計２個のメモリ素子の合成容量の電圧
依存性は、グランド電位に対して対称な性質を有するた
め、液晶層２にもメモリ素子６によって分圧された相当
の交流電圧が印加されることになる。しかも液晶層２に
印加される電圧には直流成分は存在せず、液晶の劣化は
発生しない。 【００５９】以上述べたように、本実施例によれば液晶
層２に交流電圧を印加し、かつアナログ階調も記憶でき
る液晶表示装置が実現できる。 【００６０】 【発明の効果】以上説明したように本発明によれば、各
画素に中間調の画像情報を記憶することが可能で、高画
質、高信頼性かつ低消費電力な液晶表示装置を提供する
ことが可能となる。

【図面の簡単な説明】 【図１】本発明に係わる液晶表示装置の等価回路とメモ
リ素子の特性を示す図。 【図２】本発明に係わるメモリ素子の特性と構成を示す
図。 【図３】従来の液晶表示装置の１例を示す等価回路図。 【図４】本発明に係わる強誘電体層の動作範囲を示す特
性図。 【図５】第１の実施例の液晶表示装置の等価回路を示す
図。 【図６】本発明に係わる他のメモリ素子の等価回路を示
す図。 【図７】本発明に係わる他のメモリ素子の特性を示す
図。 【図８】第１、２の実施例の印加電圧の１例を示す図。 【図９】第２の実施例の液晶表示装置の等価回路を示す
図。 【図１０】従来の液晶表示装置の例を示す等価回路図。 【符号の説明】 １ 薄膜トランジスタ ２ 液晶層 ３ 走査線 ４ 信号線 ５ 補助容量 ６ メモリ素子 ７ 金属電極 ８ 強誘電体層 ９ 半導体層 １０ スイッチ １３ ｎ型薄膜トランジスタ １４ ｐ型薄膜トランジスタ １５ メモリ性薄膜トランジスタ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−289114（ＪＰ，Ａ) 特開 平６−208140（ＪＰ，Ａ) 特開 昭64−17023（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 550 G02F 1/133 575 G02F 1/1368

Claims (1)

1. (57)【特許請求の範囲】【請求項１】 第１および第２の電極間に挟持された液
   晶層と、 一端が 前記第２の電極と接続されるとともに他端が第３
   の電極と接続され、印加される電圧に対して非対称な容
   量変化特性を有する第１の有極性メモリ素子と、 前記第１の有極性メモリ素子と逆極性となるように一端
   が前記第２の電極と接続されるとともに他端が第４の電
   極と接続され、印加される電圧に対して非対称な容量変
   化特性を有する第２の有極性メモリ素子と、前記第３および第４の電極を介して 前記第１および第２
   の有極性メモリ素子に表示信号を印加する信号印加手段
   と、 前記第１の電極と前記第３および第４の電極との間に交
   流電圧を印加する電圧印加手段とを具備することを特徴
   とする液晶表示装置。