JP2001091973A - 液晶表示素子および液晶表示素子の駆動方法 - Google Patents
液晶表示素子および液晶表示素子の駆動方法Info
- Publication number
- JP2001091973A JP2001091973A JP27211299A JP27211299A JP2001091973A JP 2001091973 A JP2001091973 A JP 2001091973A JP 27211299 A JP27211299 A JP 27211299A JP 27211299 A JP27211299 A JP 27211299A JP 2001091973 A JP2001091973 A JP 2001091973A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- pixel
- image signal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 耐圧の低いトランジスタ等を用い得るように
して、容易に高解像度化できるようにする。 【解決手段】 画素部の各画素には、信号線１０１と走
査線１０２とに接続された画素選択スイッチ素子１０３
が設けられている。画素選択スイッチ素子１０３は、メ
モリ容量１０４および液晶書き込みスイッチ素子１０５
に接続されている。液晶書き込みスイッチ素子１０５
は、補助容量１０６および画素電極１０７に接続されて
いる。メモリ容量１０４への画像信号電圧の印加は、画
素選択スイッチ素子１０３がＯＮ、液晶書き込みスイッ
チ素子１０５がＯＦＦのときに行われ、画素電極１０７
への画像信号電圧の印加は、１画面分の画像信号電圧が
各メモリ容量１０４に保持された後に、液晶書き込みス
イッチ素子１０５がＯＮのときに、対向電極１１０への
バイアス電圧の印加と同期して行われる。
して、容易に高解像度化できるようにする。 【解決手段】 画素部の各画素には、信号線１０１と走
査線１０２とに接続された画素選択スイッチ素子１０３
が設けられている。画素選択スイッチ素子１０３は、メ
モリ容量１０４および液晶書き込みスイッチ素子１０５
に接続されている。液晶書き込みスイッチ素子１０５
は、補助容量１０６および画素電極１０７に接続されて
いる。メモリ容量１０４への画像信号電圧の印加は、画
素選択スイッチ素子１０３がＯＮ、液晶書き込みスイッ
チ素子１０５がＯＦＦのときに行われ、画素電極１０７
への画像信号電圧の印加は、１画面分の画像信号電圧が
各メモリ容量１０４に保持された後に、液晶書き込みス
イッチ素子１０５がＯＮのときに、対向電極１１０への
バイアス電圧の印加と同期して行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビ映像やコン
ピュータ画面などを表示する、液晶テレビや液晶モニ
タ、また、液晶プロジェクタのライトバルブなどに用い
られる液晶表示素子、特に、各画素ごとにスイッチング
素子等を備えた、いわゆるアクティブマトリクス型の液
晶表示素子、および液晶表示素子の駆動方法に関するも
のである。
ピュータ画面などを表示する、液晶テレビや液晶モニ
タ、また、液晶プロジェクタのライトバルブなどに用い
られる液晶表示素子、特に、各画素ごとにスイッチング
素子等を備えた、いわゆるアクティブマトリクス型の液
晶表示素子、および液晶表示素子の駆動方法に関するも
のである。
【０００２】
【従来の技術】近年、従来のＣＲＴに比べて、コンパク
ト化や軽量化等が可能な液晶表示素子を用いた液晶モニ
タや液晶テレビ、ビデオプロジェクタ、データプロジェ
クタなどが広く普及しつつある。この種の液晶表示素子
では、近年のハイビジョン放送や高性能パソコンの普及
に伴って、高解像度化への要求が高まりつつある。
ト化や軽量化等が可能な液晶表示素子を用いた液晶モニ
タや液晶テレビ、ビデオプロジェクタ、データプロジェ
クタなどが広く普及しつつある。この種の液晶表示素子
では、近年のハイビジョン放送や高性能パソコンの普及
に伴って、高解像度化への要求が高まりつつある。
【０００３】従来の液晶表示素子における画素部の回路
を図４に基づいて説明する。画素部の各画素には、信号
線２０１と走査線２０２とに接続された画素選択スイッ
チ素子２０３が設けられている。画素選択スイッチ素子
２０３は、さらに、補助容量２０４および画素電極２０
５に接続されている。画素電極２０５は、液晶層２０６
と対向電極２０７とによって液晶容量２０８を構成して
いる。対向電極２０７は、所定の電位の対向電極電源２
０９に接続されている。
を図４に基づいて説明する。画素部の各画素には、信号
線２０１と走査線２０２とに接続された画素選択スイッ
チ素子２０３が設けられている。画素選択スイッチ素子
２０３は、さらに、補助容量２０４および画素電極２０
５に接続されている。画素電極２０５は、液晶層２０６
と対向電極２０７とによって液晶容量２０８を構成して
いる。対向電極２０７は、所定の電位の対向電極電源２
０９に接続されている。
【０００４】上記液晶層２０６としては、例えばツイス
テッドネマティック液晶モードのものや負の誘電率異方
性を有するネマティック液晶を用いた垂直配向モードの
ものが適用される。これらの液晶は、例えば図５に示す
ような電圧応答特性を有している。この応答特性は、以
下のような２つの大きな特徴を有している。
テッドネマティック液晶モードのものや負の誘電率異方
性を有するネマティック液晶を用いた垂直配向モードの
ものが適用される。これらの液晶は、例えば図５に示す
ような電圧応答特性を有している。この応答特性は、以
下のような２つの大きな特徴を有している。
【０００５】第１の特徴は、液晶の変調率が電界の強さ
の絶対値に応答することである。すなわち、同図に示す
ように、０Ｖの印加電圧を対称軸として、正負の極性に
関係なく、印加された電圧の絶対値に応じて、ほぼ同様
の変調率となる。この特性を利用して、通常の液晶表示
素子の場合、液晶に印加する電圧の極性を所定の期間ご
とに反転させ（反転駆動）、液晶に印加される電圧のＤ
Ｃ成分を時間平均的にキャンセルして、素子の信頼性を
向上させ得るようになっている。
の絶対値に応答することである。すなわち、同図に示す
ように、０Ｖの印加電圧を対称軸として、正負の極性に
関係なく、印加された電圧の絶対値に応じて、ほぼ同様
の変調率となる。この特性を利用して、通常の液晶表示
素子の場合、液晶に印加する電圧の極性を所定の期間ご
とに反転させ（反転駆動）、液晶に印加される電圧のＤ
Ｃ成分を時間平均的にキャンセルして、素子の信頼性を
向上させ得るようになっている。
【０００６】また、第２の特徴は、液晶の応答特性が不
感領域と応答領域とを有していることである。すなわ
ち、印加される電圧の絶対値が小さい場合には、液晶は
ほとんど応答せず、同図に示す電圧ａを越えると非線形
に応答し始め、電圧ｂでほぼ飽和する。一般の液晶の場
合、上記電圧ａは１〜２Ｖ、電圧ｂは３〜５Ｖ程度であ
り、また、応答領域（±ｂ−±ａ）は±２〜３Ｖ程度で
ある。
感領域と応答領域とを有していることである。すなわ
ち、印加される電圧の絶対値が小さい場合には、液晶は
ほとんど応答せず、同図に示す電圧ａを越えると非線形
に応答し始め、電圧ｂでほぼ飽和する。一般の液晶の場
合、上記電圧ａは１〜２Ｖ、電圧ｂは３〜５Ｖ程度であ
り、また、応答領域（±ｂ−±ａ）は±２〜３Ｖ程度で
ある。
【０００７】そこで、上記のように液晶を反転駆動する
場合、駆動電圧の範囲は−ｂＶ〜ｂＶとなり、最大電圧
と際低電圧との差は６〜１０Ｖ程度となる。それゆえ、
画素選択スイッチ素子２０３等の耐圧は、動作マージン
などを考慮すると１５Ｖ以上必要となる。
場合、駆動電圧の範囲は−ｂＶ〜ｂＶとなり、最大電圧
と際低電圧との差は６〜１０Ｖ程度となる。それゆえ、
画素選択スイッチ素子２０３等の耐圧は、動作マージン
などを考慮すると１５Ｖ以上必要となる。
【０００８】ここで、例えば半導体製造技術における一
世代前の１〜２μm程度の最小線幅のプロセスで作製し
た半導体素子の耐圧は十数Ｖ程度であった。
世代前の１〜２μm程度の最小線幅のプロセスで作製し
た半導体素子の耐圧は十数Ｖ程度であった。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示素子は、画素選択スイッチ素子２０３等の
耐圧の点から、大幅な高解像度化が困難であるという問
題点が有していた。
来の液晶表示素子は、画素選択スイッチ素子２０３等の
耐圧の点から、大幅な高解像度化が困難であるという問
題点が有していた。
【００１０】すなわち、近年、表示素子の高解像度化が
望まれ、液晶表示素子の製造における微細加工化が要求
されているが、微細加工化が進むほど、画素選択スイッ
チ素子２０３等の耐圧が低くなる。具体的には、例えば
最新の標準ＣＭＯＳプロセスで作られた半導体の電源電
圧と最小線幅との関係を図６に示すように、例えば最新
のＤＲＡＭで用いられているサブミクロン級のプロセス
における０．２５μｍプロセスを適用するとすると、電
源電圧は２．５Ｖと大変低くする必要がある。そして、
上記電源電圧は、その素子で扱える信号の電圧である耐
圧とほぼ等しいため、前記のように１５Ｖ以上の動作電
圧を必要とする液晶を駆動することはできない。
望まれ、液晶表示素子の製造における微細加工化が要求
されているが、微細加工化が進むほど、画素選択スイッ
チ素子２０３等の耐圧が低くなる。具体的には、例えば
最新の標準ＣＭＯＳプロセスで作られた半導体の電源電
圧と最小線幅との関係を図６に示すように、例えば最新
のＤＲＡＭで用いられているサブミクロン級のプロセス
における０．２５μｍプロセスを適用するとすると、電
源電圧は２．５Ｖと大変低くする必要がある。そして、
上記電源電圧は、その素子で扱える信号の電圧である耐
圧とほぼ等しいため、前記のように１５Ｖ以上の動作電
圧を必要とする液晶を駆動することはできない。
【００１１】本発明は、上記の点に鑑み、耐圧の低いト
ランジスタ等を用い得るようにして、高解像度化を容易
に図ることができる液晶表示素子および液晶表示素子の
駆動方法の提供を目的としている。
ランジスタ等を用い得るようにして、高解像度化を容易
に図ることができる液晶表示素子および液晶表示素子の
駆動方法の提供を目的としている。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の液晶表示素子の第１の特徴は、画像信号電
圧を画素電極に印加するとともに、対向電極に所定のバ
イアス電圧を印加することである。これにより、画素電
極に印加する電圧の絶対値は、バイアス電圧の絶対値の
分だけ低くすることができる。具体的には、例えば一般
に液晶の電圧応答特性は、図５に示すように不感領域と
応答領域とを有しているため、不感領域に相当する電圧
の極性を反転した電圧をバイアス電圧として対向電極に
印加すれば、画素電極に、応答領域に相当する範囲だけ
の電圧を印加することによって、液晶を駆動することが
できる。それゆえ、スイッチング素子等に耐圧の低いも
のを用いることができ、したがって、スイッチング素子
等を微細加工により形成して高解像度化を図ることが容
易にできる。
め、本発明の液晶表示素子の第１の特徴は、画像信号電
圧を画素電極に印加するとともに、対向電極に所定のバ
イアス電圧を印加することである。これにより、画素電
極に印加する電圧の絶対値は、バイアス電圧の絶対値の
分だけ低くすることができる。具体的には、例えば一般
に液晶の電圧応答特性は、図５に示すように不感領域と
応答領域とを有しているため、不感領域に相当する電圧
の極性を反転した電圧をバイアス電圧として対向電極に
印加すれば、画素電極に、応答領域に相当する範囲だけ
の電圧を印加することによって、液晶を駆動することが
できる。それゆえ、スイッチング素子等に耐圧の低いも
のを用いることができ、したがって、スイッチング素子
等を微細加工により形成して高解像度化を図ることが容
易にできる。
【００１３】また、本発明の液晶表示素子の第２の特徴
は、各画素ごとに供給された画像信号電圧を一旦保持
し、１画面分の画像信号電圧が保持された後に、全画素
について上記保持された各画像信号電圧を各画素電極に
印加するとともに、これと同期して上記バイアス電圧を
対向電極に印加することである。すなわち、液晶に作用
する電界の極性を例えばフィールドごとに反転させる、
いわゆる反転駆動を行う場合には、画素電極に印加され
る電圧の極性を反転させるのに同期して、対向電極に印
加される電圧の極性も反転させる必要がある。ところ
が、対向電極は全画素に対して共通である一方、画像信
号電圧は、例えば１ラインの画素ごとに順次供給される
ため、供給された画像信号電圧をそのまま画素電極に印
加すると、全ての画素について、画素電極に印加される
電圧の極性と対向電極に印加される電圧の極性とを同期
させることができない。そこで、上記のように各画素ご
とに供給された画像信号電圧を一旦保持させるようにす
ることにより、画素電極と対向電極とで極性の反転を同
期させることができる。
は、各画素ごとに供給された画像信号電圧を一旦保持
し、１画面分の画像信号電圧が保持された後に、全画素
について上記保持された各画像信号電圧を各画素電極に
印加するとともに、これと同期して上記バイアス電圧を
対向電極に印加することである。すなわち、液晶に作用
する電界の極性を例えばフィールドごとに反転させる、
いわゆる反転駆動を行う場合には、画素電極に印加され
る電圧の極性を反転させるのに同期して、対向電極に印
加される電圧の極性も反転させる必要がある。ところ
が、対向電極は全画素に対して共通である一方、画像信
号電圧は、例えば１ラインの画素ごとに順次供給される
ため、供給された画像信号電圧をそのまま画素電極に印
加すると、全ての画素について、画素電極に印加される
電圧の極性と対向電極に印加される電圧の極性とを同期
させることができない。そこで、上記のように各画素ご
とに供給された画像信号電圧を一旦保持させるようにす
ることにより、画素電極と対向電極とで極性の反転を同
期させることができる。
【００１４】上記のような液晶表示素子は、具体的に
は、各画素ごとに対応して設けられた画素電極と、上記
画素電極に対向して設けられた対向電極と、上記画素電
極と上記対向電極との間に設けられた液晶層と、上記各
画素ごとに対応して設けられ、画像信号電圧を断接する
画素選択スイッチング手段とを備えた液晶表示素子にお
いて、上記各画素選択スイッチング手段から出力される
画像信号電圧を保持する保持手段と、上記各保持手段と
上記各画素電極との間に設けられ、上記各保持手段に１
画面分の各画像信号電圧が保持された後に、上記保持さ
れた各画像信号電圧を上記各画素電極に印加する書き込
みスイッチング手段と、上記各画素電極への上記各画像
信号電圧の印加に同期して、上記対向電極に所定のバイ
アス電圧を印加する対向電極電源と、を備えることによ
って構成することができる。
は、各画素ごとに対応して設けられた画素電極と、上記
画素電極に対向して設けられた対向電極と、上記画素電
極と上記対向電極との間に設けられた液晶層と、上記各
画素ごとに対応して設けられ、画像信号電圧を断接する
画素選択スイッチング手段とを備えた液晶表示素子にお
いて、上記各画素選択スイッチング手段から出力される
画像信号電圧を保持する保持手段と、上記各保持手段と
上記各画素電極との間に設けられ、上記各保持手段に１
画面分の各画像信号電圧が保持された後に、上記保持さ
れた各画像信号電圧を上記各画素電極に印加する書き込
みスイッチング手段と、上記各画素電極への上記各画像
信号電圧の印加に同期して、上記対向電極に所定のバイ
アス電圧を印加する対向電極電源と、を備えることによ
って構成することができる。
【００１５】ここで、各画素電極への画像信号電圧の印
加、および対向電極に印加される電圧の極性の反転は、
例えば垂直同期信号、すなわち１ライン目の画像信号電
圧の供給開始タイミングの信号を用いれば、これらの動
作の同期を容易にとることができる。なお、対向電極の
極性の反転に関しては、必ずしも各垂直同期信号ごとに
行う必要はなく、複数の垂直同期信号ごとに行うように
してもよい。
加、および対向電極に印加される電圧の極性の反転は、
例えば垂直同期信号、すなわち１ライン目の画像信号電
圧の供給開始タイミングの信号を用いれば、これらの動
作の同期を容易にとることができる。なお、対向電極の
極性の反転に関しては、必ずしも各垂直同期信号ごとに
行う必要はなく、複数の垂直同期信号ごとに行うように
してもよい。
【００１６】また、２値の画像信号電圧に応じて画像を
表示する液晶表示素子の場合には、上記のように供給さ
れた画像信号電圧を直接画素電極に印加するのに代え
て、上記２値の画像信号電圧に応じた電圧を画素電極に
印加するようにしてもよい。
表示する液晶表示素子の場合には、上記のように供給さ
れた画像信号電圧を直接画素電極に印加するのに代え
て、上記２値の画像信号電圧に応じた電圧を画素電極に
印加するようにしてもよい。
【００１７】具体的には、例えば、各画素ごとに対応し
て設けられた画素電極と、上記画素電極に対向して設け
られた対向電極と、上記画素電極と上記対向電極との間
に設けられた液晶層とを備えた液晶表示素子において、
上記各画素ごとに対応して設けられ、２値の画像信号電
圧を断接する画素選択スイッチング手段と、上記各画素
選択スイッチング手段から出力される２値の画像信号電
圧を保持する保持手段と、上記各保持手段と上記各画素
電極との間に設けられ、上記各保持手段に１画面分の各
画像信号電圧が保持された後に、上記保持された各２値
の画像信号電圧に応じた所定の電圧を上記各画素電極に
印加する書き込み電圧印加手段と、上記各画素電極への
上記所定の電圧の印加に同期して、上記対向電極に所定
のバイアス電圧を印加する対向電極電源と、を備えるこ
とによって構成することができる。
て設けられた画素電極と、上記画素電極に対向して設け
られた対向電極と、上記画素電極と上記対向電極との間
に設けられた液晶層とを備えた液晶表示素子において、
上記各画素ごとに対応して設けられ、２値の画像信号電
圧を断接する画素選択スイッチング手段と、上記各画素
選択スイッチング手段から出力される２値の画像信号電
圧を保持する保持手段と、上記各保持手段と上記各画素
電極との間に設けられ、上記各保持手段に１画面分の各
画像信号電圧が保持された後に、上記保持された各２値
の画像信号電圧に応じた所定の電圧を上記各画素電極に
印加する書き込み電圧印加手段と、上記各画素電極への
上記所定の電圧の印加に同期して、上記対向電極に所定
のバイアス電圧を印加する対向電極電源と、を備えるこ
とによって構成することができる。
【００１８】上記書き込み電圧印加手段は、より具体的
には、例えば上記各保持手段に１画面分の各画像信号電
圧が保持された後に、上記各保持手段に保持された各２
値の画像信号電圧を出力する画像信号電圧スイッチング
手段と、上記各画像信号電圧スイッチング手段から出力
される２値の画像信号電圧に応じた所定の電圧を出力し
て、上記各画素電極に印加する書き込み電圧出力手段
と、を備えて構成するようにしてもよいし、上記各保持
手段に１画面分の各画像信号電圧が保持された後に、上
記２値の画像信号のそれぞれに対応した２種類の電圧を
発生する書き込み電圧発生手段と、上記各保持手段に保
持された各２値の画像信号電圧に応じて、上記書き込み
電圧発生手段が発生する２種類の電圧を選択的に出力
し、上記各画素電極に印加する書き込み電圧出力手段
と、を備えて構成するようにしてもよい。
には、例えば上記各保持手段に１画面分の各画像信号電
圧が保持された後に、上記各保持手段に保持された各２
値の画像信号電圧を出力する画像信号電圧スイッチング
手段と、上記各画像信号電圧スイッチング手段から出力
される２値の画像信号電圧に応じた所定の電圧を出力し
て、上記各画素電極に印加する書き込み電圧出力手段
と、を備えて構成するようにしてもよいし、上記各保持
手段に１画面分の各画像信号電圧が保持された後に、上
記２値の画像信号のそれぞれに対応した２種類の電圧を
発生する書き込み電圧発生手段と、上記各保持手段に保
持された各２値の画像信号電圧に応じて、上記書き込み
電圧発生手段が発生する２種類の電圧を選択的に出力
し、上記各画素電極に印加する書き込み電圧出力手段
と、を備えて構成するようにしてもよい。
【００１９】
【発明の実施の形態】（実施の形態１）実施の形態１の
液晶表示素子における画素部の回路を図１に基づいて説
明する。画素部の各画素には、信号線１０１（ｍ−１，
ｍ，ｍ＋１，…）と走査線１０２（ｎ−１，ｎ，ｎ＋
２，…）とに接続された画素選択スイッチ素子１０３が
設けられている。画素選択スイッチ素子１０３は、さら
に、メモリ容量１０４および液晶書き込みスイッチ素子
１０５に接続されている。液晶書き込みスイッチ素子１
０５は、さらに、補助容量１０６および画素電極１０７
に接続されている。上記各液晶書き込みスイッチ素子１
０５は、共通の書き込みタイミング信号線１０８によっ
て制御されるようになっている。画素電極１０７は、液
晶層１０９と対向電極１１０とによって液晶容量１１１
を構成している。対向電極１１０は、所定の正または負
のバイアス電圧を選択的に印加する対向電極電源１１２
に接続されている。上記液晶層１０９としては、例えば
ツイステッドネマティック液晶モードのものや負の誘電
率異方性を有するネマティック液晶を用いた垂直配向モ
ードのものが適用される。また、上記信号線１０１、走
査線１０２、画素選択スイッチ素子１０３、メモリ容量
１０４、液晶書き込みスイッチ素子１０５、補助容量１
０６、および画素電極１０７は、例えば単結晶シリコン
または絶縁体から成る基板上に形成される一方、対向電
極１１０は、上記基板に対向して設けられた対向基板上
に形成されている。
液晶表示素子における画素部の回路を図１に基づいて説
明する。画素部の各画素には、信号線１０１（ｍ−１，
ｍ，ｍ＋１，…）と走査線１０２（ｎ−１，ｎ，ｎ＋
２，…）とに接続された画素選択スイッチ素子１０３が
設けられている。画素選択スイッチ素子１０３は、さら
に、メモリ容量１０４および液晶書き込みスイッチ素子
１０５に接続されている。液晶書き込みスイッチ素子１
０５は、さらに、補助容量１０６および画素電極１０７
に接続されている。上記各液晶書き込みスイッチ素子１
０５は、共通の書き込みタイミング信号線１０８によっ
て制御されるようになっている。画素電極１０７は、液
晶層１０９と対向電極１１０とによって液晶容量１１１
を構成している。対向電極１１０は、所定の正または負
のバイアス電圧を選択的に印加する対向電極電源１１２
に接続されている。上記液晶層１０９としては、例えば
ツイステッドネマティック液晶モードのものや負の誘電
率異方性を有するネマティック液晶を用いた垂直配向モ
ードのものが適用される。また、上記信号線１０１、走
査線１０２、画素選択スイッチ素子１０３、メモリ容量
１０４、液晶書き込みスイッチ素子１０５、補助容量１
０６、および画素電極１０７は、例えば単結晶シリコン
または絶縁体から成る基板上に形成される一方、対向電
極１１０は、上記基板に対向して設けられた対向基板上
に形成されている。
【００２０】上記液晶表示素子の駆動は、次のようにし
て行われるようになっている。なお、以下においては説
明の簡単化のために、メモリ容量１０４の容量は、補助
容量１０６および液晶容量１１１の容量に比べて十分に
大きいとして説明する。 （１）まず、全ての液晶書き込みスイッチ素子１０５を
ＯＦＦにした状態で、走査線１０２（ｎ−１）に接続さ
れている画素選択スイッチ素子１０３をＯＮにするとと
もに、各信号線１０１（ｍ−１，ｍ，…）に、各画素に
対応した、０〜＋２Ｖの範囲の画像信号電圧を印加す
る。そこで、各メモリ容量１０４には各画像信号電圧に
応じた電荷が蓄積される。電荷の蓄積が完了した後、画
素選択スイッチ素子１０３をＯＦＦにする。 （２）以下、上記（１）と同様に、各走査線１０２
（ｎ，ｎ+１…）に接続されている画素選択スイッチ素
子１０３を順次ＯＮにし、各メモリ容量１０４に画像信
号電圧に応じた電荷を蓄積する。 （３）全てのメモリ容量１０４に電荷が蓄積されると、
例えば垂直同期信号に同期して、対向電極電源１１２に
より対向電極１１０に−２Ｖの電圧を印加した後、全て
の液晶書き込みスイッチ素子１０５をＯＮにする。する
と、メモリ容量１０４に蓄積されていた電荷は、液晶書
き込みスイッチ素子１０５を介して、補助容量１０６お
よび液晶容量１１１に蓄積される。この場合、対向電極
１１０には上記のように−２Ｖの電圧が印加されている
ので、液晶層１０９には（０〜＋２Ｖ）−（−２Ｖ）＝
＋２〜＋４Ｖの電圧が印加されることになる。これによ
り、１フィールドの画像表示が行われる。 （４）次のフィールドの画像表示では、上記（１）〜
（３）と同様にして、ただし、各信号線１０１に０〜−
２Ｖの画像信号電圧を印加するとともに、対向電極１１
０に＋２Ｖの電圧を印加することにより、液晶層１０９
に（０〜−２Ｖ）−（＋２Ｖ）＝−２〜−４Ｖの電圧が
印加される。
て行われるようになっている。なお、以下においては説
明の簡単化のために、メモリ容量１０４の容量は、補助
容量１０６および液晶容量１１１の容量に比べて十分に
大きいとして説明する。 （１）まず、全ての液晶書き込みスイッチ素子１０５を
ＯＦＦにした状態で、走査線１０２（ｎ−１）に接続さ
れている画素選択スイッチ素子１０３をＯＮにするとと
もに、各信号線１０１（ｍ−１，ｍ，…）に、各画素に
対応した、０〜＋２Ｖの範囲の画像信号電圧を印加す
る。そこで、各メモリ容量１０４には各画像信号電圧に
応じた電荷が蓄積される。電荷の蓄積が完了した後、画
素選択スイッチ素子１０３をＯＦＦにする。 （２）以下、上記（１）と同様に、各走査線１０２
（ｎ，ｎ+１…）に接続されている画素選択スイッチ素
子１０３を順次ＯＮにし、各メモリ容量１０４に画像信
号電圧に応じた電荷を蓄積する。 （３）全てのメモリ容量１０４に電荷が蓄積されると、
例えば垂直同期信号に同期して、対向電極電源１１２に
より対向電極１１０に−２Ｖの電圧を印加した後、全て
の液晶書き込みスイッチ素子１０５をＯＮにする。する
と、メモリ容量１０４に蓄積されていた電荷は、液晶書
き込みスイッチ素子１０５を介して、補助容量１０６お
よび液晶容量１１１に蓄積される。この場合、対向電極
１１０には上記のように−２Ｖの電圧が印加されている
ので、液晶層１０９には（０〜＋２Ｖ）−（−２Ｖ）＝
＋２〜＋４Ｖの電圧が印加されることになる。これによ
り、１フィールドの画像表示が行われる。 （４）次のフィールドの画像表示では、上記（１）〜
（３）と同様にして、ただし、各信号線１０１に０〜−
２Ｖの画像信号電圧を印加するとともに、対向電極１１
０に＋２Ｖの電圧を印加することにより、液晶層１０９
に（０〜−２Ｖ）−（＋２Ｖ）＝−２〜−４Ｖの電圧が
印加される。
【００２１】上記のように、液晶層１０９には＋２〜＋
４Ｖまたは−２〜−４Ｖの電圧が印加されるので、液晶
層１０９が例えば０〜±２Ｖの不感領域と±２〜±４Ｖ
の応答領域とを有している場合には、これにより十分に
駆動することができる。一方、画素選択スイッチ素子１
０３および液晶書き込みスイッチ素子１０５に印加され
る電圧の絶対値は最大で２Ｖなので、これらの素子とし
て、例えば０．２５μｍプロセスで作製した素子を用い
ることができる。それゆえ、容易に高解像度化を図るこ
とができる。
４Ｖまたは−２〜−４Ｖの電圧が印加されるので、液晶
層１０９が例えば０〜±２Ｖの不感領域と±２〜±４Ｖ
の応答領域とを有している場合には、これにより十分に
駆動することができる。一方、画素選択スイッチ素子１
０３および液晶書き込みスイッチ素子１０５に印加され
る電圧の絶対値は最大で２Ｖなので、これらの素子とし
て、例えば０．２５μｍプロセスで作製した素子を用い
ることができる。それゆえ、容易に高解像度化を図るこ
とができる。
【００２２】なお、画像信号として、上記のように０〜
±２Ｖのアナログ信号を用いるようにすれば、多階調画
像を表示させることができるが、０Ｖまたは±２Ｖのデ
ィジタル信号を用いるようにすれば、２階調画像を表示
させる液晶表示素子を構成することもできる。（実施の
形態２）実施の形態２の液晶表示素子として、ハイレベ
ルまたはローレベルの２値の画像信号に基づいて画像表
示を行う表示素子について説明する。なお、以下の実施
の形態において、前記実施の形態１と同様の機能を有す
る構成要素については、同一の符号を付して説明を省略
する。
±２Ｖのアナログ信号を用いるようにすれば、多階調画
像を表示させることができるが、０Ｖまたは±２Ｖのデ
ィジタル信号を用いるようにすれば、２階調画像を表示
させる液晶表示素子を構成することもできる。（実施の
形態２）実施の形態２の液晶表示素子として、ハイレベ
ルまたはローレベルの２値の画像信号に基づいて画像表
示を行う表示素子について説明する。なお、以下の実施
の形態において、前記実施の形態１と同様の機能を有す
る構成要素については、同一の符号を付して説明を省略
する。
【００２３】この表示素子は、図２に示すように、実施
の形態１の補助容量１０６に代えて、電圧選択スイッチ
回路１２６が設けられている。この電圧選択スイッチ回
路１２６は、フィールドごとに＋２Ｖまたは−２Ｖの電
圧を出力する電源１５１とグラウンド（０Ｖ）とに接続
されている。そこで、液晶書き込みスイッチ素子１０５
がＯＦＦのときには電圧選択スイッチ回路１２６の出力
がハイインピーダンスになり、画像信号電圧に係らず、
液晶容量１１１の電荷の蓄積状態が保持される一方、液
晶書き込みスイッチ素子１０５がＯＮのときには、液晶
書き込みスイッチ素子１０５を介して入力される２値の
画像信号に応じて、±２Ｖまたは０Ｖの液晶書き込み電
圧が選択的に出力され、各液晶容量１１１の電荷の蓄積
または放電が同時に行われる。
の形態１の補助容量１０６に代えて、電圧選択スイッチ
回路１２６が設けられている。この電圧選択スイッチ回
路１２６は、フィールドごとに＋２Ｖまたは−２Ｖの電
圧を出力する電源１５１とグラウンド（０Ｖ）とに接続
されている。そこで、液晶書き込みスイッチ素子１０５
がＯＦＦのときには電圧選択スイッチ回路１２６の出力
がハイインピーダンスになり、画像信号電圧に係らず、
液晶容量１１１の電荷の蓄積状態が保持される一方、液
晶書き込みスイッチ素子１０５がＯＮのときには、液晶
書き込みスイッチ素子１０５を介して入力される２値の
画像信号に応じて、±２Ｖまたは０Ｖの液晶書き込み電
圧が選択的に出力され、各液晶容量１１１の電荷の蓄積
または放電が同時に行われる。
【００２４】この表示素子においても、実施の形態１と
同様のタイミングで駆動して、画素電極１０７に０〜±
２Ｖの電圧が印加されるとともに、対向電極１１０に−
（±２Ｖ）の電圧が印加されることにより、やはり、耐
圧が２Ｖのトランジスタ等と、±２〜±４Ｖの応答領域
を有する液晶層１０９とを用いて画像を表示させること
ができる。
同様のタイミングで駆動して、画素電極１０７に０〜±
２Ｖの電圧が印加されるとともに、対向電極１１０に−
（±２Ｖ）の電圧が印加されることにより、やはり、耐
圧が２Ｖのトランジスタ等と、±２〜±４Ｖの応答領域
を有する液晶層１０９とを用いて画像を表示させること
ができる。
【００２５】なお、画像信号が上記のようにハイレベル
またはローレベルの２値信号である場合でも、時分割的
なパルスの積分値による表示や面積分割的な手法などを
適用すれば、多階調の画像を表示することができる。
またはローレベルの２値信号である場合でも、時分割的
なパルスの積分値による表示や面積分割的な手法などを
適用すれば、多階調の画像を表示することができる。
【００２６】また、本実施の形態２では、画像信号電圧
は液晶に印加する電圧に係らず電圧選択スイッチ回路１
２６を駆動できればよいので、画素選択スイッチ素子１
０３、メモリ容量１０４、および液晶書き込みスイッチ
素子１０５には、より耐圧の低い素子を用いることがで
きる効果も得られる。
は液晶に印加する電圧に係らず電圧選択スイッチ回路１
２６を駆動できればよいので、画素選択スイッチ素子１
０３、メモリ容量１０４、および液晶書き込みスイッチ
素子１０５には、より耐圧の低い素子を用いることがで
きる効果も得られる。
【００２７】また、メモリ容量１０４は液晶容量１１１
に比べると放電量が少なく、しかも、電圧選択スイッチ
回路１２６を制御するだけなので、メモリ容量１０４と
して前記実施の形態１よりも小さい容量のものを用いる
ことができる。
に比べると放電量が少なく、しかも、電圧選択スイッチ
回路１２６を制御するだけなので、メモリ容量１０４と
して前記実施の形態１よりも小さい容量のものを用いる
ことができる。
【００２８】なお、液晶書き込みスイッチ素子１０５が
ＯＦＦの間（各画素のメモリ容量１０４への蓄積をして
いる間）に液晶容量１１１の電圧低下を低減するため
に、電圧選択スイッチ回路１２６の入力側または出力側
に補助容量を設けるようにしてもよい。
ＯＦＦの間（各画素のメモリ容量１０４への蓄積をして
いる間）に液晶容量１１１の電圧低下を低減するため
に、電圧選択スイッチ回路１２６の入力側または出力側
に補助容量を設けるようにしてもよい。
【００２９】また、変形例として、電圧選択スイッチ回
路１２６のグラウンドレベルを±２Ｖに振るようにし
て、画素電極１０７に±２Ｖまたは±４Ｖの電圧が印加
されるようにしてもよい。（実施の形態３）前記実施の
形態２と同様にハイレベルまたはローレベルの２値の画
像信号に基づいて画像表示を行う表示素子の他の例につ
いて説明する。
路１２６のグラウンドレベルを±２Ｖに振るようにし
て、画素電極１０７に±２Ｖまたは±４Ｖの電圧が印加
されるようにしてもよい。（実施の形態３）前記実施の
形態２と同様にハイレベルまたはローレベルの２値の画
像信号に基づいて画像表示を行う表示素子の他の例につ
いて説明する。
【００３０】この表示素子は、図３に示すように、前記
実施の形態２の液晶書き込みスイッチ素子１０５および
電圧選択スイッチ回路１２６に代えて、電源１５２の電
圧出力端子１５２ａおよび接地端子１５２ｂに接続され
た電圧選択スイッチ回路１３６が設けられている。上記
電源１５２は、液晶容量１１１への書き込み時（実施の
形態１，２で液晶書き込みスイッチ素子１０５がＯＮに
なるタイミング）には、電圧出力端子１５２ａがフィー
ルドごとに＋２Ｖまたは−２Ｖになり、接地端子１５２
ｂが０Ｖになる一方、その他の場合（実施の形態１，２
で液晶書き込みスイッチ素子１０５がＯＦＦになるタイ
ミング）には、電圧出力端子１５２ａおよび接地端子１
５２ｂがともにハイインピーダンスになるようになって
いる。すなわち、実施の形態２と同様に、液晶容量１１
１への書き込み時には、画像信号に応じて、電圧選択ス
イッチ回路１３６から±２Ｖまたは０Ｖの液晶書き込み
電圧が出力され、各液晶容量１１１の電荷の蓄積または
放電が同時に行われる一方、その他のタイミングでは出
力がハイインピーダンスになり、液晶容量１１１の電荷
の蓄積状態が保持される。
実施の形態２の液晶書き込みスイッチ素子１０５および
電圧選択スイッチ回路１２６に代えて、電源１５２の電
圧出力端子１５２ａおよび接地端子１５２ｂに接続され
た電圧選択スイッチ回路１３６が設けられている。上記
電源１５２は、液晶容量１１１への書き込み時（実施の
形態１，２で液晶書き込みスイッチ素子１０５がＯＮに
なるタイミング）には、電圧出力端子１５２ａがフィー
ルドごとに＋２Ｖまたは−２Ｖになり、接地端子１５２
ｂが０Ｖになる一方、その他の場合（実施の形態１，２
で液晶書き込みスイッチ素子１０５がＯＦＦになるタイ
ミング）には、電圧出力端子１５２ａおよび接地端子１
５２ｂがともにハイインピーダンスになるようになって
いる。すなわち、実施の形態２と同様に、液晶容量１１
１への書き込み時には、画像信号に応じて、電圧選択ス
イッチ回路１３６から±２Ｖまたは０Ｖの液晶書き込み
電圧が出力され、各液晶容量１１１の電荷の蓄積または
放電が同時に行われる一方、その他のタイミングでは出
力がハイインピーダンスになり、液晶容量１１１の電荷
の蓄積状態が保持される。
【００３１】それゆえ、実施の形態２と同様に、画素電
極１０７に０Ｖまたは±２Ｖの電圧が印加されるととも
に、対向電極１１０に−（±２Ｖ）の電圧が印加される
ことにより、やはり、耐圧が２Ｖのトランジスタ等と、
±２〜±４Ｖの応答領域を有する液晶層１０９とを用い
て画像を表示させることができる。
極１０７に０Ｖまたは±２Ｖの電圧が印加されるととも
に、対向電極１１０に−（±２Ｖ）の電圧が印加される
ことにより、やはり、耐圧が２Ｖのトランジスタ等と、
±２〜±４Ｖの応答領域を有する液晶層１０９とを用い
て画像を表示させることができる。
【００３２】なお、電圧選択スイッチ回路１３６がハイ
インピーダンスになっている間（各画素のメモリ容量１
０４への蓄積をしている間）に液晶容量１１１の電圧低
下を低減するために、電圧選択スイッチ回路１３６の出
力側に補助容量を設けるようにしてもよい。
インピーダンスになっている間（各画素のメモリ容量１
０４への蓄積をしている間）に液晶容量１１１の電圧低
下を低減するために、電圧選択スイッチ回路１３６の出
力側に補助容量を設けるようにしてもよい。
【００３３】また、上記各実施の形態において、メモリ
容量１０４や液晶書き込みスイッチ素子１０５等は、上
記の構成に限らず、例えば複数のトランジスタを用いて
構成するなどしてもよい。
容量１０４や液晶書き込みスイッチ素子１０５等は、上
記の構成に限らず、例えば複数のトランジスタを用いて
構成するなどしてもよい。
【００３４】また、画素電極１０７および対向電極１１
０に印加される電圧は、上記のように垂直同期信号ごと
に同期してフィールドごとに反転させるのに限らず、複
数の垂直同期信号ごとに同期して、すなわち複数のフィ
ールドごとに反転させるようにするなどしてもよい。
０に印加される電圧は、上記のように垂直同期信号ごと
に同期してフィールドごとに反転させるのに限らず、複
数の垂直同期信号ごとに同期して、すなわち複数のフィ
ールドごとに反転させるようにするなどしてもよい。
【００３５】
【発明の効果】本発明は、各画素選択スイッチング手段
から出力される画像信号電圧を保持する各保持手段に１
画面分の各画像信号電圧が保持された後に、上記保持さ
れた各画像信号電圧を各画素電極に印加する書き込みス
イッチング手段と、各画素電極への上記各画像信号電圧
の印加に同期して、対向電極に所定のバイアス電圧を印
加する対向電極電源とを備えることにより、画素電極に
印加する電圧の絶対値を、バイアス電圧の絶対値の分だ
け低くすることができるので、上記書き込みスイッチン
グ手段などに耐圧の低いトランジスタ等を用いることが
できる。したがって、液晶表示素子の高解像度化を容易
に図ることができるという効果を奏する。
から出力される画像信号電圧を保持する各保持手段に１
画面分の各画像信号電圧が保持された後に、上記保持さ
れた各画像信号電圧を各画素電極に印加する書き込みス
イッチング手段と、各画素電極への上記各画像信号電圧
の印加に同期して、対向電極に所定のバイアス電圧を印
加する対向電極電源とを備えることにより、画素電極に
印加する電圧の絶対値を、バイアス電圧の絶対値の分だ
け低くすることができるので、上記書き込みスイッチン
グ手段などに耐圧の低いトランジスタ等を用いることが
できる。したがって、液晶表示素子の高解像度化を容易
に図ることができるという効果を奏する。
【図１】実施の形態１の液晶表示素子の画素部の回路図
である。
である。
【図２】実施の形態２の液晶表示素子の画素部の回路図
である。
である。
【図３】実施の形態３の液晶表示素子の画素部の回路図
である。
である。
【図４】従来の液晶表示素子の画素部の回路図である。
【図５】液晶の応答特性図である。
【図６】半導体の標準ＣＭＯＳプロセスにおける微細加
工レベルに対応する電源電圧を示すグラフである。
工レベルに対応する電源電圧を示すグラフである。
１０１ 信号線 １０２ 走査線 １０３ 画素選択スイッチ素子 １０４ メモリ容量 １０５ スイッチ素子 １０６ 補助容量 １０７ 画素電極 １０８ タイミング信号線 １０９ 液晶層 １１０ 対向電極 １１１ 液晶容量 １１２ 対向電極電源 １２６ 電圧選択スイッチ回路 １３６ 電圧選択スイッチ回路 １５１ 電源 １５２ 電源 １５２ａ 電圧出力端子 １５２ｂ 接地端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０２Ｆ 1/136 ５００ (72)発明者 田中 幸生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西山 和廣 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 JA24 JB13 JB42 JB67 QA06 QA07 RA05 2H093 NA16 NA33 NB29 NC18 NC34 NC35 NC40 ND38 ND43 NF04 NF05 NG02 NG11 5C006 AC25 BB16 BC03 BC06 FA46 5C080 AA10 BB05 DD07 FF11 JJ02 JJ05 KK02 KK43 5C094 AA05 AA24 AA31 AA53 BA03 BA43 CA19 DB01 DB04 EA04 EA10 GA10
Claims (12)
- 【請求項１】各画素ごとに対応して設けられた画素電極
と、 上記画素電極に対向して設けられた対向電極と、 上記画素電極と上記対向電極との間に設けられた液晶層
と、 上記各画素ごとに対応して設けられ、画像信号電圧を断
接する画素選択スイッチング手段とを備えた液晶表示素
子において、 上記各画素選択スイッチング手段から出力される画像信
号電圧を保持する保持手段と、 上記各保持手段と上記各画素電極との間に設けられ、上
記各保持手段に１画面分の各画像信号電圧が保持された
後に、上記保持された各画像信号電圧を上記各画素電極
に印加する書き込みスイッチング手段と、 上記各画素電極への上記各画像信号電圧の印加に同期し
て、上記対向電極に所定のバイアス電圧を印加する対向
電極電源と、 を備えたことを特徴とする液晶表示素子。 - 【請求項２】請求項１の液晶表示素子であって、さら
に、 上記各画素電極に接続された補助容量を備えたことを特
徴とする液晶表示素子。 - 【請求項３】各画素ごとに対応して設けられた画素電極
と、 上記画素電極に対向して設けられた対向電極と、 上記画素電極と上記対向電極との間に設けられた液晶層
とを備えた液晶表示素子において、 上記各画素ごとに対応して設けられ、２値の画像信号電
圧を断接する画素選択スイッチング手段と、 上記各画素選択スイッチング手段から出力される２値の
画像信号電圧を保持する保持手段と、 上記各保持手段と上記各画素電極との間に設けられ、上
記各保持手段に１画面分の各画像信号電圧が保持された
後に、上記保持された各２値の画像信号電圧に応じた所
定の電圧を上記各画素電極に印加する書き込み電圧印加
手段と、 上記各画素電極への上記所定の電圧の印加に同期して、
上記対向電極に所定のバイアス電圧を印加する対向電極
電源と、 を備えたことを特徴とする液晶表示素子。 - 【請求項４】請求項３の液晶表示素子であって、 上記書き込み電圧印加手段は、 上記各保持手段に１画面分の各画像信号電圧が保持され
た後に、上記各保持手段に保持された各２値の画像信号
電圧を出力する画像信号電圧スイッチング手段と、 上記各画像信号電圧スイッチング手段から出力される２
値の画像信号電圧に応じた所定の電圧を出力して、上記
各画素電極に印加する書き込み電圧出力手段と、 を備えたことを特徴とする液晶表示素子。 - 【請求項５】請求項３の液晶表示素子であって、 上記書き込み電圧印加手段は、 上記各保持手段に１画面分の各画像信号電圧が保持され
た後に、上記２値の画像信号のそれぞれに対応した２種
類の電圧を発生する書き込み電圧発生手段と、 上記各保持手段に保持された各２値の画像信号電圧に応
じて、上記書き込み電圧発生手段が発生する２種類の電
圧を選択的に出力し、上記各画素電極に印加する書き込
み電圧出力手段と、 を備えたことを特徴とする液晶表示素子。 - 【請求項６】請求項１または請求項３の液晶表示素子で
あって、 上記各画素電極、および上記対向電極に印加される電圧
が、所定の期間ごとに逆の極性に反転するように構成さ
れていることを特徴とする液晶表示素子。 - 【請求項７】請求項１または請求項３の液晶表示素子で
あって、 上記書き込みスイッチング手段、または上記書き込み電
圧印加手段による、上記画像信号電圧または上記所定の
電圧の上記各画素電極への印加、および上記対向電極電
源による、上記所定のバイアス電圧の上記対向電極への
印加は、垂直同期信号に同期して行われるように構成さ
れていることを特徴とする液晶表示素子。 - 【請求項８】請求項１または請求項３の液晶表示素子で
あって、 上記画素電極、上記画素選択スイッチング手段、および
上記保持手段、ならびに上記書き込みスイッチング手
段、または上記書き込み電圧印加手段は、単結晶シリコ
ンまたは絶縁体から成る基板上に形成されていることを
特徴とする液晶表示素子。 - 【請求項９】各画素ごとに対応して設けられた画素電極
と、 上記画素電極に対向して設けられた対向電極と、 上記画素電極と上記対向電極との間に設けられた液晶層
と、 上記各画素ごとに対応して設けられ、画像信号電圧を断
接する画素選択スイッチング手段とを備えた液晶表示素
子の駆動方法において、 上記各画素ごと、または所定の画素の組ごとに、上記各
画素選択スイッチング手段から出力される画像信号電圧
を一旦保持し、１画面分の上記各画像信号電圧が保持さ
れた後に、上記保持された各画像信号電圧を上記各画素
電極に印加するとともに、上記対向電極に所定のバイア
ス電圧を印加することを特徴とする液晶表示素子の駆動
方法。 - 【請求項１０】各画素ごとに対応して設けられた画素電
極と、 上記画素電極に対向して設けられた対向電極と、 上記画素電極と上記対向電極との間に設けられた液晶層
とを備え、２値の画像信号電圧に応じて画像を表示する
液晶表示素子の駆動方法において、 上記各画素ごと、または所定の画素の組ごとに、上記２
値の画像信号電圧を一旦保持し、１画面分の上記各２値
の画像信号電圧が保持された後に、上記保持された各２
値の画像信号電圧に応じた所定の電圧を上記各画素電極
に印加するとともに、上記対向電極に所定のバイアス電
圧を印加することを特徴とする液晶表示素子の駆動方
法。 - 【請求項１１】請求項９または請求項１０の液晶表示素
子であって、 上記各画素電極、および上記対向電極に印加される電圧
を、所定の期間ごとに逆の極性に反転させることを特徴
とする液晶表示素子。 - 【請求項１２】請求項９または請求項１０の液晶表示素
子であって、 上記保持された各画像信号電圧または所定の電圧の上記
各画素電極への印加、および上記対向電極への所定のバ
イアス電圧の印加を、垂直同期信号に同期して行うこと
を特徴とする液晶表示素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27211299A JP2001091973A (ja) | 1999-09-27 | 1999-09-27 | 液晶表示素子および液晶表示素子の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27211299A JP2001091973A (ja) | 1999-09-27 | 1999-09-27 | 液晶表示素子および液晶表示素子の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001091973A true JP2001091973A (ja) | 2001-04-06 |
Family
ID=17509260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27211299A Pending JP2001091973A (ja) | 1999-09-27 | 1999-09-27 | 液晶表示素子および液晶表示素子の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001091973A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003005214A (ja) * | 2001-06-22 | 2003-01-08 | Hitachi Ltd | 液晶表示装置および携帯情報機器 |
| JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
| JP2005531019A (ja) * | 2002-06-24 | 2005-10-13 | ゲミディス・ナムローゼ・フエンノートシャップ | アクティブマトリクスのための画素回路およびリフレッシュ方法 |
| JP2009037220A (ja) * | 2007-07-09 | 2009-02-19 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| WO2012020817A1 (en) * | 2010-08-10 | 2012-02-16 | Sharp Kabushiki Kaisha | Device and method for pre-programming of in-pixel non-volatile memory |
| WO2012147657A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
| CN102985962A (zh) * | 2010-10-07 | 2013-03-20 | 禾鈶股份有限公司 | 改良的画素电路及包括该电路的显示系统 |
| US8421726B2 (en) | 2008-09-24 | 2013-04-16 | Sharp Kabushiki Kaisha | Liquid crystal display device, active matrix substrate, and electronic device |
| JP2017129746A (ja) * | 2016-01-20 | 2017-07-27 | シチズン時計株式会社 | 液晶表示装置 |
| CN109493808A (zh) * | 2017-09-12 | 2019-03-19 | 元太科技工业股份有限公司 | 显示装置 |
| CN114495856A (zh) * | 2022-01-29 | 2022-05-13 | 北京奕斯伟计算技术有限公司 | 像素电路及其驱动方法、显示装置 |
-
1999
- 1999-09-27 JP JP27211299A patent/JP2001091973A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003005214A (ja) * | 2001-06-22 | 2003-01-08 | Hitachi Ltd | 液晶表示装置および携帯情報機器 |
| JP2005531019A (ja) * | 2002-06-24 | 2005-10-13 | ゲミディス・ナムローゼ・フエンノートシャップ | アクティブマトリクスのための画素回路およびリフレッシュ方法 |
| JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
| JP4560275B2 (ja) * | 2003-04-04 | 2010-10-13 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置とその駆動方法 |
| KR101037554B1 (ko) * | 2003-04-04 | 2011-05-31 | 샤프 가부시키가이샤 | 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법 |
| JP2009037220A (ja) * | 2007-07-09 | 2009-02-19 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| US8421726B2 (en) | 2008-09-24 | 2013-04-16 | Sharp Kabushiki Kaisha | Liquid crystal display device, active matrix substrate, and electronic device |
| WO2012020817A1 (en) * | 2010-08-10 | 2012-02-16 | Sharp Kabushiki Kaisha | Device and method for pre-programming of in-pixel non-volatile memory |
| CN102985962A (zh) * | 2010-10-07 | 2013-03-20 | 禾鈶股份有限公司 | 改良的画素电路及包括该电路的显示系统 |
| JP2013546008A (ja) * | 2010-10-07 | 2013-12-26 | ジャスパー ディスプレイ コーポレーション | 改良した画素回路とその回路を含む表示システム |
| WO2012147657A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
| US9318513B2 (en) | 2011-04-28 | 2016-04-19 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix board, and display device |
| JP2017129746A (ja) * | 2016-01-20 | 2017-07-27 | シチズン時計株式会社 | 液晶表示装置 |
| CN109493808A (zh) * | 2017-09-12 | 2019-03-19 | 元太科技工业股份有限公司 | 显示装置 |
| CN114495856A (zh) * | 2022-01-29 | 2022-05-13 | 北京奕斯伟计算技术有限公司 | 像素电路及其驱动方法、显示装置 |
| CN114495856B (zh) * | 2022-01-29 | 2023-09-05 | 北京奕斯伟计算技术股份有限公司 | 像素电路及其驱动方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083258B2 (ja) | ディスプレイ装置及びその行選択ラインスキャナ | |
| JP2683914B2 (ja) | 表示装置 | |
| JP2528957B2 (ja) | Ａｃ動作用付勢マトリックスセル | |
| US5159325A (en) | Method of driving a display device | |
| JP4271414B2 (ja) | 画像表示装置および表示駆動方法 | |
| US5767829A (en) | Liquid crystal display device including drive circuit for predetermining polarization state | |
| JPH09243994A (ja) | 液晶表示装置 | |
| JP3980910B2 (ja) | 液晶表示装置 | |
| JP2001091973A (ja) | 液晶表示素子および液晶表示素子の駆動方法 | |
| JPH07181927A (ja) | 画像表示装置 | |
| JP2002244623A (ja) | 液晶表示装置の駆動方式および駆動回路 | |
| JP2003173174A (ja) | 画像表示装置および表示駆動方法 | |
| US20040263507A1 (en) | Power-saving circuits and methods for driving active matrix display elements | |
| JPH09243995A (ja) | アクティブマトリックスアレイと液晶表示装置及びその駆動方法 | |
| US20100020001A1 (en) | Active matrix array device | |
| US9030396B2 (en) | Liquid display panel driving method | |
| JP2013519105A (ja) | 液晶ディスプレイに画像を書き込むための方法 | |
| JP2003084718A (ja) | 液晶表示素子 | |
| JP3192547B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH11202292A (ja) | アクティブマトリクス形液晶表示装置の駆動方法 | |
| JPH0580354A (ja) | 液晶表示装置 | |
| KR100254648B1 (ko) | 디에이치에프형 액정 셀을 위한 기동 방법 | |
| JP2792791B2 (ja) | 表示装置 | |
| JP2003228080A (ja) | 表示画素回路および平面表示装置 | |
| JPH1097222A (ja) | 液晶表示装置 |