JP2792791B2

JP2792791B2 - 表示装置

Info

Publication number: JP2792791B2
Application number: JP22177692A
Authority: JP
Inventors: 明山口; 裕石井; 良高山元
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC
Priority date: 1992-08-20
Filing date: 1992-08-20
Publication date: 1998-09-03
Anticipated expiration: 2013-09-03
Also published as: JPH0667152A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブ駆動方式の
表示装置に関する。

【０００２】

【従来の技術】アクティブマトリクス駆動方式の液晶表
示装置は、多数の走査信号線とデータ信号線とを備え、
各交差部に絵素が設けられている。各絵素は、図８に示
すように、スイッチ素子２１と絵素容量ＣPとによって
構成されている。スイッチ素子２１は、ここではＴＦＴ
（薄膜トランジスタ）によって構成され、このＴＦＴの
ドレイン−ソース端子間を介してデータ信号線２２と絵
素容量ＣPの一方の電極とを接続するようになってい
る。また、このスイッチ素子２１のＴＦＴにおけるゲー
ト端子は、走査信号線２３に接続されている。絵素容量
ＣPは、一方の電極と他方の電極との間に液晶を配置し
た構成であり、他方の電極はコモン電源線２４に接続さ
れている。従って、走査信号線２３をアクティブにする
とスイッチ素子２１がＯＮとなり、データ信号線２２上
の絵素データが絵素容量ＣPに電荷として送り込まれ
る。そして、スイッチ素子２１がＯＦＦに戻った後も、
絵素容量ＣPに蓄積された電荷により液晶に電界が印加
されて表示が維持されることになる。

【０００３】

【発明が解決しようとする課題】ところが、上記絵素容
量ＣPは、実際には、図９に示すように、比較的抵抗値
の小さいリーク抵抗Ｒが存在するので、蓄積された電荷
がこのリーク抵抗Ｒを介してリーク電流により漏れ出す
ことになる。従って、図１０に示すように、スイッチ素
子２１がＯＮとなる書き込み期間中に絵素データに応じ
た電荷が絵素容量ＣPに蓄積されると、次の書き込み期
間までのデータ保持期間中に、このリーク電流によって
電荷が徐々に失われ絵素容量ＣPの電圧が減衰する。そ
して、このようにデータ保持期間中に絵素容量ＣPの電
圧が減衰すると、画面が視覚的にチラツキを生じフリッ
カとなって表示品位を低下させるという問題が発生す
る。

【０００４】また、上記問題を解消するには、各絵素に
図１１に示すようなサンプルホールド回路を設ける方法
が考えられる。即ち、スイッチ素子２１がＯＮになる
と、まず絵素データが保持用容量ＣHに供給され（サン
プリング）、スイッチ素子２１がＯＦＦになることによ
りこの絵素データによる電荷が保持用容量ＣHに保持さ
れる（ホールド）。そして、トランジスタ２５がこの保
持用容量ＣHの電圧に応じて電源線２６から絵素容量ＣP
に電荷を供給する。ここで、保持用容量ＣHは、単なる
容量素子であるためリーク電流の少ないものを用いるこ
とができる。また、トランジスタ２５は、保持用容量Ｃ
Hの電圧を入力とし絵素容量ＣPを負荷とするＮチャンネ
ルＭＯＳ・ＦＥＴの電圧ホロワ回路によりバッファアン
プ回路を構成するので、保持用容量ＣHの電荷を消費す
ることなく、この保持用容量ＣHの電圧に応じた正電荷
を絵素容量ＣPに供給することができる（絵素容量ＣPが
保持用容量ＣHの電圧よりトランジスタ２５のしきい値
電圧だけ低い電圧になるまで充電を行う）。従って、図
１１に示す絵素では、供給された絵素データを保持用容
量ＣHで確実に保持し、スイッチ素子２１によってこれ
に基づく電荷を絵素容量ＣPに供給し続けることができ
るので、データ保持期間中に絵素容量ＣPの電圧が減衰
して表示品位を低下させるようなことがなくなる。

【０００５】しかしながら、この図１１に示すような回
路構成では、トランジスタ２５によるバッファアンプ回
路が絵素容量ＣPに正電荷を供給するだけの一方向の動
作しかできないため、先の絵素データよりも電荷量の少
ない絵素データが供給された場合に、絵素容量ＣPが先
の電荷をそのまま保持し続けるという不都合を生じる。
また、液晶表示装置では、液晶の劣化防止のために、絵
素容量ＣPに印加する電荷の極性を交互に切り換える交
流駆動を行うが、このような一方向のトランジスタ２５
では負電荷を供給することができず、実用的な液晶表示
装置を得ることができないという問題もある。

【０００６】本発明は、上記事情に鑑み、データ保持期
間中の絵素容量のリーク電流を補うことにより明瞭な表
示を維持し交流駆動等も可能となり、しかも液晶の応答
性の劣化を防止する実用的な液晶表示装置を提供するこ
とを目的とする。

【０００７】

【課題を解決するための手段】本発明の表示装置は、複
数の絵素を備え、各絵素に供給された絵素データに応じ
て絵素容量に電荷が蓄積されることにより表示が行われ
る液晶表示装置において、各絵素が、該絵素データを保
持するための保持用容量と、該保持用容量の電圧に応じ
て該絵素容量に電荷を供給するバッファアンプ回路と、
応答性回復信号によって繰り返し正負の電圧を該絵素容
量に印加する応答性回復回路とを備えており、そのこと
によって、上記目的が達成される。

【０００８】本発明の表示装置は、複数の絵素を備え、
各絵素に供給された絵素データに応じて絵素容量に電荷
が蓄積されることにより表示が行われる液晶表示装置に
おいて、各絵素が、該絵素データを保持するための第１
保持用容量と、表示切換信号によってＯＮ／ＯＦＦを制
御される表示切換回路を介して該第１保持用容量からの
電荷の供給を受ける第２保持用容量と、該第２保持用容
量の電圧に応じて該絵素容量に電荷を供給するバッファ
アンプ回路と、応答性回復信号によって繰り返し正負の
電圧を該絵素容量に印加する応答性回復回路とを備えて
おり、そのことによって、上記目的が達成される。

【０００９】

【作用】請求項１の発明によれば、各絵素に供給された
絵素データは、一旦保持用容量に保持される。保持用容
量は、単なる容量素子であるため、表示用の絵素容量と
異なり、リーク電流の極めて小さいものを用いることが
できる。そして、バッファアンプ回路がこの絵素データ
を保持した保持用容量の電圧に応じた電荷を絵素容量に
供給する。バッファアンプ回路は、入力インピーダンス
が大きく出力インピーダンスが小さいアンプ回路である
ため、保持用容量に蓄積された電荷をほとんど消費する
ことなく、この保持用容量の電圧に応じて絵素容量に電
荷を供給し続けることができる。従って、各絵素は、供
給された絵素データを保持用容量で確実に保持して、絵
素容量に蓄積された電荷がリーク電流によって失われる
のをバッファアンプ回路により補うことができるので、
明瞭な表示を長時間維持することができるようになる。

【００１０】ここで、通常の液晶表示装置に用いられる
液晶分子は、図６に示すように、水平方向のダイポール
が垂直方向のダイポールよりも大きい特性を示す。そし
て、図７に示す水平方向のダイポール値が垂直方向のダ
イポール値と等しくなる周波数をカットオフ周波数とし
て、このカットオフ周波数よりも高い周波数の交流を液
晶に印加すると、液晶の回復特性、即ち応答特性が向上
する。なお、このカットオフ周波数は、現在普及してい
る液晶材料では数ＧHzのものが多いが、数百ｋHz〜数Ｍ
Hz程度のものを選択することは可能である。

【００１１】そこで、応答性回復信号を応答性回復回路
に送ることにより、カットオフ周波数以上の速さで繰り
返し正負の電圧を絵素容量に印加すれば、液晶の応答性
を回復させることができる。また、応答性回復回路が最
後に常に正又は負の電圧を絵素容量に印加するようにす
れば、この絵素容量を一定の電圧にプリチャージ又はデ
ィスチャージすることができる。このため、保持用容量
に新たな絵素データが蓄積された場合に、この応答性回
復回路による電圧の印加を行えば、絵素容量は、応答性
が回復するだけでなく、新たな絵素データに応じた電荷
を絵素容量に改めて確実に供給することができるように
なる。

【００１２】この結果、請求項１の発明によれば、絵素
データを確実に保持してそれぞれ明瞭な表示を長時間維
持することができるようになる。

【００１３】ただし、上記請求項１の発明の場合には、
絵素に供給された絵素データを保持用容量に蓄積するた
めの書き込み期間が長い場合には、絵素容量に蓄積され
る電荷の速やかな切り換えを行うことができなくなる。

【００１４】しかしながら、請求項２の発明では、各絵
素に供給された絵素データは、まず第１保持用容量に保
持される。そして、表示切換信号をアクティブにして表
示切換回路をＯＮにすると、この絵素データを保持した
第１保持用容量から第２保持用容量に電荷が供給され、
この第２保持用容量の電圧に応じてバッファアンプ回路
が絵素容量に電荷を供給する。従って、供給された絵素
データを第１保持用容量に蓄積している間の書き込み期
間には、バッファアンプ回路によって第２保持用容量の
電圧に応じた絵素容量への電荷の供給が維持されるの
で、この間に前回の絵素データに基づいた表示を続ける
ことができる。

【００１５】この結果、請求項２の発明によれば、絵素
データを第１保持用容量に蓄積するための書き込み期間
が長い場合にも、この書き込み期間には前回の絵素デー
タに基づく表示を維持することができ、絵素容量の表示
の切換を表示切換信号によって迅速に行うことができる
ようになる。

【００１６】なお、この請求項２の発明の場合には、第
１保持用容量と第２保持用容量との間で電荷の配分が生
じるため、絵素データが蓄積された第１保持用容量の電
圧が劣化する。ただし、この電圧の劣化を小さくするに
は、第１保持用容量の容量に対して第２保持用容量の容
量を十分に小さくしておけばよい。また、この第１保持
用容量と第２保持用容量との間にも別のバッファアンプ
回路を配置して、第１保持用容量の電荷を消費すること
なく、この第１保持用容量の電圧に応じた電荷を第２保
持用容量に供給するようにしてもよい。

【００１７】

【実施例】以下、図面を参照しながら、本発明の実施例
を詳述する。

【００１８】図１及び図２は本発明の一実施例を示すも
のであって、図１は絵素の構成を示す回路ブロック図、
図２は絵素容量に印加される電圧のタイムチャートであ
る。

【００１９】本実施例の、アクティブマトリクス駆動方
式の液晶表示装置について説明する。

【００２０】本実施例の液晶表示装置の各絵素は、図１
に示すように、サンプルホールド回路を備えている。即
ち、各絵素は、基板上に形成された容量素子としての保
持用容量ＣHと、液晶を介して設けられた表示素子とし
ての絵素容量ＣPを備えている。保持用容量ＣHの一方の
電極には、スイッチ素子１を介してデータ信号が入力さ
れるようになっている。また、この保持用容量ＣHの一
方の電極は、バッファアンプ回路２の入力に接続されて
いる。スイッチ素子１は、走査信号によってＯＮ／ＯＦ
Ｆを制御される回路素子である。バッファアンプ回路２
の出力は、絵素容量ＣPの一方の電極に接続されてい
る。また、この絵素容量ＣPの一方の電極は、スイッチ
素子３を介して接地電源線４に接続されると共に、スイ
ッチ素子５を介して回復電源線６に接続されている。ス
イッチ素子３、５は、応答性回復信号によってＯＮ／Ｏ
ＦＦを制御される回路素子であるが、例えばこの応答性
回復信号がＨレベルの場合には、スイッチ素子３がＯ
Ｎ、スイッチ素子５がＯＦＦとなり、応答性回復回路が
Ｌレベルの場合には、スイッチ素子３がＯＦＦ、スイッ
チ素子５がＯＮとなる。保持用容量ＣHと絵素容量ＣPの
他方の電極は、コモン電源線１３に接続されている。

【００２１】上記バッファアンプ回路２は、高電圧電源
線７と上記接地電源線４を電源として動作し、入力イン
ピーダンスが大きく出力インピーダンスが小さいアンプ
回路である。また、高電圧電源線７の電位をＶEEとし接
地電源線４の電位をＧＮＤとすると、コモン電源線１３
の電位ＶCOMは、これらＶEEとＧＮＤとのほぼ中央の値
となるように設定されている。従って、このバッファア
ンプ回路２は、絵素容量ＣPの電圧が保持用容量ＣHの電
圧に応じた値となるように高電圧電源線７から電流を供
給してこの絵素容量ＣPの充電を行うことになる。な
お、上記回復電源線６の電位ＶRは、電位ＶEEと同じ
か、又は、それ以下であって電位ＶCOMよりも十分高い
電位に設定されている。

【００２２】上記構成の各絵素は、各フィールドの最初
にカットオフ周波数以上の速さでＨレベルとＬレベルが
切り換わる応答性回復信号が送り込まれる。すると、ス
イッチ素子３、５が交互にＯＮ／ＯＦＦを繰り返すの
で、絵素容量ＣPには、図２に示すように、回復電源線
６からの電位ＶR と接地電源線４からの電位ＧＮＤが交
互に印加される。従って、この絵素容量ＣPによって電
界を印加される液晶は、応答性を回復することができ
る。また、この応答性回復信号の最後は必ずＨレベルと
なるので、絵素容量ＣPは、スイッチ素子３を介して接
地電源線４によりディスチャージされる。

【００２３】本実施例では、フィールドごとにデータ信
号の極性を切り換えるようにしているので、上記のよう
にして絵素容量ＣPのディスチャージが完了すると、ま
ず例えば図２に示すように負極性のフィールドの表示を
行う。この負極性のフィールドでは、走査信号がアクテ
ィブとなることによりスイッチ素子１がＯＮとなり、電
位ＶCOMに対して負極性となるデータ信号が保持用容量
ＣHに供給され（サンプリング）、スイッチ素子１がＯ
ＦＦに戻ることにより保持用容量ＣHがこれを保持する
（ホールド）。従って、これらスイッチ素子１、保持用
容量ＣH及びバッファアンプ回路２がサンプルホールド
回路を構成することになる。この保持用容量ＣHは、容
量素子として形成されたものであるため、ほとんどリー
ク電流は発生しない。また、絵素容量ＣPはディスチャ
ージが行われているので、バッファアンプ回路２がこの
保持用容量ＣHの負の電圧に応じた電圧となるまで高電
圧電源線６から絵素容量ＣPに電流を供給し充電を行
う。この際、データ信号は、常にＶEEレベルとＧＮＤレ
ベルの間の電圧レベルとなるので、一旦ＧＮＤレベルま
で引き下げられた絵素容量ＣPの電圧は確実にこのデー
タ信号の電圧レベルに応じた値まで充電される。このよ
うにして負極性のフィールドでの表示が終わると、再び
応答性回復信号が送り込まれ、液晶の応答性を回復させ
ると共に、絵素容量ＣPのディスチャージする。そし
て、絵素容量ＣPのディスチャージが完了すると、今度
は正極性のフィールドの表示を行う。この正極性のフィ
ールドでも、走査信号がアクティブとなることによりス
イッチ素子１がＯＮとなり、電位ＶCOMに対して正極性
となるデータ信号が保持用容量ＣHに供給され、以下負
極性のフィールドの場合と同様に正フィールドの表示が
行われる。

【００２４】この結果、各絵素は、スイッチ素子１を介
して供給されたデータ信号を保持用容量ＣHで確実に保
持しているので、絵素容量ＣPの電圧がリーク電流によ
り減衰しようとした場合に、バッファアンプ回路２がこ
れを補うことができ、明瞭な表示をフィールド期間の間
維持することができるようになる。また、液晶は、フィ
ールドごとに応答性の回復措置が実行されるので、応答
性の劣化による表示品位の低下を防止できる。さらに、
この液晶の応答性の回復措置と共に、絵素容量ＣPがデ
ィスチャージされるので、新たなデータ信号の供給を受
けた場合には、バッファアンプ回路２が高電圧電源線７
からの電流を供給する一方向の動作のみによって絵素容
量ＣPの電圧を新たなデータ信号に応じた値まで確実に
充電することができる。

【００２５】図３は本発明の他の実施例を示すものであ
って、絵素の構成を示す回路ブロック図である。

【００２６】本実施例は、上記図１に示した第１実施例
の絵素のサンプルホールド回路をマスタ−スレーブ方式
とした場合を示す。

【００２７】ここでは、図１に示した第１実施例のサン
プルホールド回路に代えて、それぞれスイッチ素子１、
第１保持用容量ＣH1及びバッファアンプ回路２とスイッ
チ素子８、第２保持用容量ＣH2及びバッファアンプ回路
９からなる２組のサンプルホールド回路を用いている。
即ち、データ信号は、スイッチ素子１を介して第１保持
用容量ＣH1に供給され、この第１保持用容量ＣH1の電圧
に応じたバッファアンプ回路２の出力は、スイッチ素子
８を介して第２保持用容量ＣH2に供給されるようになっ
ている。そして、この第２保持用容量ＣH2の電圧に応じ
たバッファアンプ回路９の出力が絵素容量ＣPに供給さ
れる。スイッチ素子１は、第１走査信号によってＯＮ／
ＯＦＦを制御され、スイッチ素子８は、第２走査信号に
よってＯＮ／ＯＦＦを制御される。絵素容量ＣPの一方
の電極がスイッチ素子３、５を介してそれぞれ接地電源
線４と回復電源線６に接続される点は、第１実施例と同
じである。

【００２８】上記図１に示した第１実施例の場合には、
スイッチ素子１がＯＮとなっている間の書き込み期間が
長い場合には、絵素容量ＣPに電荷の速やかな切り換え
を行うことができなくなる。しかしながら、本実施例に
よれば、各絵素に供給されたデータ信号は、まず第１走
査信号がアクティブとなることにより第１保持用容量Ｃ
H1に保持される。そして、この第１走査信号が非アクテ
ィブとなってから第２走査信号がアクティブになると、
バッファアンプ回路２がスイッチ素子８を介して第２保
持用容量ＣH2の充電を行い、これに応じて絵素容量ＣP
がバッファアンプ回路９により充電されることになる。
従って、第１走査信号がアクティブとなりスイッチ素子
１がＯＮとなっている書き込み期間中は、絵素容量ＣP
の電圧が第２保持用容量ＣH2によって維持されるので、
この間に前回のデータ信号に基づいた表示を続けること
ができる。

【００２９】この結果、本実施例によれば、データ信号
を絵素に供給するための書き込み時間が長い場合にも、
この書き込み期間には前回のデータ信号に基づく表示を
維持することができ、絵素容量ＣPの電荷の切り換えを
第２走査信号のタイミングで短時間に行うことができる
ようになる。

【００３０】図４は本発明のさらに他の実施例を示すも
のであって、絵素の構成を示す回路ブロック図である。

【００３１】本実施例は、上記図３に示した第２実施例
に消費電力を低減化する回路を追加したものである。即
ち、バッファアンプ回路９の電源と接地電源線４及び高
電圧電源線７との間にそれぞれパワーセーブ信号によっ
てＯＮ／ＯＦＦを制御されるスイッチ素子１０、１１を
挿入している。

【００３２】上記図１や図３に示した実施例では、応答
性回復措置によりスイッチ素子３、５を交互にＯＮ／Ｏ
ＦＦさせると、バッファアンプ回路２又はバッファアン
プ回路９に不要な貫通電流が流れることになる。しかし
ながら、本実施例の場合には、応答性回復措置の実行時
にパワーセーブ信号をアクティブとすることにより、バ
ッファアンプ回路９を電源から切り離すことができ、絵
素での消費電力を低減することができるようになる。

【００３３】図５は本発明のさらに他の実施例を示すも
のであって、絵素の構成を示す回路図である。

【００３４】本実施例は、トランジスタを全てＮチャン
ネルＭＯＳ・ＦＥＴで構成した点に特徴を有する。従っ
て、応答性回復信号も、絵素容量ＣPの放電用の第１応
答性回復信号と充電用の第２応答性回復信号に分けて、
これらを交互にアクティブとするようにしている。第１
応答性回復信号がアクティブになると、スイッチ素子３
を介して絵素容量ＣPの一方の電極が接地電源線４に接
続されると共に、バッファアンプ回路９を構成するＮチ
ャンネルＭＯＳ・ＦＥＴのゲート端子もスイッチ素子１
２を介して接地電源線４に接続されることになり、この
バッファアンプ回路９に不要な貫通電流が流れるのを防
止することができる。また、第２応答性回復信号がアク
ティブになると、スイッチ素子５を介してバッファアン
プ回路９を構成するＮチャンネルＭＯＳ・ＦＥＴのゲー
ト端子が高電圧電源線７に接続されるので、このバッフ
ァアンプ回路９によって絵素容量ＣPが充電される。

【００３５】上記のように全てのトランジスタをＮチャ
ンネルＭＯＳ・ＦＥＴで構成すると、シリコン半導体基
板上にＰチャンネルのためのウエルを形成する必要がな
くなるので、回路パターン面積を小さくすることができ
る。

【００３６】また、本実施例は、第１保持用容量ＣH1を
第１保持用容量ＣH11と第１保持用容量ＣH12に分割し
て、供給されるデータ信号を極性ごとにこれらに振り分
けて保持させるようにしている。また、これら第１保持
用容量ＣH11及び第１保持用容量ＣH12と第２保持用容量
ＣH2との間のバッファアンプ回路２を省略して、回路の
簡素化を図っている。ただし、このようにバッファアン
プ回路２を省略すると、第１保持用容量ＣH11と第１保
持用容量ＣH12の電荷は第２保持用容量ＣH2に分配され
ることになるので、電圧劣化による影響を避けるために
は、第１保持用容量ＣH11と第１保持用容量ＣH12の容量
に比べ第２保持用容量ＣH2の容量を十分に小さくしてお
く必要がある。

【００３７】尚、本発明が適用できる表示材料は液晶に
限られず、液晶のような特性を持つ材料であればよい。

【００３８】

【発明の効果】以上の説明から明らかなように、本発明
の表示装置によれば、保持用容量とバッファアンプ回路
を用いて絵素容量のリーク電流を補い明瞭な表示を長時
間維持すると共に液晶の応答性の劣化を防止する実用的
な回路を提供することができるようになる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すものであって、絵素の
構成を示す回路ブロック図である。

【図２】本発明の一実施例を示すものであって、絵素容
量に印加される電圧のタイムチャートである。

【図３】本発明の他の実施例を示すものであって、絵素
の構成を示す回路ブロック図である。

【図４】本発明のさらに他の実施例を示すものであっ
て、絵素の構成を示す回路ブロック図である。

【図５】本発明のさらに他の実施例を示すものであっ
て、絵素の構成を示す回路図である。

【図６】液晶分子のダイポールを示す図である。

【図７】液晶のダイポールの周波数特性を示す図であ
る。

【図８】従来例を示すものであって、絵素の回路図であ
る。

【図９】従来例を示すものであって、絵素容量の等価回
路図である。

【図１０】従来例を示すものであって、絵素容量の電圧
を示すタイムチャートである。

【図１１】サンプルホールド回路を設けた絵素の回路図
である。

【符号の説明】

２バッファアンプ回路３スイッチ素子４接地電源線５スイッチ素子６回復電源線ＣH 保持用容量ＣP 絵素容量

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平５−107561（ＪＰ，Ａ) 特開平３−77922（ＪＰ，Ａ) 特開平５−173175（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/133 G02F 1/136 G09G 3/36 G09F 9/30

Claims

(57)【特許請求の範囲】

【請求項１】複数の絵素を備え、各絵素に供給された
絵素データに応じて絵素容量に電荷が蓄積されることに
より表示が行われる液晶表示装置において、各絵素が、該絵素データを保持するための保持用容量
と、該保持用容量の電圧に応じて該絵素容量に電荷を供
給するバッファアンプ回路と、応答性回復信号によって
繰り返し正負の電圧を該絵素容量に印加する応答性回復
回路とを備えた表示装置。
【請求項２】複数の絵素を備え、各絵素に供給された
絵素データに応じて絵素容量に電荷が蓄積されることに
より表示が行われる液晶表示装置において、各絵素が、該絵素データを保持するための第１保持用容
量と、表示切換信号によってＯＮ／ＯＦＦを制御される
表示切換回路を介して該第１保持用容量からの電荷の供
給を受ける第２保持用容量と、該第２保持用容量の電圧
に応じて該絵素容量に電荷を供給するバッファアンプ回
路と、応答性回復信号によって繰り返し正負の電圧を該
絵素容量に印加する応答性回復回路とを備えた表示装
置。