JP2002169181A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2002169181A
JP2002169181A JP2000368690A JP2000368690A JP2002169181A JP 2002169181 A JP2002169181 A JP 2002169181A JP 2000368690 A JP2000368690 A JP 2000368690A JP 2000368690 A JP2000368690 A JP 2000368690A JP 2002169181 A JP2002169181 A JP 2002169181A
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
pixel
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000368690A
Other languages
English (en)
Other versions
JP3382221B2 (ja
Inventor
Yujiro Hara
雄二郎 原
Yutaka Onozuka
豊 小野塚
Masahiko Akiyama
政彦 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000368690A priority Critical patent/JP3382221B2/ja
Publication of JP2002169181A publication Critical patent/JP2002169181A/ja
Application granted granted Critical
Publication of JP3382221B2 publication Critical patent/JP3382221B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 動画表示時における駆動電圧を低くすること
ができ、消費電力の低減が可能な液晶表示装置を提供す
る。 【解決手段】 水平方向に設けられた複数の走査線13
と垂直方向に設けられた複数の信号線14との交差部に
対応して設けられ、画素電極34と対向電極35とに挟
まれる液晶層33から成る複数の画素部を有する液晶表
示装置であって、画素部は、第1端が画素電極に接続さ
れる強誘電体容量32と、第1端が信号線に接続され、
第2端が強誘電体容量の第2端に接続され、走査線から
の走査信号によって制御される第1のスイッチング素子
31と、強誘電体容量に並列接続された第2のスイッチ
ング素子36とを具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置、特
にアクティブマトリクス型の液晶表示装置に関する。
【0002】
【従来の技術】液晶表示装置(LCD)は、大型、薄
型、軽量、高精細でかつ消費電力も少ないため、大型壁
掛けテレビ、ノートブック型パソコン、携帯電話などに
広く用いられており、今後もさらに需要が高まると予想
される。このような状況の中で、特に携帯情報機器用途
においては、長時間の電池駆動が必須となり、より消費
電力の少ない液晶表示装置が望まれている。
【0003】図17は、薄膜トランジスタ(TFT)を
用いた従来のアクティブマトリクス型液晶表示装置の構
成例を示した図である。表示領域511内には、複数の
走査線513と複数の信号線514との各交差部に対応
して単位画素512がマトリクス状に配列されており、
走査線(ゲート線)513は走査線駆動回路515に、
信号線514は信号線駆動回路516に接続されてい
る。走査線駆動回路515からは60Hzの周波数で走
査線513に走査信号(ゲート信号)が与えられ、選択
された走査線513に接続された薄膜トランジスタを介
して信号線514から与えられた画素信号(表示信号)
が液晶層に印加される。液晶は直流電圧をかけつづける
と画像の焼き付きが起こるため、通常は画像信号には交
流が用いられる。
【0004】図18は、図17に示した単位画素512
の等価回路について示した図である。走査線513と信
号線514との交差部に薄膜トランジスタ531が接続
されており、画素電極533と対向電極534とに挟ま
れた液晶層532に対して並列に補助容量535が接続
されている。
【0005】ここで、液晶表示装置の信号線駆動回路に
よる消費電力Pについて考えると、信号線負荷容量を
C、ゲート線数をn、信号をリフレッシュする周波数
(リフレッシュ周波数)をfref 、画像信号電圧をVと
すると、 P=Cnfref 2 (1) と表される。
【0006】消費電力を低減するには、(1)式より、
信号線負荷容量C、ゲート線数n、リフレッシュ周波数
ref 、画像信号電圧Vのいずれかを下げる必要があ
る。このうち、Cは信号線と対向電極の間の容量などか
らなり、nは表示の精細度を表している。したがって、
コントラストや精細度などの表示品位を下げずに、これ
らの値を大幅に下げることは難しい。また、画像信号電
圧Vは、液晶材料を用いて階調表示をするために一定値
以上が必要であり、これを低減することはコントラスト
の低下につながる。
【0007】これに対し、リフレッシュ周波数fref
は、必要な画像信号を表示できる限り、フレーム周波数
fr よりも小さくすることが可能である。通常、リフ
レッシュ周波数fref はフレーム周波数ffrに等しく、
動画の場合にリフレッシュ周波数fref を小さくするこ
とは応答性の低下につながるが、複数フレームにわたっ
て画像信号が同じになるような静止画の場合には、リフ
レッシュ周波数を下げることにより低消費電力化が可能
である。しかし、これを実現するためには、画像信号を
長時間保持する機構、すなわちメモリ性が必要となる。
【0008】メモリ性を持った液晶表示装置としては、
強誘電性液晶、コレステリック型液晶などのメモリ性を
有する液晶材料を用いたタイプ、各画素内にメモリ性を
付与するための回路を設けるタイプがよく知られてい
る。しかし、前者については、多階調表示が難しいとい
った問題や、衝撃などに対する強度が弱いといった問題
がある。また、後者については、画素構造の微細化が難
しく、高精細化に不利であるという問題がある。
【0009】上述したような問題を解決する液晶表示装
置として、図19に示すように、各画素に強誘電体薄膜
層を用いた強誘電体キャパシタ536を形成し、強誘電
体のメモリ性を利用して表示を行う方式が提案されてい
る。この方式は、強誘電体自体のメモリ性を用いるた
め、液晶材料の制約がなく、従来から広く用いられてい
るツイストネマチック(TN)液晶などを用いることが
できる。そのため、多階調表示が可能となり、かつ、複
雑な回路構造を有していないため高精細化にも対応可能
である。しかしながら、この方式では、画素構造が強誘
電体と液晶の直列容量構造になっているため、画素に与
える画像信号電圧の大きさが従来よりも大きくなってし
まうという問題がある。以下、この問題点について説明
する。
【0010】図20は、図19に示すような構成を有す
る液晶表示装置について、その画像信号波形(図20
(a))及び走査信号波形(図20(b))を示したも
のである。駆動は以下のシーケンスで行われる。まず、
リセット期間Tr において、全ての走査線に信号を与え
て全ての薄膜トランジスタをオン状態にし、各信号線か
ら強誘電体の分極をリセットする信号Vr を印加する
(リセット)。次に、書き込み期間Tw において、線順
次走査を行いながら各画素に画像信号Vw を書き込む
(書き込み)。最後に、保持期間Th において、リセッ
ト時と同様に全ての走査線に信号を与え、薄膜トランジ
スタをオンさせた状態で、表示状態を保持するための保
持信号電圧Vh を印加する(保持)。
【0011】リフレッシュ周波数fref は、リセット期
間Tr 、書き込み期間Tw 及び保持期間Th により、 fref =1/(Tr +Tw +Th ) (2) となる。
【0012】ここで、強誘電体層の分圧Vf 及び液晶層
の分圧Vlcを計算する。画素信号電圧をVsig とし、液
晶層の電荷をQlc、強誘電体層の電荷をQf 、強誘電体
のヒステリシス特性関数をF(Vf )とすると、 Vf +Vlc=Vsig (3) Qf =F(Vf ) (4) Qlc=Clc・Vlc=−Clc(Vf −Vsig ) (5) となる。また、 Qf =Qlc (6) という関係が成り立つ。
【0013】上記の連立方程式を解けば、液晶層及び強
誘電体層それぞれの分圧が求められる。また、これは強
誘電体の分圧Vf を横軸に、電荷Qf を縦軸に取った座
標系で、式(4)及び(5)をそれぞれ描き、それらの
交点を求めることで、図式的に解くことも可能である。
以下、式(5)を負荷直線と呼ぶことにする。
【0014】図21は、強誘電体のヒステリシス特性
と、リセット、書き込み及び保持の3つの状態における
負荷直線を示したものである。上記の式を考慮すると、
リセット時の画像信号電圧Vsig =Vr 、書き込み時の
画像信号電圧Vsig =Vw 、書き込み時の強誘電体電圧
(強誘電体層に印加される電圧)Vfw、保持時の液晶出
力電圧(液晶層に印加される電圧)Vlc=Vout が、そ
れぞれ図上で示された量として求められることがわか
る。
【0015】図21を見ると、リセット時の電圧Vr 、
書き込み時の電圧Vw 及び液晶出力電圧Vout が、それ
ぞれ液晶容量Clcによって大きく影響されることがわか
る。例えば、液晶容量Clcを大きくすれば、負荷容量の
傾きの絶対値は増すため、電圧Vr 及びVw は小さくな
るが、同時に保持時の液晶出力電圧Vout は小さくなっ
てしまう。逆に、液晶容量Clcを小さくすれば、保持時
の液晶出力電圧Voutは大きくなるが、電圧Vr 及びVw
が大きくなってしまう。
【0016】次に、式を用いて、書き込み時に必要な信
号電圧を見積もる。図22に示すように、強誘電体のヒ
ステリシス特性関数F(Vf )を平行四辺形モデルと仮
定する。Vc は強誘電体の分極反転の閾電圧であり、抗
電圧と呼ぶことにする。
【0017】図22中の直線aは、 Qf =F(Vf)=CfVf+Qr (7) と表される。また、負荷曲線bは(5)式で表されるの
で、(3)、(5)、(6)及び(7)式より、信号電
圧Vsig と液晶電圧Vlcは、 Vsig =((Cf+Clc)Vf+Qr)/Clc (8) Vlc =(CfVsig+Qr)/(Cf+Clc) (9) と表される。
【0018】分極反転に必要な信号電圧Vsig は、強誘
電体電圧Vf がVc に等しい時と考えられる。これを考
慮すると、書き込み時の信号電圧Vw は、 Vw =((Cf+Clc)Vc+Qr)/Clc (10) となる。また、保持時のバイアス電圧を抗電圧Vc に等
しいとすると、保持時の液晶出力電圧Vout は(9)式
より、 Vout =(CfVc+Qr)/(Cf+Clc) (11) となる。(10)及び(11)式よりQr を消去する
と、 Vw =((Cf+Clc)(Vc+Vout)−CfVc)/Clc (12) となる。
【0019】ここで、書き込み時の信号電圧Vw をバイ
アス電圧を基準として定義し直し、これを入力電圧ΔV
w とすると、 ΔVw =Vw−Vc=((Cf+Clc)/Clc)Vout (13) となる。
【0020】結果として、液晶を駆動するために必要な
電圧を得るためには、(13)式で表される大きな画像
信号電圧が必要となる。静止画の場合は、画像信号電圧
が大きくなったことの寄与分よりもリフレッシュ周波数
を下げたことの寄与分の方が大きければ、消費電力が下
がることが(1)式からわかる。一方で、動画の場合に
は、表示品位を下げることなくリフレッシュ周波数を下
げることが難しいため、画像信号電圧が大きくなる分、
かえって消費電力が増加してしまう。
【0021】
【発明が解決しようとする課題】このように、強誘電体
のメモリ性を利用した液晶表示装置では、画像信号電圧
Vsig を液晶層に印加される液晶出力電圧Vout よりも
大きくする必要があるため、リフレッシュ周波数を下げ
ることのできない動画表示の場合には消費電力が増加し
てしまうという問題があった。
【0022】本発明は上記従来の課題を解決するために
なされたものであり、動画表示時における駆動電圧を低
くすることができ、消費電力の低減が可能な液晶表示装
置を提供することを目的とする。
【0023】
【課題を解決するための手段】本発明に係る液晶表示装
置は、水平方向に設けられた複数の走査線と垂直方向に
設けられた複数の信号線との交差部に対応して設けら
れ、画素電極と対向電極とに挟まれる液晶層から成る複
数の画素部を有する液晶表示装置であって、前記画素部
は、第1端が前記画素電極に接続される強誘電体容量
と、第1端が前記信号線に接続され、第2端が前記強誘
電体容量の第2端に接続され、前記走査線からの走査信
号によって制御される第1のスイッチング素子と、前記
強誘電体容量に並列接続された第2のスイッチング素子
と、を具備することを特徴とする。
【0024】本発明によれば、強誘電体容量に対して第
2のスイッチング素子が並列接続されているため、第2
のスイッチング素子を非導通状態(オフ状態)にした場
合には、液晶部に対して強誘電体容量の容量成分が等価
的に直列接続された状態となり、第2のスイッチング素
子を導通状態(オン状態)にした場合には、第2のスイ
ッチング素子によって強誘電体容量が等価的に短絡され
た状態となる。したがって、静止画表示のときには第2
のスイッチング素子をオフ状態にする一方、動画表示の
ときには第2のスイッチング素子をオン状態にすること
で、動画表示の際に画像信号電圧の大部分を液晶層に印
加することが可能であり、動画表示の際の駆動電圧を低
くすることができ、消費電力の低減をはかることが可能
となる。
【0025】前記発明において、前記画素部に供給され
る表示信号の連続する表示フレーム間での比較結果に基
づき、該表示信号が連続する表示フレーム間で異なる場
合に前記第2のスイッチング素子をオン状態に制御する
制御部をさらに設けることにより、静止画表示と動画表
示とが容易に判別され、第2のスイッチング素子の的確
な制御を自動的に行うことが可能となる。
【0026】また、前記発明において、前記制御部は、
同一の走査線に接続された複数の画素部単位で第2のス
イッチング素子のオン・オフを制御可能であり、ある画
素部に供給される表示信号が連続する表示フレーム間で
異なる場合に、該画素部及び該画素部と同一の走査線に
接続された他の画素部が有する第2のスイッチング素子
を選択的にオン状態にすることが好ましい。このように
同一の走査線毎に第2のスイッチング素子を制御するこ
とにより、1画面内において静止画表示と動画表示を走
査線単位で混在させて行うことが可能となる。
【0027】また、前記発明において、前記画素部に対
し、前記第2のスイッチング素子がオン状態のときには
オフ状態のときよりも振幅の小さな表示信号を供給する
ことで、動画表示の際の画像信号電圧が静止画表示のと
きよりも低くなり、消費電力の低減をはかることが可能
となる。
【0028】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
【0029】(実施形態1)まず、本発明の基本的な実
施形態について説明する。図1は、本発明の実施形態に
係るアクティブマトリクス型液晶表示装置の構成例を示
した図である。
【0030】基本的な構成は、図17に示した従来技術
の構成と同様である。すなわち、表示領域11内には、
水平方向に設けられた複数の走査線13と垂直方向に設
けられた複数の信号線14との各交差部に対応して単位
画素12がマトリクス状に配列されており、走査線(ゲ
ート線)13は走査線駆動回路15に、信号線14は信
号線駆動回路16に、それぞれ接続されている。本実施
形態では、各単位画素12に対してスイッチ線(導通制
御線)17が接続されており、このスイッチ線17を介
してスイッチ線駆動回路18から各単位画素12に所定
の選択信号が供給されるようになっている。
【0031】図2は、図1に示した単位画素12の等価
回路について示した図である。
【0032】走査線13と信号線14との交差部に薄膜
トランジスタ(主トランジスタ)31が配置されてお
り、薄膜トランジスタ31のゲート電極は走査線13
に、薄膜トランジスタ31のソース電極は信号線14
に、それぞれ接続されている。薄膜トランジスタ31の
ドレイン電極には強誘電体薄膜を用いた強誘電体キャパ
シタ32の一端が接続されており、強誘電体キャパシタ
32の他端には画素電極34が接続されている。この画
素電極34と対向する位置には、液晶層33を介して対
向電極35が配置されており、画素電極34の電位と対
向電極35の電位との電位差が液晶層33に印加され
る。
【0033】また、強誘電体キャパシタ32に対して並
列に、薄膜トランジスタ(並列トランジスタ)36が接
続されており、薄膜トランジスタ36のゲート電極に接
続されたスイッチ線17によってその導通状態(オン/
オフ)が制御されるようになっている。すなわち、強誘
電体キャパシタ32及び薄膜トランジスタ36からなる
並列回路は、薄膜トランジスタ36が導通状態(オン状
態)のときには実質的に薄膜トランジスタ36のオン抵
抗成分が支配的となり、薄膜トランジスタ36が非導通
状態(オフ状態)のときには実質的に強誘電体キャパシ
タ32の容量成分が支配的になる。
【0034】なお、液晶層33の液晶材料には任意の液
晶材料を用いることができるが、代表的には、ツイスト
ネマチック(TN)型液晶、スーパーツイストネマチッ
ク(STN)型液晶、コレステリック型液晶、ゲストホ
スト型液晶、高分子分散型液晶などを用いることができ
る。ネマチック液晶には、例えばフッ素系ネマチック液
晶やシアノ系ネマチック液晶等を用いることができる。
【0035】次に、本実施形態の駆動方法について説明
する。
【0036】駆動波形は、動画モードと静止画モードと
で異なっている。時間的には、各フレーム時間(Tfr
1/ffr=16.7ms)ごとに、動画モードと静止画
モードのどちらのモードになるかが判断される。また、
空間的には、表示領域全体或いは走査線ごとに動画モー
ドと静止画モードのどちらのモードになるかが判断され
る。動画モードと静止画モードのどちらのモードにする
かは、スイッチ等によって固定するようにしてもよい
し、1フレーム或いは数フレーム分の表示信号をフレー
ムメモリに記憶させ、連続する2以上のフレーム間で画
像信号(表示信号)が等しい場合には静止画と判断し、
動画モードから静止画モードに切り替わるようにしても
よい。これとは逆に、連続する2以上のフレーム間で画
像信号が異なる場合には動画と判断し、静止画モードか
ら動画モードに切り替わるようにしてもよい。
【0037】次に、本実施形態の駆動方法の一例を、図
3及び図4に示したタイミングチャートを参照して説明
する。図3は静止画モードにおけるタイミングチャー
ト、図4は動画モードにおけるタイミングチャートであ
る。図3及び図4に示した各信号波形は、信号線14を
介して薄膜トランジスタ31に供給される画像信号Vsi
g 、走査線(ゲート線)13を介して薄膜トランジスタ
31に供給される走査信号(ゲート信号)Vg 、スイッ
チ線17を介して薄膜トランジスタ36に供給されるス
イッチ信号Vswを、それぞれ示している。
【0038】図3に示すように、静止画モードの場合、
スイッチ信号Vswは常にオフ状態であり、画像信号波形
Vsig 及びゲート信号波形Vg は図19及び図20に示
したような従来技術と同様の波形となる。
【0039】具体的には、まず、リセット期間Tr にお
いて、静止画モードの全ての走査線13に信号を供給し
て薄膜トランジスタ31をオン状態にし、強誘電体キャ
パシタ32の分極をリセットする信号Vr を信号線14
から薄膜トランジスタ31を介して供給する(リセッ
ト)。次に、書き込み期間Tw において、静止画モード
の走査線13を順次選択し、各単位画素に信号線14か
ら薄膜トランジスタ31を介して画像信号Vw を順次書
き込む(書き込み)。その後、保持期間Th において、
静止画モードの全ての走査線13に信号を供給して各薄
膜トランジスタ31をオン状態にし、各単位画素に信号
線14から薄膜トランジスタ31を介して画素状態を保
持するための保持信号電圧Vh を供給する(保持)。
【0040】ここで、リフレッシュ周波数fref は、リ
セット期間Tr と書き込み期間Tw及び保持期間Th に
より、(2)式から定まる。フレーム周波数はリフレッ
シュ周波数の整数倍である必要があり、またリセット期
間Tr と書き込み期間Tw の和は1フレーム期間Tfr
(1/ffr=16.7ms)より短い。したがって、静
止画モードでは、従来の強誘電体薄膜を用いた液晶表示
装置とほぼ同等の消費電力となる。
【0041】一方、図4に示すように、動画モードの場
合、図17及び図18に示したような従来の液晶表示装
置と同様の駆動方法となる。つまり、動画モードでは、
スイッチ信号Vswは常にオン状態であり、表示信号Vsi
g は1フレーム期間Tfrごとに書き換えられる。まず、
静止画モードでリセット期間に相当する時間、ゲート線
は非選択となる。次に、動画モードとなるゲート線を順
次選択し、各画素に画像信号Vw'を書き込み。1フレー
ム期間後には再び同一のゲート線が選択され、各画素に
新たな画像信号が書き込まれる。静止画モードではVou
t の電圧を液晶層に印加するには式(12)のVw で表
される電圧を用いる必要があるが、動画モードではVou
t と等しい電圧Vw'(Vw'<Vw )を用いればよい。
【0042】このように、本実施形態では、動画表示時
には強誘電体薄膜からなる容量に電圧が印加されないた
め入力信号電圧を小さくすることができ、従来の液晶表
示装置よりも低電圧化が可能となり、消費電力の小さい
液晶表示装置を得ることが可能となる。
【0043】(実施形態2)本実施形態は、実施形態1
で示したような構成を有する液晶表示装置のより具体的
な構成に関するものである。図5は本実施形態に係る液
晶表示装置の単位画素領域の構成例を示した平面図であ
り、図6は図5のA−Bに沿った断面図である。なお、
本実施形態の等価回路は図2に示したものとほぼ同様で
ある。
【0044】薄膜トランジスタ等が形成される基板(ア
レイ基板)の製造工程は以下の通りである。
【0045】まず、無アルカリガラス基板101aの上
にCVD法によりSiOx を200nm堆積し、アンダ
ーコート層102を形成した。次に、スパッタ法により
Tiを100nm、続いてPtを200nm形成した。
続いて、スパッタ法によりチタン酸ジルコン酸鉛(PZ
T)結晶膜を1um形成した。さらに、スパッタ法によ
りPt膜を200nm形成した。その後、Pt膜のエッ
チングを行い、強誘電体キャパシタ上部電極105のパ
ターンを形成した。続いて、PZT膜のエッチングを行
い、強誘電体薄膜104の島パターンを形成した。さら
に、Pt/Ti層をエッチングして下地電極パターン1
03を形成した。このようにして、まず強誘電体キャパ
シタを形成した。なお、強誘電体材料としては、鉛系酸
化物強誘電体やビスマス層状構造酸化物強誘電体などの
無機強誘電体材料の他、有機強誘電体材料なども用いる
ことも可能である。
【0046】次に、MoW合金膜を300nm形成し、
これをパターニングして、主薄膜トランジスタのゲート
電極106a及びゲート配線、並列薄膜トランジスタの
ゲート電極106b及びスイッチ配線を形成した。な
お、MoW以外にも、MoTa合金、Au、Cuなどの
高融点金属材料を用いることができる。
【0047】次に、SiOx 膜350nm及びSiNx
膜50nmからなるゲート絶縁膜107を形成し、さら
にアモルファスSi膜50nm及びSiNx 200nm
を形成した。これらの各膜はCVD法を用いて連続形成
した。続いて、SiNx をパターニングして、チャネル
ストッパー層109a及び109bを形成した。さら
に、アモルファスSi層をパターニングして、チャネル
層108a及び108bを形成した。
【0048】次に、Mo膜100nm、Al膜300n
mを連続形成し、これらをパターニングして、薄膜トラ
ンジスタのソース電極及びドレイン電極110a、11
0b、110c及び110dを形成した。
【0049】次に、感光性樹脂層111を3μm形成し
た。このとき、マスク露光を用いて、感光性樹脂層11
1の表面に凹凸パターン層112を形成した。続いて、
エッチングによりこの感光性樹脂層のパターニングを行
い、パッシペーション層とした。その後、Al膜をスパ
ッタ法で300nm形成し、これをパターニングして画
素電極113を形成した。さらに、ポリイミド膜を10
nm形成し、配向膜114aを形成した。
【0050】次に、対向電極等が形成される基板(対向
基板)を以下のようにして作製した。アレイ基板101
aと同様な無アルカリガラス基板101b上にクロム膜
を形成し、これをパターニングしてブラックマトリクス
層118を形成した。その後、カラーフィルタ層117
を形成した。さらに、対向電極116となるITO膜を
100nm形成した。最後に、配向膜114bとしてポ
リイミド膜を10nm形成した。
【0051】以上のようにして作製されたアレイ基板と
対向基板を対向させ、両基板間にスペーサ119を挟ん
で5μmの均等な間隔になるようにしてシールで張り合
わせ、さらに両基板間に液晶を注入して液晶層115と
した。このようにして液晶表示装置のセルが完成した。
【0052】最後に、走査線駆動回路、信号線駆動回路
及びスイッチ線駆動回路を表示領域の周囲に配置し、信
号線、走査線及びスイッチ線に所定の信号を送って表示
動作を実現した。
【0053】なお、主薄膜トランジスタ及び並列薄膜ト
ランジスタには、チャネル層がアモルファスシリコンか
らなるアモルファスシリコンTFTの他に、チャネル層
が多結晶シリコンからなるポリシリコンTFTを用いて
もよい。ポリシリコンTFTを用いる場合には、アレイ
基板上の表示領域内にTFTを形成する際に、走査線駆
動回路、信号線駆動回路及びスイッチ線駆動回路を表示
領域の周囲に同時に形成することも可能である。
【0054】(実施形態3)図7は本実施形態に係る液
晶表示装置の単位画素領域の構成例を示した平面図であ
り、図8は図7のA−Bに沿った断面図である。なお、
基本的な等価回路構成は図2に示したものと同様であ
る。
【0055】本実施形態では、強誘電体キャパシタに並
列接続された薄膜トランジスタとして、金属−強誘電体
−半導体のゲート構造を有する電解移動度トランジスタ
(Metal-Ferroelectric-Semiconductor Field Effect T
ransistor:MFS−FET)を用いている。
【0056】薄膜トランジスタ等が形成される基板(ア
レイ基板)の製造工程は以下の通りである。
【0057】まず、無アルカリガラス基板201aの上
にCVD法によりSiOx を200nm堆積し、アンダ
ーコート層202を形成した。次に、スパッタ法により
Tiを100nm、続いてPtを200nm形成した。
続いて、スパッタ法によりチタン酸ジルコン酸鉛(PZ
T)結晶膜を1um形成した。さらに、スパッタ法によ
りPt膜を200nm形成した。その後、Pt膜のエッ
チングを行い、強誘電体キャパシタ上部電極205のパ
ターンを形成した。続いて、PZT膜のエッチングを行
い、MFS−FETの強誘電体薄膜部分204a、強誘
電キャパシタの容量となる強誘電体薄膜204bの島パ
ターンを形成した。さらにPt/Ti層をエッチングし
てMFS−FETのゲート電極部分203a、強誘電体
キャパシタの下地電極パターン203bを形成した。
【0058】このようにして、まず、強誘電体薄膜キャ
パシタを形成するとともに、MFS−FETのゲート電
極部分及び強誘電体薄膜部分を形成した。なお、強誘電
体材料としては、鉛系酸化物強誘電体やビスマス層状構
造酸化物強誘電体などの無機強誘電体材料の他、有機強
誘電体材料なども用いることも可能である。
【0059】次に、MoW合金膜を300nm形成し、
これをパターニングして、ゲート配線、薄膜トランジス
タのゲート電極206a、スイッチ配線を形成した。ス
イッチ配線は、MFS−FETのゲート電極203aと
接続した。なお、MoW以外にも、MoTa合金、A
u、Cuなどの高融点金属材料を用いることができる。
【0060】次に、SiOx 膜350nm及びSiNx
膜50nmからなるゲート絶縁膜207を形成し、さら
にアモルファスSi膜50nm及びSiNx 200nm
を形成した。これらの各膜はCVD法を用いて連続形成
した。続いて、SiNx をパターニングして、チャネル
ストッパー層209a及び209bを形成した。さら
に、アモルファスSi層をパターニングして、チャネル
層208a及び208bを形成した。
【0061】次に、Mo膜100nm、Al膜300n
mを連続形成し、これらをパターニングして、薄膜トラ
ンジスタのソース・ドレイン電極210a及び210
b、並びにMFS−FETのソース・ドレイン電極21
0c及び210dを、同時に形成した。
【0062】次に、感光性樹脂層211を3μm形成し
た。このとき、マスク露光を用いて、感光性樹脂層21
1の表面に凹凸パターン層212を形成した。続いて、
エッチングによりこの感光性樹脂層のパターニングを行
い、パッシペーション層とした。その後、Al膜をスパ
ッタ法で300nm形成し、これをパターニングして画
素電極213を形成した。さらに、ポリイミド膜を10
nm形成し、配向膜214aを形成した。
【0063】次に、対向電極等が形成される基板(対向
基板)を以下のようにして作製した。アレイ基板201
aと同様な無アルカリガラス基板201b上にクロム膜
を形成し、これをパターニングしてブラックマトリクス
層218を形成した。その後、カラーフィルタ層217
を形成した。さらに、対向電極216となるITO膜を
100nm形成した。最後に、配向膜214bとしてポ
リイミド膜を10nm形成した。
【0064】以上のようにして作製されたアレイ基板と
対向基板を対向させ、両基板間にスペーサ219を挟ん
で5μmの均等な間隔になるようにしてシールで張り合
わせ、さらに両基板間に液晶を注入して液晶層215と
した。このようにして液晶表示装置のセルが完成した。
【0065】最後に、走査線駆動回路、信号線駆動回路
及びスイッチ線駆動回路を表示領域の周囲に配置した。
【0066】次に、本実施形態の駆動方法について、図
10及び図11に示したタイミングチャートを参照して
説明する。基本的な動作は第1の実施形態と同様である
が、本実施形態では、スイッチ線を介して並列薄膜トラ
ンジスタに印加される電圧波形Vswが第1の実施形態と
は異なっている。
【0067】図9に示すように、MFS−FETのドレ
イン電流Idsのゲート電圧Vg に対する特性はメモリ性
を有している。そこで、動画モードから静止画モードに
切り替わる際には、図10に示すように、スイッチ線に
電圧Vswoff のパルスを印加して並列薄膜トランジスタ
をオフ状態にし、強誘電体キャパシタ及び薄膜トランジ
スタからなる並列回路を、実質的に強誘電体キャパシタ
のみが接続された状態にする。また、静止画モードから
動画モードに切り替わる際には、図11に示すように、
スイッチ線に電圧Vswonのパルスを印加して並列薄膜ト
ランジスタをオン状態にし、強誘電体キャパシタ及び薄
膜トランジスタからなる並列回路において、強誘電体キ
ャパシタが実質的にショートされた状態にする。
【0068】なお、薄膜トランジスタには、第2の実施
形態と同様、チャネル層がアモルファスシリコンからな
るアモルファスシリコンTFTの他に、チャネル層が多
結晶シリコンからなるポリシリコンTFTを用いてもよ
く、ポリシリコンTFTを用いる場合には、アレイ基板
上の表示領域内にTFTを形成する際に、走査線駆動回
路、信号線駆動回路及びスイッチ線駆動回路を表示領域
の周囲に同時に形成することも可能である。
【0069】また、強誘電体キャパシタに並列接続され
るスイッチング素子には、上述したMFS−FETの他
に、金属−強誘電体−金属−絶縁体−半導体のゲート構
造を有する電解移動度トランジスタ(Metal-Ferroelect
ric-Metal-Insulator-Semiconductor Field Effect Tra
nsistor:MFMIS−FET)のようなスイッチング
特性にメモリ性を有するトランジスタを用いてもよい。
【0070】本実施形態においても第1の実施形態と同
様、動画表示時には強誘電体薄膜からなる容量に電圧が
印加されないため入力信号電圧を小さくすることがで
き、従来の液晶表示装置よりも低電圧化が可能となり、
消費電力の小さい液晶表示装置を得ることが可能とな
る。
【0071】(実施形態4)本実施形態は、第1の実施
形態等で示した液晶表示装置の他の駆動方法に関するも
のである。本駆動方法について、図12及び図13に示
したタイミングチャートを参照して説明する。図12は
静止画モードにおけるタイミングチャート、図13は動
画モードにおけるタイミングチャートである。
【0072】静止画モードにおける駆動方法について、
図12に示したタイミングチャートを参照して説明す
る。
【0073】まず、各走査線(ゲート線)に対して選択
信号Vgon を順次供給することで線順次操作を行い、各
ゲート線に接続された主薄膜トランジスタを順次オン状
態にする。ゲートの選択期間は、前半のリセット期間T
r と後半の書き込み期間Twからなり、リセット期間Tr
では強誘電体の分極をリセットする信号Vr を信号線
から供給し(リセット)、書き込み期間Tw では画像信
号Vw を書き込む(書き込み)。このような表示信号の
リフレッシュを行う書き込みフレームTfw は、リフレ
ッシュごとに少なくとも1度あればよい。書き込みフレ
ーム期間Tfwでは、スイッチ線に接続された並列スイッ
チング素子はオフ状態(Vswoff )とすればよい。
【0074】書き込みフレーム期間Tfwに続く保持フレ
ーム期間Tfhでは、静止画モードとなるゲート線に対し
信号を与えて主薄膜トランジスタをオン状態とし、画素
状態を保持するための保持信号電圧Vh を印加する(保
持)。このような保持フレームは通常、書き込みフレー
ム後の2以上の所定フレーム期間続く。保持フレーム期
間Tfhにおいても、スイッチ線に接続された並列スイッ
チング素子はオフ状態とすればよい。
【0075】次に、動画モードにおける駆動方法につい
て、図13に示したタイミングチャートを参照して説明
する。
【0076】まず、各ゲート線に対して選択信号Vgon
を順次供給することで線順次操作を行い、各ゲート線に
接続された主薄膜トランジスタを順次オン状態にし、ゲ
ートが選択された期間に画像信号Vw を書き込む(書き
込み)。このような書き込みを各画素について1フレー
ム期間Tf 毎に1度ずつ行う。また、スイッチ線に接続
された並列スイッチング素子はオン状態(Vswon)とす
ればよい。なお、書き込みの前にリセットを行うように
してもよい。
【0077】本実施形態の駆動方法を用いることによ
り、1画面内で静止画表示と動画表示を同時に行うこと
が可能である。すなわち、同一の走査線に接続された複
数の画素単位で主薄膜トランジスタ及び並列薄膜トラン
ジスタのオン・オフ制御は可能であるため、走査線単位
で静止画と動画の切り替えが可能である。静止画を表示
する部分では並列薄膜トランジスタを選択的にオフ状態
にして図12に示したような静止画モードの駆動を行
い、動画を表示する部分では並列薄膜トランジスタを選
択的にオン状態にして図13に示したような動画モード
の駆動を行えばよい。なお、静止画を表示するか動画を
表示するかの判断は、ある画素に供給される表示信号が
連続する表示フレーム間で異なる場合には、当該画素の
表示は動画であると見なし、当該画素と同一の走査線に
接続された全ての画素を動画表示部分とする。
【0078】本実施形態においても第1の実施形態と同
様、動画表示時には強誘電体薄膜からなる容量に電圧が
印加されないため入力信号電圧を小さくすることがで
き、従来の液晶表示装置よりも低電圧化が可能となり、
消費電力の小さい液晶表示装置を得ることが可能とな
る。
【0079】(実施形態5)本実施形態は、第1の実施
形態等で示した液晶表示装置の全体的なシステム構成に
関するものである。以下、図14に示したブロック図を
参照して、本実施形態に係る液晶表示装置について説明
する。
【0080】図14に示した装置では、表示信号(画像
信号)及び同期信号が表示タイミングコントローラ61
に入力し、このタイミングコントローラ61で生成され
た信号がフレームメモリ62、走査線駆動回路63及び
スイッチ線駆動回路65(リセット線駆動回路)に送ら
れる。フレームメモリ62には、1フレーム分或いは数
フレーム分の表示信号が記録され、直前の1フレーム分
或いは数フレーム分の表示信号との間で表示信号が同一
であるかどうかが比較及び判断される。表示信号が同一
である場合には静止画、同一でない場合には動画である
と判断され、走査線駆動回路63、信号線駆動回路64
及びスイッチ線駆動回路65にそれぞれ、静止画モード
或いは動画モードに対応した信号が送られる。これらの
各駆動回路63、64及び65からは、静止画モード或
いは動画モードに対応した信号が表示領域66に供給さ
れる。表示領域66の構成は、例えば上述した各実施形
態に示したような構成となっている。
【0081】なお、動画モードと静止画モードの切り替
えのための表示信号の同一性についての判断は、フレー
ム毎に画面全体に対して行ってもよいし、フレーム毎に
各走査線線単位で行ってもよい。
【0082】(実施形態6)図15は本実施形態に係る
アクティブマトリクス型液晶表示装置の構成例を示した
図であり、図16は図15に示した単位画素12の等価
回路について示した図である。基本的な構成は図1及び
図2に示した第1の実施形態の構成と同様であり、対応
する構成要素については同一の参照番号を付している。
【0083】図1及び図2に示した構成では、スイッチ
線17が水平方向すなわち走査線13と平行な方向に配
置されていたが、本実施形態では、スイッチ線17が垂
直方向すなわち信号線14と平行な方向に配置されてい
る。このような構成に対し、図3及び図4に示すような
所定の信号を送ることにより表示動作を実現した。この
場合、動画モードと静止画モードの切り替えのための表
示信号の同一性についての判断は、フレームごとに画面
全体に対して行えばよい。
【0084】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。
【0085】
【発明の効果】本発明によれば、強誘電体のメモリ性を
利用した液晶表示装置において、強誘電体容量に並列に
スイッチング素子を設けたことにより、静止画表示と動
画表示とで強誘電体容量の接続状態を変えることができ
るため、動画表示における駆動電圧の低減をはかること
ができ、消費電力の少ない液晶表示装置を得ることが可
能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る液晶表示装置の
基本的な構成例を示した図。
【図2】本発明の第1の実施形態に係る液晶表示装置の
単位画素についてその等価回路を示した図。
【図3】本発明の第1の実施形態に係る液晶表示装置の
静止画モードにおける駆動方法を示したタイミングチャ
ート。
【図4】本発明の第1の実施形態に係る液晶表示装置の
動画モードにおける駆動方法を示したタイミングチャー
ト。
【図5】本発明の第2の実施形態に係る液晶表示装置に
ついてその単位画素の構成例を示した平面図。
【図6】本発明の第2の実施形態に係る液晶表示装置に
ついてその単位画素の構成例を示した断面図。
【図7】本発明の第3の実施形態に係る液晶表示装置に
ついてその単位画素の構成例を示した平面図。
【図8】本発明の第3の実施形態に係る液晶表示装置に
ついてその単位画素の構成例を示した断面図。
【図9】本発明の第3の実施形態に係り、MFS−FE
Tのドレイン電流のゲート電圧に対する特性を示した
図。
【図10】本発明の第3の実施形態に係る液晶表示装置
の静止画モードにおける駆動方法を示したタイミングチ
ャート。
【図11】本発明の第3の実施形態に係る液晶表示装置
の動画モードにおける駆動方法を示したタイミングチャ
ート。
【図12】本発明の第4の実施形態に係る液晶表示装置
の静止画モードにおける駆動方法を示したタイミングチ
ャート。
【図13】本発明の第4の実施形態に係る液晶表示装置
の動画モードにおける駆動方法を示したタイミングチャ
ート。
【図14】本発明の第5の実施形態に係る液晶表示装置
のシステム構成を示したブロック図。
【図15】本発明の第6の実施形態に係る液晶表示装置
の構成例を示した図。
【図16】本発明の第6の実施形態に係る液晶表示装置
の単位画素についてその等価回路を示した図。
【図17】従来技術に係る液晶表示装置の基本的な構成
例を示した図。
【図18】従来技術に係る液晶表示装置の単位画素につ
いてその等価回路を示した図。
【図19】従来技術に係る液晶表示装置の単位画素につ
いてその等価回路を示した図。
【図20】従来技術に係る液晶表示装置の駆動方法を示
したタイミングチャート。
【図21】従来技術に係る液晶表示装置に関し、強誘電
体キャパシタのヒステリシス特性及び負荷曲線を示した
図。
【図22】従来技術に係る液晶表示装置に関し、強誘電
体キャパシタのヒステリシス特性及び負荷曲線をモデル
化して示した図。
【符号の説明】
11、66…表示領域 12…単位画素 13…走査線 14…信号線 15、63…走査線駆動回路 16、64…信号線駆動回路 17…スイッチ線 18、65…スイッチ線駆動回路 31…薄膜トランジスタ(主トランジスタ) 32…強誘電体キャパシタ 33…液晶層 34…画素電極 35…対向電極 36…薄膜トランジスタ(並列トランジスタ) 61…タイミングコントローラ 62…フレームメモリ 101a、101b、201a、201b…ガラス基板 102、202…アンダーコート層 103、203b…下地電極パターン 104、204a、204b…強誘電体薄膜 105、205…強誘電体キャパシタ上部電極 106a、106b、206a…ゲート電極 107、207…ゲート絶縁膜 108a、108b、208a、208b…チャネル層 109a、109b、209a、209b…チャネルス
トッパー層 110a〜110d、210a〜210d…ソース・ド
レイン電極 111、211…感光性樹脂層 112、212…凹凸パターン層 113、213…画素電極 114a、114b、214a、214b…配向膜 115、215…液晶層 116、216…対向電極 117、217…カラーフィルタ層 118、218…ブラックマトリクス層 119、219…スペーサ 203a…MFS−FETのゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 624 G09G 3/36 3/36 G02F 1/136 500 (72)発明者 秋山 政彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 Fターム(参考) 2H092 JA24 JA33 JA35 JA36 JA39 JA43 JA44 JB07 JB42 JB52 JB57 JB63 JB67 KA05 KA12 KA18 KA19 KA22 KB05 KB24 KB28 MA05 MA07 PA08 PA09 QA07 QA08 QA10 QA15 2H093 NA16 NA43 NA53 ND38 ND39 NF05 NF06 NF11 NF13 5C006 AA01 AA22 AC11 AC15 AC22 AC24 AF44 BA12 BB15 BC06 BF02 FA46 FA47 5C080 AA10 BB05 CC03 DD26 FF11 GG05 GG08 JJ02 JJ03 JJ04 JJ05 JJ06 KK02 KK07 KK43 5C094 AA22 BA03 BA09 BA43 CA19 DA13 DA15 DB01 DB04 EA04 EA10 EB02 FA01 FA02 FB16 GA10

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】水平方向に設けられた複数の走査線と垂直
    方向に設けられた複数の信号線との交差部に対応して設
    けられ、画素電極と対向電極とに挟まれる液晶層から成
    る複数の画素部を有する液晶表示装置であって、 前記画素部は、 第1端が前記画素電極に接続される強誘電体容量と、 第1端が前記信号線に接続され、第2端が前記強誘電体
    容量の第2端に接続され、前記走査線からの走査信号に
    よって制御される第1のスイッチング素子と、 前記強誘電体容量に並列接続された第2のスイッチング
    素子と、 を具備することを特徴とする液晶表示装置。
  2. 【請求項2】前記画素部に供給される表示信号の連続す
    る表示フレーム間での比較結果に基づき、該表示信号が
    連続する表示フレーム間で異なる場合に前記第2のスイ
    ッチング素子をオン状態に制御する制御部をさらに有す
    ることを特徴とする請求項1に記載の液晶表示装置。
  3. 【請求項3】前記制御部は、同一の走査線に接続された
    複数の画素部単位で第2のスイッチング素子のオン・オ
    フを制御可能であり、ある画素部に供給される表示信号
    が連続する表示フレーム間で異なる場合に、該画素部及
    び該画素部と同一の走査線に接続された他の画素部が有
    する第2のスイッチング素子を選択的にオン状態にする
    ものであることを特徴とする請求項2に記載の液晶表示
    装置。
  4. 【請求項4】前記画素部には、前記第2のスイッチング
    素子がオン状態のときにはオフ状態のときよりも振幅の
    小さな表示信号が供給されることを特徴とする請求項1
    に記載の液晶表示装置。
JP2000368690A 2000-12-04 2000-12-04 液晶表示装置 Expired - Fee Related JP3382221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000368690A JP3382221B2 (ja) 2000-12-04 2000-12-04 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000368690A JP3382221B2 (ja) 2000-12-04 2000-12-04 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2002169181A true JP2002169181A (ja) 2002-06-14
JP3382221B2 JP3382221B2 (ja) 2003-03-04

Family

ID=18838860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000368690A Expired - Fee Related JP3382221B2 (ja) 2000-12-04 2000-12-04 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3382221B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004220021A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd 表示装置
JP2004272270A (ja) * 2003-03-11 2004-09-30 Samsung Electronics Co Ltd 液晶表示装置の駆動装置及びその方法
JP2007041610A (ja) * 2006-09-08 2007-02-15 Hitachi Ltd 画像表示装置および画像表示モジュール
JP2007172592A (ja) * 2005-11-25 2007-07-05 Semiconductor Energy Lab Co Ltd 半導体装置
US7616375B2 (en) 2007-01-22 2009-11-10 Seiko Epson Corporation Display device, method for manufacturing display device, and electronic paper
KR101073364B1 (ko) * 2002-12-27 2011-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 디바이스
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
CN103839526A (zh) * 2012-11-22 2014-06-04 联咏科技股份有限公司 显示装置
WO2016080244A1 (ja) * 2014-11-19 2016-05-26 シャープ株式会社 光学装置
US9373293B2 (en) 2012-11-12 2016-06-21 Novatek Microelectronics Corp. Display panel and display apparatus
JP2016225649A (ja) * 2008-10-03 2016-12-28 株式会社半導体エネルギー研究所 表示装置
WO2023087775A1 (zh) * 2021-11-22 2023-05-25 西安电子科技大学 非易失性铁电电容及显示驱动电路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073364B1 (ko) * 2002-12-27 2011-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 디바이스
JP2004220021A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd 表示装置
JP2004272270A (ja) * 2003-03-11 2004-09-30 Samsung Electronics Co Ltd 液晶表示装置の駆動装置及びその方法
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
JP2007172592A (ja) * 2005-11-25 2007-07-05 Semiconductor Energy Lab Co Ltd 半導体装置
JP4545726B2 (ja) * 2006-09-08 2010-09-15 株式会社日立製作所 画像表示装置および画像表示モジュール
JP2007041610A (ja) * 2006-09-08 2007-02-15 Hitachi Ltd 画像表示装置および画像表示モジュール
US7616375B2 (en) 2007-01-22 2009-11-10 Seiko Epson Corporation Display device, method for manufacturing display device, and electronic paper
JP2016225649A (ja) * 2008-10-03 2016-12-28 株式会社半導体エネルギー研究所 表示装置
US9373293B2 (en) 2012-11-12 2016-06-21 Novatek Microelectronics Corp. Display panel and display apparatus
CN103839526A (zh) * 2012-11-22 2014-06-04 联咏科技股份有限公司 显示装置
WO2016080244A1 (ja) * 2014-11-19 2016-05-26 シャープ株式会社 光学装置
WO2023087775A1 (zh) * 2021-11-22 2023-05-25 西安电子科技大学 非易失性铁电电容及显示驱动电路

Also Published As

Publication number Publication date
JP3382221B2 (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
US7084849B2 (en) Liquid crystal display device
US5952991A (en) Liquid crystal display
JP4072332B2 (ja) 液晶表示装置およびその駆動方法
KR100248360B1 (ko) 액정표시장치
JP3406772B2 (ja) アクティブマトリクス型液晶表示装置
US7088330B2 (en) Active matrix substrate, display device and method for driving the display device
JP3382221B2 (ja) 液晶表示装置
US7084842B2 (en) Apparatus and method for driving liquid crystal display device
JPH10253994A (ja) 液晶表示装置
JP3442551B2 (ja) 液晶表示装置
JP3361040B2 (ja) 液晶表示素子
JPH06230414A (ja) 液晶表示素子
JP2003005154A (ja) 液晶表示装置の制御装置
JP3382220B2 (ja) 液晶表示装置
JP3281763B2 (ja) 液晶表示装置の駆動方法
JPH05216007A (ja) 液晶素子およびその駆動方法
JPH02304532A (ja) アクテブマトリクス型液晶表示装置
JPH06266318A (ja) アクティブマトリクス形液晶装置の駆動方法
JP3319562B2 (ja) 液晶表示装置
JPH0933893A (ja) 液晶表示装置
JPH07114002A (ja) アクティブマトリクス型液晶ディスプレイの駆動方法
JPH07120721A (ja) アクティブマトリクス型液晶表示素子
JP2001051304A (ja) 液晶表示素子及びその駆動方法
JPH08146384A (ja) アクティブマトリックス型液晶表示素子
JPH0720482A (ja) 液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R151 Written notification of patent or utility model registration

Ref document number: 3382221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131220

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees