JPH07114002A - アクティブマトリクス型液晶ディスプレイの駆動方法 - Google Patents
アクティブマトリクス型液晶ディスプレイの駆動方法Info
- Publication number
- JPH07114002A JPH07114002A JP5259526A JP25952693A JPH07114002A JP H07114002 A JPH07114002 A JP H07114002A JP 5259526 A JP5259526 A JP 5259526A JP 25952693 A JP25952693 A JP 25952693A JP H07114002 A JPH07114002 A JP H07114002A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- pixel
- crystal display
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/367—Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 鮮明で高コントラストの画像表示が可能な液
晶ディスプレイを提供することにある。 【構成】 第１の絶縁基板１上に形成された画像電極２
と該画像電極上に形成された強誘電体層３と該強誘電体
層上に形成された画素電極４と、第２の絶縁基板５上に
形成された走査電極６と、前記画素電極と前記走査電極
の間に液晶材料が配設された画素を有するアクティブマ
トリクス型液晶ディスプレイの駆動方法であって、各画
素への入力信号書込み時に選択された画素の液晶材料に
電気光学的特性の透過率が５０％以下となる実効電圧を
印加するようにした。
晶ディスプレイを提供することにある。 【構成】 第１の絶縁基板１上に形成された画像電極２
と該画像電極上に形成された強誘電体層３と該強誘電体
層上に形成された画素電極４と、第２の絶縁基板５上に
形成された走査電極６と、前記画素電極と前記走査電極
の間に液晶材料が配設された画素を有するアクティブマ
トリクス型液晶ディスプレイの駆動方法であって、各画
素への入力信号書込み時に選択された画素の液晶材料に
電気光学的特性の透過率が５０％以下となる実効電圧を
印加するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体からなるアク
ティブ素子を画素駆動用素子として用いたアクティブマ
トリクス型液晶ディスプレイの駆動方法に関する。
ティブ素子を画素駆動用素子として用いたアクティブマ
トリクス型液晶ディスプレイの駆動方法に関する。
【０００２】
【従来の技術】液晶ディスプレイは主として各画素をマ
トリクス状に配列したマトリクス型が用いられており、
マトリクス型液晶ディスプレイは、駆動方式から、単純
マトリクス型液晶ディスプレイとアクティブマトリクス
型液晶ディスプレイに分けられる。アクティブマトリク
ス型液晶ディスプレイは、各画素にダイオードやトラン
ジスタのような非線形抵抗素子とコンデンサを組合せた
記憶用素子を接続したもので、入力信号によって該非線
形抵抗を動作させ該コンデンサに電荷を蓄積し、入力信
号を消去した後にも前記コンデンサに保持された電荷に
よって動作し続けるのでスタティック駆動とほぼ同じコ
ントラストが得られることから、表示容量の増加にとも
なって広く用いられるようになっている。アクティブ素
子としてはダイオードやＭＩＭ（ｍｅｔａｌ−ｉｎｓｕ
ｌａｔｏｒ−ｍｅｔａｌ）素子などがあるが、最も一般
的な素子として薄膜トランジスタ（ＴＦＴ）が用いられ
ている。
トリクス状に配列したマトリクス型が用いられており、
マトリクス型液晶ディスプレイは、駆動方式から、単純
マトリクス型液晶ディスプレイとアクティブマトリクス
型液晶ディスプレイに分けられる。アクティブマトリク
ス型液晶ディスプレイは、各画素にダイオードやトラン
ジスタのような非線形抵抗素子とコンデンサを組合せた
記憶用素子を接続したもので、入力信号によって該非線
形抵抗を動作させ該コンデンサに電荷を蓄積し、入力信
号を消去した後にも前記コンデンサに保持された電荷に
よって動作し続けるのでスタティック駆動とほぼ同じコ
ントラストが得られることから、表示容量の増加にとも
なって広く用いられるようになっている。アクティブ素
子としてはダイオードやＭＩＭ（ｍｅｔａｌ−ｉｎｓｕ
ｌａｔｏｒ−ｍｅｔａｌ）素子などがあるが、最も一般
的な素子として薄膜トランジスタ（ＴＦＴ）が用いられ
ている。
【０００３】この薄膜トランジスタを用いたアクティブ
マトリクス型液晶ディスプレイの構造の概念を示す一画
素分の断面図を図７に示す。ＴＦＴ液晶ディスプレイ
は、ガラス基板１１上に形成されたゲート電極１２と，
該ゲート電極上に形成されたゲート絶縁膜１３と，前記
ゲート電極上方に設けたアモルファスシリコン（ａ−Ｓ
ｉ）からなるチャネル１４と，チャネルの両端上部に設
けたソース領域１５およびドレイン領域１６と，該ソー
ス領域およびドレイン領域上にそれぞれ設けたソース電
極１７およびドレイン電極１８からなる薄膜トランジス
タ（ＴＦＴ部）に画素電極１９が接続されてなる下側基
板Ａと、ガラス基板２０上に透明金属からなる走査電極
２１が形成された上側基板Ｂとの間に液晶Ｃが配置され
て液晶素子を形成し、この液晶素子の複数がマトリクス
状に配置されてアクティブマトリクス型液晶ディスプレ
イを構成している。
マトリクス型液晶ディスプレイの構造の概念を示す一画
素分の断面図を図７に示す。ＴＦＴ液晶ディスプレイ
は、ガラス基板１１上に形成されたゲート電極１２と，
該ゲート電極上に形成されたゲート絶縁膜１３と，前記
ゲート電極上方に設けたアモルファスシリコン（ａ−Ｓ
ｉ）からなるチャネル１４と，チャネルの両端上部に設
けたソース領域１５およびドレイン領域１６と，該ソー
ス領域およびドレイン領域上にそれぞれ設けたソース電
極１７およびドレイン電極１８からなる薄膜トランジス
タ（ＴＦＴ部）に画素電極１９が接続されてなる下側基
板Ａと、ガラス基板２０上に透明金属からなる走査電極
２１が形成された上側基板Ｂとの間に液晶Ｃが配置され
て液晶素子を形成し、この液晶素子の複数がマトリクス
状に配置されてアクティブマトリクス型液晶ディスプレ
イを構成している。
【０００４】この薄膜トランジスタを用いたアクティブ
マトリクス型液晶ディスプレイは、ソース電極１７に印
加された画像情報（入力信号）を、ゲート電極１２に印
加される電圧によってオンオフが制御されるチャネル１
４を通して画素電極１９と走査電極２１間に保持された
液晶Ｃに伝え、該画像情報は液晶Ｃが形成する静電容量
に電荷として保持される。ところが液晶Ｃに保持された
電荷は、液晶自体の漏洩および薄膜トランジスタの漏洩
電流などに起因して、時間とともに減少していく。この
ため表示画像のコントラストが時間とともに低下する不
都合を生じることがあった。さらに、薄膜トランジスタ
を形成するプロセスが複雑で、大面積の液晶ディスプレ
イを作製する場合歩留まりが悪くなるといった問題があ
った。
マトリクス型液晶ディスプレイは、ソース電極１７に印
加された画像情報（入力信号）を、ゲート電極１２に印
加される電圧によってオンオフが制御されるチャネル１
４を通して画素電極１９と走査電極２１間に保持された
液晶Ｃに伝え、該画像情報は液晶Ｃが形成する静電容量
に電荷として保持される。ところが液晶Ｃに保持された
電荷は、液晶自体の漏洩および薄膜トランジスタの漏洩
電流などに起因して、時間とともに減少していく。この
ため表示画像のコントラストが時間とともに低下する不
都合を生じることがあった。さらに、薄膜トランジスタ
を形成するプロセスが複雑で、大面積の液晶ディスプレ
イを作製する場合歩留まりが悪くなるといった問題があ
った。
【０００５】このような問題を解決するために、特開昭
６４−４７２１号公報に示されるように、アクティブ素
子として薄膜トランジスタに代えて強誘電体を用いるこ
とによって、単純な構造を有するとともに、少ない工程
数の作製プロセスで高画質な液晶ディスプレイを実現す
る提案がある。この強誘電体からなるアクティブ素子を
駆動素子として用いたアクティブマトリクス液晶ディス
プレイの１画素分の断面構造を図１に示し、その下側基
板Ａの上面図を図２に示す。下側基板Ａとして、ガラス
基板１上に画像情報が入力される画像電極２を設け、そ
の上にＴｉＢａＯ3，ＰｂＴｉ，ＷＯ3等のペロブスカイ
ト型強誘電体やロッシェル塩，酒石酸塩，ＫＤＰ，リン
酸塩，ひ酸塩などのリン酸二水素アルカリ系強誘電体，
ＧＡＳＨ，ＴＧＳ等のグアニジン系強誘電体，ＬｉＮｂ
Ｏ3，ＬｉＴａＯ3，ＰｂＴｉＯ3等の非晶質強誘電体，
ＰＶＦ2，ＴｒＦＥおよび両者の共重号体等の高分子強
誘電体，Ｂ14Ｔｉ3Ｏ12等の単結晶または多結晶からな
る強誘電体からなる強誘電体層３を画素全面にわたって
形成し、さらに前記画像電極および前記強誘電体層の上
に画素電極４を形成する。そして上記下部基板Ａとガラ
ス基板５上に透明金属からなる走査電極６が形成された
上側基板Ｂとの間に液晶Ｃが配置されて１画素分の液晶
素子が形成される。このアクティブ素子は、強誘電体に
電界を印加するとその電界を取り除いたあとでも強誘電
体中に残留分極と呼ばれる電界が残り、また残った電界
は逆極性の抗電界を印加することによって消滅するとい
う強誘電体が持つ残留分極性をアクティブマトリクス型
液晶ディスプレイの駆動素子として用いるものである。
６４−４７２１号公報に示されるように、アクティブ素
子として薄膜トランジスタに代えて強誘電体を用いるこ
とによって、単純な構造を有するとともに、少ない工程
数の作製プロセスで高画質な液晶ディスプレイを実現す
る提案がある。この強誘電体からなるアクティブ素子を
駆動素子として用いたアクティブマトリクス液晶ディス
プレイの１画素分の断面構造を図１に示し、その下側基
板Ａの上面図を図２に示す。下側基板Ａとして、ガラス
基板１上に画像情報が入力される画像電極２を設け、そ
の上にＴｉＢａＯ3，ＰｂＴｉ，ＷＯ3等のペロブスカイ
ト型強誘電体やロッシェル塩，酒石酸塩，ＫＤＰ，リン
酸塩，ひ酸塩などのリン酸二水素アルカリ系強誘電体，
ＧＡＳＨ，ＴＧＳ等のグアニジン系強誘電体，ＬｉＮｂ
Ｏ3，ＬｉＴａＯ3，ＰｂＴｉＯ3等の非晶質強誘電体，
ＰＶＦ2，ＴｒＦＥおよび両者の共重号体等の高分子強
誘電体，Ｂ14Ｔｉ3Ｏ12等の単結晶または多結晶からな
る強誘電体からなる強誘電体層３を画素全面にわたって
形成し、さらに前記画像電極および前記強誘電体層の上
に画素電極４を形成する。そして上記下部基板Ａとガラ
ス基板５上に透明金属からなる走査電極６が形成された
上側基板Ｂとの間に液晶Ｃが配置されて１画素分の液晶
素子が形成される。このアクティブ素子は、強誘電体に
電界を印加するとその電界を取り除いたあとでも強誘電
体中に残留分極と呼ばれる電界が残り、また残った電界
は逆極性の抗電界を印加することによって消滅するとい
う強誘電体が持つ残留分極性をアクティブマトリクス型
液晶ディスプレイの駆動素子として用いるものである。
【０００６】強誘電体の電界−電荷密度特性を図６を用
いて説明する。図中、横軸は強誘電体に印加する電界強
度Ｅを示し、縦軸は強誘電体に蓄積される電荷密度Ｐを
示す。強誘電体に印加する電荷Ｅを増大させると強誘電
体中の電荷密度Ｐは増大する。電界Ｅ0を印加した後強
誘電体に印加する電界を取り除いた後にも強誘電体には
残留分極Ｐｒとよばれる電荷密度が残留し、この電荷密
度と極性に相当する内部電界を生じる。ここで、外部か
ら残留分極を零にする大きさの抗電界Ｅｃと呼ばれる残
留分極と逆極性の電界−Ｅｃを印加すると残留分極は消
滅し、さらに大きな逆極性の電界−Ｅｏを印加すると強
誘電体内には前回とは逆極性の電荷が蓄積され、電界−
Ｅｏを切った後に残留分極−Ｐｒを生じ、この電荷密度
に相当する前回とは逆極性の内部電界が生じる。残留分
極Ｐｒまたは−Ｐｒに対応して生じる電界を、強誘電体
に直列に接続された液晶に印加することができる。
いて説明する。図中、横軸は強誘電体に印加する電界強
度Ｅを示し、縦軸は強誘電体に蓄積される電荷密度Ｐを
示す。強誘電体に印加する電荷Ｅを増大させると強誘電
体中の電荷密度Ｐは増大する。電界Ｅ0を印加した後強
誘電体に印加する電界を取り除いた後にも強誘電体には
残留分極Ｐｒとよばれる電荷密度が残留し、この電荷密
度と極性に相当する内部電界を生じる。ここで、外部か
ら残留分極を零にする大きさの抗電界Ｅｃと呼ばれる残
留分極と逆極性の電界−Ｅｃを印加すると残留分極は消
滅し、さらに大きな逆極性の電界−Ｅｏを印加すると強
誘電体内には前回とは逆極性の電荷が蓄積され、電界−
Ｅｏを切った後に残留分極−Ｐｒを生じ、この電荷密度
に相当する前回とは逆極性の内部電界が生じる。残留分
極Ｐｒまたは−Ｐｒに対応して生じる電界を、強誘電体
に直列に接続された液晶に印加することができる。
【０００７】この液晶素子の等価回路を、図３に示す。
前記画素電極４と走査電極６が対向した部分（図２のｊ
×ｋ部）に形成される液晶部３０の容量成分ＣLCと、前
記画像電極２と画素電極４が対向した部分に形成される
強誘電体部４０の容量成分ＣFEが直列に接続された素子
（画素）Ｐmnとして示され、各画素Ｐ11…Ｐ1n，Ｐ21…
Ｐ2n，Ｐm1…Ｐmnの各走査電極はそれぞれ走査ラインａ
１，ａ２，…ａｍに並列に接続され、各画素Ｐ11…
Ｐm1，Ｐ12…Ｐm2，Ｐ1n…Ｐmnの各画像電極はそれぞれ
画像信号ラインに並列に接続されてマトリクスを構成し
ている。
前記画素電極４と走査電極６が対向した部分（図２のｊ
×ｋ部）に形成される液晶部３０の容量成分ＣLCと、前
記画像電極２と画素電極４が対向した部分に形成される
強誘電体部４０の容量成分ＣFEが直列に接続された素子
（画素）Ｐmnとして示され、各画素Ｐ11…Ｐ1n，Ｐ21…
Ｐ2n，Ｐm1…Ｐmnの各走査電極はそれぞれ走査ラインａ
１，ａ２，…ａｍに並列に接続され、各画素Ｐ11…
Ｐm1，Ｐ12…Ｐm2，Ｐ1n…Ｐmnの各画像電極はそれぞれ
画像信号ラインに並列に接続されてマトリクスを構成し
ている。
【０００８】このような強誘電体からなるアクティブ素
子を用いたアクティブマトリクス型液晶ディスプレイに
対して図４に示すような駆動方法が提案されている。図
４のａ１，ａ２，…ａｍは，図３の走査ラインａ１，ａ
２，…ａｍに印加される走査信号を示し、図４のｂ１，
ｂ２…ｂｎは、図３の画像信号ラインｂ１，ｂ２，…ｂ
ｎに印加される画像信号を示している。走査ラインに走
査電圧＋Ｖｓもしくは−Ｖｓの走査信号を順次印加する
ことによって画像情報を書き込む画素列を選択する。画
像信号ラインｂ１，ｂ２，…ｂｎに画像電圧＋Ｖｄもし
くは−Ｖｄの画像信号を印加することによって、走査信
号が印加された走査ラインに接続された各画素にそれぞ
れの画像信号データを送る。
子を用いたアクティブマトリクス型液晶ディスプレイに
対して図４に示すような駆動方法が提案されている。図
４のａ１，ａ２，…ａｍは，図３の走査ラインａ１，ａ
２，…ａｍに印加される走査信号を示し、図４のｂ１，
ｂ２…ｂｎは、図３の画像信号ラインｂ１，ｂ２，…ｂ
ｎに印加される画像信号を示している。走査ラインに走
査電圧＋Ｖｓもしくは−Ｖｓの走査信号を順次印加する
ことによって画像情報を書き込む画素列を選択する。画
像信号ラインｂ１，ｂ２，…ｂｎに画像電圧＋Ｖｄもし
くは−Ｖｄの画像信号を印加することによって、走査信
号が印加された走査ラインに接続された各画素にそれぞ
れの画像信号データを送る。
【０００９】第１のフィールドの期間Ｔ１で、選択され
る走査ラインａ１に＋Ｖｓが印加されると、走査ライン
ａ１に接続された画素の内オンとなる画素の画像信号欄
ｂ２には−Ｖｄの電圧が、オフとなる画素の画像信号ラ
インｂ１，ｂｎには＋Ｖｓの電圧が印加される。これ同
様に走査ラインがａ２…ａｍと順次選択され第１のフィ
ールドの信号処理が行なわれると第２のフィールドの走
査が実行される。第２のフィールドでは、選択される走
査ラインａ１，ａ２…ａｍに順次−Ｖｄの電圧が印加さ
れ、オンとなる画素の画像信号ラインには＋Ｖｄの電圧
が、オフとなる画素の画像信号ラインには−Ｖｄの電圧
が印加される。
る走査ラインａ１に＋Ｖｓが印加されると、走査ライン
ａ１に接続された画素の内オンとなる画素の画像信号欄
ｂ２には−Ｖｄの電圧が、オフとなる画素の画像信号ラ
インｂ１，ｂｎには＋Ｖｓの電圧が印加される。これ同
様に走査ラインがａ２…ａｍと順次選択され第１のフィ
ールドの信号処理が行なわれると第２のフィールドの走
査が実行される。第２のフィールドでは、選択される走
査ラインａ１，ａ２…ａｍに順次−Ｖｄの電圧が印加さ
れ、オンとなる画素の画像信号ラインには＋Ｖｄの電圧
が、オフとなる画素の画像信号ラインには−Ｖｄの電圧
が印加される。
【００１０】今、図４の期間Ｔ1で走査信号＋Ｖｓが印
加された走査ラインａ１に接続された各画素Ｐ11，
Ｐ12，…Ｐ1nの内、画像信号−Ｖｄが印加された画像信
号ラインｂ２に接続された液晶がオン状態にされる表示
画素Ｐ12には、走査電圧Ｖｓと画像信号電圧Ｖｄの和か
らなる選択電圧Ｖ（選択）が印加され、画像信号電圧＋
Ｖｄが印加された画像信号ラインｂ１，…ｂｎに接続さ
れた液晶がオフ状態にされる非表示画素Ｐ11，Ｐ1nに
は、それぞれ走査電圧Ｖｓと画像信号電圧Ｖｄの差から
なる非選択電圧Ｖ（非選択）の電圧が印加される。ま
た、走査信号Ｖｓが印加されていない０電位である走査
ラインａ１’，…ａｎに接続された各画素Ｐ21，Ｐ22，
…Ｐmnには、それぞれ画像信号電圧＋Ｖｄまたは−Ｖｄ
の走査ライン非選択電圧Ｖ（非選択ライン）の電圧が印
加される。
加された走査ラインａ１に接続された各画素Ｐ11，
Ｐ12，…Ｐ1nの内、画像信号−Ｖｄが印加された画像信
号ラインｂ２に接続された液晶がオン状態にされる表示
画素Ｐ12には、走査電圧Ｖｓと画像信号電圧Ｖｄの和か
らなる選択電圧Ｖ（選択）が印加され、画像信号電圧＋
Ｖｄが印加された画像信号ラインｂ１，…ｂｎに接続さ
れた液晶がオフ状態にされる非表示画素Ｐ11，Ｐ1nに
は、それぞれ走査電圧Ｖｓと画像信号電圧Ｖｄの差から
なる非選択電圧Ｖ（非選択）の電圧が印加される。ま
た、走査信号Ｖｓが印加されていない０電位である走査
ラインａ１’，…ａｎに接続された各画素Ｐ21，Ｐ22，
…Ｐmnには、それぞれ画像信号電圧＋Ｖｄまたは−Ｖｄ
の走査ライン非選択電圧Ｖ（非選択ライン）の電圧が印
加される。
【００１１】ここで、各画素の強誘電体部４０には液晶
部３０の容量ＣLCと強誘電体部４０の容量ＣFEの比に比
例した電圧が印加される。選択電圧Ｖ（選択）が印加さ
れる表示画素Ｐ12の強誘電体には下記の式で与えられる
電圧ＶFE ＶFE＝Ｖ（選択）×ＣLC／（ＣLC＋ＣFE） ＝（Ｖｓ＋Ｖｄ）×ＣLC／（ＣLC＋ＣFE） が印加される。非選択電圧Ｖ（非選択）が印加される非
表示画素Ｐ11，Ｐ1nの強誘電体には下記の式で与えられ
る電圧ＶFE ＶFE＝Ｖ（非選択）×ＣLC／（ＣLC＋ＣFE） ＝（Ｖｓ−Ｖｄ）×ＣLC／（ＣLC＋ＣFE） が印加される。また、走査ライン非選択電圧Ｖ（非選択
ライン）が印加される画素Ｐ21，Ｐ22，…Ｐmnの強誘電
体には下記の式で与えられる電圧ＶFE VFE＝Ｖ（非選択ライン）×ＣLC／（ＣLC＋ＣFE） ＝±Ｖｄ×ＣLC／（ＣLC＋ＣFE） が印加される。
部３０の容量ＣLCと強誘電体部４０の容量ＣFEの比に比
例した電圧が印加される。選択電圧Ｖ（選択）が印加さ
れる表示画素Ｐ12の強誘電体には下記の式で与えられる
電圧ＶFE ＶFE＝Ｖ（選択）×ＣLC／（ＣLC＋ＣFE） ＝（Ｖｓ＋Ｖｄ）×ＣLC／（ＣLC＋ＣFE） が印加される。非選択電圧Ｖ（非選択）が印加される非
表示画素Ｐ11，Ｐ1nの強誘電体には下記の式で与えられ
る電圧ＶFE ＶFE＝Ｖ（非選択）×ＣLC／（ＣLC＋ＣFE） ＝（Ｖｓ−Ｖｄ）×ＣLC／（ＣLC＋ＣFE） が印加される。また、走査ライン非選択電圧Ｖ（非選択
ライン）が印加される画素Ｐ21，Ｐ22，…Ｐmnの強誘電
体には下記の式で与えられる電圧ＶFE VFE＝Ｖ（非選択ライン）×ＣLC／（ＣLC＋ＣFE） ＝±Ｖｄ×ＣLC／（ＣLC＋ＣFE） が印加される。
【００１２】上記アクティブマトリクス型ディスプレイ
に用いられる強誘電体の電界−電荷密度特性は前述のと
おり図６に示されている。走査が順次進行して各画素の
強誘電体に印加される電圧ＶFEが取り除かれた後、当該
強誘電体４０には、印加された電圧ＶFEに比例した残留
分極ＰRに基づく内部電界を生じる。この内部電界は、
前記強誘電体の印加電圧ＶFEに比例した電圧ＶREMを液
晶部３０に印加することになる。
に用いられる強誘電体の電界−電荷密度特性は前述のと
おり図６に示されている。走査が順次進行して各画素の
強誘電体に印加される電圧ＶFEが取り除かれた後、当該
強誘電体４０には、印加された電圧ＶFEに比例した残留
分極ＰRに基づく内部電界を生じる。この内部電界は、
前記強誘電体の印加電圧ＶFEに比例した電圧ＶREMを液
晶部３０に印加することになる。
【００１３】ここで、図５を用いて、液晶素子に印加さ
れる電圧とこの電圧による液晶素子部の光透過率の電気
光学的特性について説明する。図５に示される特性曲線
は、液晶素子の画素電極と走査電極との間に印加される
実効電圧Ｖと液晶素子部の光透過率の関係を示すもの
で、光透過率が５０％となるときの液晶素子に印加され
る実効電圧を動作閾値電圧Ｖｔｈとすると、これを中心
とした印加電圧の変化に対する光透過率の変化の割合は
比較的緩慢である。すなわち、液晶に印加される電圧が
変化すると光透過率は変化してしまうので、画素をマト
リクス状に配列して駆動するときには、表示画素以外の
電極にも種々の分圧電圧が印加され、クロストークが発
生しコントラストが低下するおそれがあった。
れる電圧とこの電圧による液晶素子部の光透過率の電気
光学的特性について説明する。図５に示される特性曲線
は、液晶素子の画素電極と走査電極との間に印加される
実効電圧Ｖと液晶素子部の光透過率の関係を示すもの
で、光透過率が５０％となるときの液晶素子に印加され
る実効電圧を動作閾値電圧Ｖｔｈとすると、これを中心
とした印加電圧の変化に対する光透過率の変化の割合は
比較的緩慢である。すなわち、液晶に印加される電圧が
変化すると光透過率は変化してしまうので、画素をマト
リクス状に配列して駆動するときには、表示画素以外の
電極にも種々の分圧電圧が印加され、クロストークが発
生しコントラストが低下するおそれがあった。
【００１４】図４において期間Ｔ1が終了し、走査ライ
ンａ１に印加された電圧Ｖｓが消滅すると、強誘電体に
はこの分圧電圧ＶFEに基づく残留分極Ｐｒが残り、この
残留分極Ｐｒに基づく残留電圧ＶREMが強誘電体部４０
の両端間に生じる。この電圧ＶREMは液晶部３０に印加
され、ＶREMが動作閾値電圧Ｖｔｈよりも大きくなるよ
うな選択電圧Ｖ（選択）が印加された画素は動作（Ｏ
Ｎ）になる。この電圧ＶREMが閾値電圧Ｖｔｈ以下にな
るような非選択電圧Ｖ（非選択）が印加された各画素
は、液晶の電気光学的特性で透過率が５０％以下とな
り、液晶は実値的に非動作（ＯＦＦ）の状態になる。同
様に、走査ライン非選択電圧Ｖ（非選択ライン）が印加
された画素は、上記の閾値電圧Ｖｔｈよりはるかに低い
電圧が印加されるので液晶はＯＦＦになる。次に、期間
Ｔ2では走査ラインａ２に走査電圧Ｖｓが印加され、画
像信号ラインｂ１，ｂ２，…ｂｎに夫々図示の画像信号
電圧＋Ｖｄまたは−Ｖｄが印加されると、画素Ｐ2nには
選択電圧Ｖ（選択）が、画素Ｐ21、Ｐ22には非選択電圧
Ｖ（非選択）が印加され、選択された画素Ｐ2nは強誘電
体４０の残留電圧ＶREMで動作状態となる。以下、走査
ラインを順次走査して１フィールド分の画像を形成す
る。次の１フィールドでは、走査信号および画像信号は
前のフィールドと逆極性の電圧が与えられ、各画素は逆
極性の電圧で前のフィールドと同様に動作する。以後、
フィールド毎に極性を逆転して動作する。
ンａ１に印加された電圧Ｖｓが消滅すると、強誘電体に
はこの分圧電圧ＶFEに基づく残留分極Ｐｒが残り、この
残留分極Ｐｒに基づく残留電圧ＶREMが強誘電体部４０
の両端間に生じる。この電圧ＶREMは液晶部３０に印加
され、ＶREMが動作閾値電圧Ｖｔｈよりも大きくなるよ
うな選択電圧Ｖ（選択）が印加された画素は動作（Ｏ
Ｎ）になる。この電圧ＶREMが閾値電圧Ｖｔｈ以下にな
るような非選択電圧Ｖ（非選択）が印加された各画素
は、液晶の電気光学的特性で透過率が５０％以下とな
り、液晶は実値的に非動作（ＯＦＦ）の状態になる。同
様に、走査ライン非選択電圧Ｖ（非選択ライン）が印加
された画素は、上記の閾値電圧Ｖｔｈよりはるかに低い
電圧が印加されるので液晶はＯＦＦになる。次に、期間
Ｔ2では走査ラインａ２に走査電圧Ｖｓが印加され、画
像信号ラインｂ１，ｂ２，…ｂｎに夫々図示の画像信号
電圧＋Ｖｄまたは−Ｖｄが印加されると、画素Ｐ2nには
選択電圧Ｖ（選択）が、画素Ｐ21、Ｐ22には非選択電圧
Ｖ（非選択）が印加され、選択された画素Ｐ2nは強誘電
体４０の残留電圧ＶREMで動作状態となる。以下、走査
ラインを順次走査して１フィールド分の画像を形成す
る。次の１フィールドでは、走査信号および画像信号は
前のフィールドと逆極性の電圧が与えられ、各画素は逆
極性の電圧で前のフィールドと同様に動作する。以後、
フィールド毎に極性を逆転して動作する。
【００１５】
【発明が解決しようとする課題】しかし液晶の電気光学
的閾値は比較的緩慢であるため、このように電圧を設定
してもクロストークが発生し、また選択電圧Ｖ（選択）
を印加するときに液晶に印加される電圧がＶTH以上で大
きいとチラツキが生じるという問題があった。本発明は
このような問題点を解決するためのもので、本発明の目
的は、鮮明で高コントラストの画像表示が可能な液晶デ
ィスプレイを提供することにある。
的閾値は比較的緩慢であるため、このように電圧を設定
してもクロストークが発生し、また選択電圧Ｖ（選択）
を印加するときに液晶に印加される電圧がＶTH以上で大
きいとチラツキが生じるという問題があった。本発明は
このような問題点を解決するためのもので、本発明の目
的は、鮮明で高コントラストの画像表示が可能な液晶デ
ィスプレイを提供することにある。
【００１６】
【課題を解決するための手段】この目的を達成するた
め、本発明は、表示すべき画素に信号を印加して入力す
る時に当該画素の液晶には液晶の電気光学的特性の透過
率で５０％以下の実効電圧が印加されるように液晶部の
静電容量と誘電体部の静電容量の比を選択するものであ
る。
め、本発明は、表示すべき画素に信号を印加して入力す
る時に当該画素の液晶には液晶の電気光学的特性の透過
率で５０％以下の実効電圧が印加されるように液晶部の
静電容量と誘電体部の静電容量の比を選択するものであ
る。
【００１７】
【作用】すなわち、選択された画素に印加される選択電
圧Ｖ（選択）＝走査電圧Ｖｓ＋画像信号電圧Ｖｄの場合
において、表示させる画素にも液晶には電気光学的特性
で透過率が５０％となる閾値電圧Ｖｔｈ以下の実効電圧
が印加されるように液晶と強誘電体膜の容量比（ＣCL／
ＣFE）を設定し、かつこのときに、表示させる画素の強
誘電体膜に印加される電圧ＶFEを切った後に電気光学的
特性で透過率が９０％以上の残留電圧ＶREMが得られる
ようにすることでクロストークの無い鮮明で高コントラ
ストの画像表示が可能な液晶ディスプレイを提供するこ
とができる。
圧Ｖ（選択）＝走査電圧Ｖｓ＋画像信号電圧Ｖｄの場合
において、表示させる画素にも液晶には電気光学的特性
で透過率が５０％となる閾値電圧Ｖｔｈ以下の実効電圧
が印加されるように液晶と強誘電体膜の容量比（ＣCL／
ＣFE）を設定し、かつこのときに、表示させる画素の強
誘電体膜に印加される電圧ＶFEを切った後に電気光学的
特性で透過率が９０％以上の残留電圧ＶREMが得られる
ようにすることでクロストークの無い鮮明で高コントラ
ストの画像表示が可能な液晶ディスプレイを提供するこ
とができる。
【００１８】
【実施例】以下、本発明の実施例につき、図面を参照し
て詳細に説明する。図１および図２に示した強誘電体か
らなるアクティブ素子を用いたアクティブマトリクス型
液晶ディスプレイは次のように作製される。下側基板Ａ
のガラス基板１上にクロム（Ｃｒ）膜を生成した後通常
のフォトリソエッチング技法を用いて線幅（ｌ）が１７
μｍの画像電極２を設ける。このガラス基板１および画
像電極２上の全面にわたってジルコン酸チタン酸鉛（以
下ＰＺＴ）から成り比誘電率５０の強誘電体層３を０．
４μｍの膜厚に形成する。次いで、ガラス基板１および
画像電極２および強誘電体層３上に透明金属例えばＩＴ
Ｏから成る層を形成した後通常のフォトリソエッチング
技法によって面積（ｊ×ｋ）３００μｍ×３００μｍの
画素電極４および幅（ｍ）１７μｍで該画素電極から画
像電極を超えて延びる強誘電体上部電極を形成する。上
側基板Ｂのガラス基板５上にはＩＴＯから成る電極６を
形成し、下側基板Ａと上側基板Ｂとの間に形成される５
μｍのギャップに比誘電率（εLC）１０の液晶Ｃを注入
して液晶ディスプレイを作った。
て詳細に説明する。図１および図２に示した強誘電体か
らなるアクティブ素子を用いたアクティブマトリクス型
液晶ディスプレイは次のように作製される。下側基板Ａ
のガラス基板１上にクロム（Ｃｒ）膜を生成した後通常
のフォトリソエッチング技法を用いて線幅（ｌ）が１７
μｍの画像電極２を設ける。このガラス基板１および画
像電極２上の全面にわたってジルコン酸チタン酸鉛（以
下ＰＺＴ）から成り比誘電率５０の強誘電体層３を０．
４μｍの膜厚に形成する。次いで、ガラス基板１および
画像電極２および強誘電体層３上に透明金属例えばＩＴ
Ｏから成る層を形成した後通常のフォトリソエッチング
技法によって面積（ｊ×ｋ）３００μｍ×３００μｍの
画素電極４および幅（ｍ）１７μｍで該画素電極から画
像電極を超えて延びる強誘電体上部電極を形成する。上
側基板Ｂのガラス基板５上にはＩＴＯから成る電極６を
形成し、下側基板Ａと上側基板Ｂとの間に形成される５
μｍのギャップに比誘電率（εLC）１０の液晶Ｃを注入
して液晶ディスプレイを作った。
【００１９】得られた液晶ディスプレイ各画素の画像電
極２と強誘電体上部電極と両電極の間の強誘電体とで構
成される容量は、両電極間の間隔すなわち強誘電体の膜
厚ｄFEが０．４μｍ、比誘電率εFEが５０、電極面積
（ｌ×ｍ）が１７μｍ×１７μｍであり、両電極間に印
加される電圧ＶFEが１０Ｖ（電界強度Ｅｏ＝２．５×１
０7Ｖ／ｍ）のとき、残留分極Ｐｒは３×１／１０2Ｃ／
ｍ2となり、抗電界Ｅｃは１．０×１０7Ｖ／ｍとなる。
一方、液晶の比誘電率εLCが１０、一画素の面積（ｊ×
ｋ）ＳLCが３００μｍ×３００μｍ、セルのギャップｄ
LCが５μｍであり、真空の誘電率ε0＝8.854×(1/1012)
（Ｆ／ｍ）であるので、以上の構成の液晶部の静電容量
ＣLCは、ＣLC＝ε0×εLC×ＳLC／ｄLCで求められるか
ら、 ＣLC＝8.854×(1/1012)×10×300×(1/106)×300×(1/1
06)/(5×(1/106))＝1.59×(1/1012)(F) となる。そして、使用した液晶材料の電気光学的特性で
動作閾値電圧Ｖｔｈは２．５Ｖであり、光透過率１０％
のときの実効電圧値は２．０Ｖであり、光透過率９０％
のときの実効電圧値は３．０Ｖであった。
極２と強誘電体上部電極と両電極の間の強誘電体とで構
成される容量は、両電極間の間隔すなわち強誘電体の膜
厚ｄFEが０．４μｍ、比誘電率εFEが５０、電極面積
（ｌ×ｍ）が１７μｍ×１７μｍであり、両電極間に印
加される電圧ＶFEが１０Ｖ（電界強度Ｅｏ＝２．５×１
０7Ｖ／ｍ）のとき、残留分極Ｐｒは３×１／１０2Ｃ／
ｍ2となり、抗電界Ｅｃは１．０×１０7Ｖ／ｍとなる。
一方、液晶の比誘電率εLCが１０、一画素の面積（ｊ×
ｋ）ＳLCが３００μｍ×３００μｍ、セルのギャップｄ
LCが５μｍであり、真空の誘電率ε0＝8.854×(1/1012)
（Ｆ／ｍ）であるので、以上の構成の液晶部の静電容量
ＣLCは、ＣLC＝ε0×εLC×ＳLC／ｄLCで求められるか
ら、 ＣLC＝8.854×(1/1012)×10×300×(1/106)×300×(1/1
06)/(5×(1/106))＝1.59×(1/1012)(F) となる。そして、使用した液晶材料の電気光学的特性で
動作閾値電圧Ｖｔｈは２．５Ｖであり、光透過率１０％
のときの実効電圧値は２．０Ｖであり、光透過率９０％
のときの実効電圧値は３．０Ｖであった。
【００２０】液晶ディスプレイに印加される最大電圧を
１２Ｖに設定すると、選択した画素に画像信号を入力す
るときに印加される選択電圧Ｖ（選択）は走査電圧Ｖｓ
と画像信号電圧Ｖｄとの和１２Ｖとなり、この時液晶に
最大電圧が印加されることになる。そして、液晶部への
印加電圧ＶLCは、 ＶLC＝Ｖ（選択）×ＣFE／（ＣLC＋ＣFE） で示されるから、最大電圧１２Ｖが印加される場合で
も、液晶に印加される電圧ＶLCを動作閾値電圧Ｖｔｈ
（＝２．５Ｖ）以下とするためには、強誘電体の容量Ｃ
FEを、 ＣFE≦4.18×(1/1013)（Ｆ） にしなくてはならない。選択電圧Ｖ（選択）が１２Ｖの
ときに液晶に印加される電圧ＶLCを２Ｖにするには、 ＣFE＝3.18×(1/1013)（Ｆ）となる。
１２Ｖに設定すると、選択した画素に画像信号を入力す
るときに印加される選択電圧Ｖ（選択）は走査電圧Ｖｓ
と画像信号電圧Ｖｄとの和１２Ｖとなり、この時液晶に
最大電圧が印加されることになる。そして、液晶部への
印加電圧ＶLCは、 ＶLC＝Ｖ（選択）×ＣFE／（ＣLC＋ＣFE） で示されるから、最大電圧１２Ｖが印加される場合で
も、液晶に印加される電圧ＶLCを動作閾値電圧Ｖｔｈ
（＝２．５Ｖ）以下とするためには、強誘電体の容量Ｃ
FEを、 ＣFE≦4.18×(1/1013)（Ｆ） にしなくてはならない。選択電圧Ｖ（選択）が１２Ｖの
ときに液晶に印加される電圧ＶLCを２Ｖにするには、 ＣFE＝3.18×(1/1013)（Ｆ）となる。
【００２１】強誘電体部の静電容量ＣFEは、 ＣFE＝εｏ×εFE×ＳFE／ｄFE で示されるから、この強誘電体の容量値を満足させるた
めには、強誘電体の面積（ｌ×ｍ）ＳFEは、 ＳFE＝ＣFE×ｄFE／εｏ×εFE＝2.87×(1/1010)ｍ2と
なり、ｌ×ｍ＝１７μｍ×１７μｍ程度の面積にすれば
よい。したがって選択電圧Ｖ（選択）が１２Ｖのときに
液晶に印加される電圧ＶLCは２Ｖとなり、強誘電体に印
加される電圧ＶFEは１０Ｖとなる。選択電圧Ｖ（選択）
を切った後に液晶に印加される残留電圧ＶREMは、ＶREM
＝ＳFE×Ｐｒ／（ＣLC＋ＣFE）で示されるから、４．５
Ｖとなる。この値は液晶材料の電気光学的特性で光透過
率９０％のときの実効電圧値３．０Ｖを充分満足させる
ものである。
めには、強誘電体の面積（ｌ×ｍ）ＳFEは、 ＳFE＝ＣFE×ｄFE／εｏ×εFE＝2.87×(1/1010)ｍ2と
なり、ｌ×ｍ＝１７μｍ×１７μｍ程度の面積にすれば
よい。したがって選択電圧Ｖ（選択）が１２Ｖのときに
液晶に印加される電圧ＶLCは２Ｖとなり、強誘電体に印
加される電圧ＶFEは１０Ｖとなる。選択電圧Ｖ（選択）
を切った後に液晶に印加される残留電圧ＶREMは、ＶREM
＝ＳFE×Ｐｒ／（ＣLC＋ＣFE）で示されるから、４．５
Ｖとなる。この値は液晶材料の電気光学的特性で光透過
率９０％のときの実効電圧値３．０Ｖを充分満足させる
ものである。
【００２２】同様に、残留電圧ＶREMを２．０Ｖ以下に
するには、強誘電体に印加される電圧ＶFEを５Ｖとすれ
ばよく、このような電圧とするためには、非選択電圧Ｖ
（非選択）、すなわち、Ｖｓ−Ｖｄを６Ｖ以下とすれ
ば、光透過率を１０％以下とすることができる。そうす
ると、この場合走査電圧Ｖｓを６Ｖ、画像信号電圧Ｖｄ
を６Ｖとすると、選択画素の液晶素子の光透過率を９０
％以上とすることができ、非選択画素の液晶素子の光透
過率を１０％以下とすることができ、クロストークの発
生を阻止することができる。
するには、強誘電体に印加される電圧ＶFEを５Ｖとすれ
ばよく、このような電圧とするためには、非選択電圧Ｖ
（非選択）、すなわち、Ｖｓ−Ｖｄを６Ｖ以下とすれ
ば、光透過率を１０％以下とすることができる。そうす
ると、この場合走査電圧Ｖｓを６Ｖ、画像信号電圧Ｖｄ
を６Ｖとすると、選択画素の液晶素子の光透過率を９０
％以上とすることができ、非選択画素の液晶素子の光透
過率を１０％以下とすることができ、クロストークの発
生を阻止することができる。
【００２３】
【発明の効果】このように本発明によれば、液晶に印加
される最大電圧を、画素を選択している時においても液
晶材料の電気光学的特性でＶｔｈ以下になるようにする
ことでクロストークの無い、鮮明で高コントラストの画
像表示が可能な液晶ディスプレイが実現できる。また画
素の非選択時には、選択時に比べて小さい電圧が印加さ
れているので問題にならないことはいうまでもない。
される最大電圧を、画素を選択している時においても液
晶材料の電気光学的特性でＶｔｈ以下になるようにする
ことでクロストークの無い、鮮明で高コントラストの画
像表示が可能な液晶ディスプレイが実現できる。また画
素の非選択時には、選択時に比べて小さい電圧が印加さ
れているので問題にならないことはいうまでもない。
【図１】 強誘電体を用いた液晶ディスプレイの構造を
示す断面図。
示す断面図。
【図２】 強誘電体を用いた液晶ディスプレイの下側基
板の構造を示す上面図。
板の構造を示す上面図。
【図３】 強誘電体を用いた液晶ディスプレイの等価回
路図。
路図。
【図４】 強誘電体を用いた液晶ディスプレイの駆動タ
イムチャート。
イムチャート。
【図５】 液晶に印加される実効電圧と透過率の関係を
示す電気光学的特性図。
示す電気光学的特性図。
【図６】 本発明の一実施例の強誘電体のＰ−Ｅヒステ
リシス特性図。
リシス特性図。
【図７】 薄膜トランジスタを用いた液晶ディスプレイ
の構造を示す断面図。
の構造を示す断面図。
１ ガラス基板、 ２ 画像電極、 ３ 強誘電体層、
４ 画素電極、 ５ガラス基板、 ６ 走査電極、
１１ ガラス基板、 １２ ゲート電極、１３ ゲート
絶縁膜、 １４ アマルファスシリコンチャネル、 １
５ ソース領域、 １６ ドレイン領域、 １７ ソー
ス電極、 １８ ドレイン電極、１９ 画素電極、 ２
０ ガラス基板、 ２１ 走査電極、 ３０ 液晶、
４０ 強誘電体
４ 画素電極、 ５ガラス基板、 ６ 走査電極、
１１ ガラス基板、 １２ ゲート電極、１３ ゲート
絶縁膜、 １４ アマルファスシリコンチャネル、 １
５ ソース領域、 １６ ドレイン領域、 １７ ソー
ス電極、 １８ ドレイン電極、１９ 画素電極、 ２
０ ガラス基板、 ２１ 走査電極、 ３０ 液晶、
４０ 強誘電体
フロントページの続き (72)発明者 新津 岳洋 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内
Claims (1)
- 【請求項１】 第１の絶縁基板上に形成された画像電極
と該画像電極上に形成された強誘電体層と該強誘電体層
上に形成された画素電極と、第２の絶縁基板上に形成さ
れた走査電極と、前記画素電極と前記走査電極の間に液
晶材料が配設された画素を有するアクティブマトリクス
型液晶ディスプレイの駆動方法であって、 各画素への入力信号書込み時に選択された画素の液晶材
料に電気光学的特性の透過率が５０％以下となる実効電
圧を印加するようにしたアクティブマトリクス型液晶デ
ィスプレイの駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5259526A JPH07114002A (ja) | 1993-10-18 | 1993-10-18 | アクティブマトリクス型液晶ディスプレイの駆動方法 |
| US08/325,948 US5635949A (en) | 1993-10-18 | 1994-10-17 | Driving method of a liquid crystal display having ferroelectric material active elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5259526A JPH07114002A (ja) | 1993-10-18 | 1993-10-18 | アクティブマトリクス型液晶ディスプレイの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07114002A true JPH07114002A (ja) | 1995-05-02 |
Family
ID=17335335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5259526A Pending JPH07114002A (ja) | 1993-10-18 | 1993-10-18 | アクティブマトリクス型液晶ディスプレイの駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5635949A (ja) |
| JP (1) | JPH07114002A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3240620B2 (ja) * | 1995-09-27 | 2001-12-17 | セイコーエプソン株式会社 | 表示装置、電子機器及び表示装置の製造方法 |
| US5943111A (en) * | 1998-06-09 | 1999-08-24 | Symetrix Corporation | Layered superlattice ferroelectric liquid crystal display |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1525405A (en) * | 1974-10-14 | 1978-09-20 | Hitachi Ltd | Liquid crystal display panels |
| JPS55146489A (en) * | 1979-04-20 | 1980-11-14 | Suwa Seikosha Kk | Liquid crystal matrix display unit |
| JPS644721A (en) * | 1987-06-29 | 1989-01-09 | Seiko Epson Corp | Active device |
| US5012314A (en) * | 1989-03-31 | 1991-04-30 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal display restoring apparatus |
| JP2775040B2 (ja) * | 1991-10-29 | 1998-07-09 | 株式会社 半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
| JP2561603B2 (ja) * | 1992-12-04 | 1996-12-11 | 株式会社半導体エネルギー研究所 | 液晶装置 |
| JP2761583B2 (ja) * | 1993-12-10 | 1998-06-04 | 株式会社 半導体エネルギー研究所 | 液晶装置の駆動方法 |
-
1993
- 1993-10-18 JP JP5259526A patent/JPH07114002A/ja active Pending
-
1994
- 1994-10-17 US US08/325,948 patent/US5635949A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5635949A (en) | 1997-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7138656B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| US20030179172A1 (en) | Driving method for liquid crystal display apparatus and liquid crystal display apparatus | |
| TW569073B (en) | Active matrix liquid crystal display device | |
| KR20060044574A (ko) | 액정표시장치와 그 제조방법 | |
| JP3127640B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| JPH05216443A (ja) | 液晶表示装置 | |
| KR100257242B1 (ko) | 액정표시장치 | |
| JPH10123482A (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| US7433007B2 (en) | Pixel structure for liquid crystal display | |
| JP3361040B2 (ja) | 液晶表示素子 | |
| JP2002169181A (ja) | 液晶表示装置 | |
| JP3054520B2 (ja) | アクティブマトリックスセルの駆動方法 | |
| JP2003075869A (ja) | 平面表示素子 | |
| KR100464206B1 (ko) | 2-도트인버젼방식 액정표시소자 | |
| US5268777A (en) | Driving method of active matrix display having ferroelectric layer as active layer | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JP3164987B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JPH07114002A (ja) | アクティブマトリクス型液晶ディスプレイの駆動方法 | |
| US5282069A (en) | Active device and active matrix display having ferroelectric layer as active layer | |
| JP3089675B2 (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
| JP3059291B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP3161492B2 (ja) | 液晶ディスプレイの駆動方法 | |
| JP3319562B2 (ja) | 液晶表示装置 | |
| JPH1184416A (ja) | 液晶表示素子 |