KR100706222B1 - 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법 - Google Patents

부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100706222B1
KR100706222B1 KR1020000035716A KR20000035716A KR100706222B1 KR 100706222 B1 KR100706222 B1 KR 100706222B1 KR 1020000035716 A KR1020000035716 A KR 1020000035716A KR 20000035716 A KR20000035716 A KR 20000035716A KR 100706222 B1 KR100706222 B1 KR 100706222B1
Authority
KR
South Korea
Prior art keywords
display mode
liquid crystal
partial display
pixel circuits
lines
Prior art date
Application number
KR1020000035716A
Other languages
English (en)
Other versions
KR20020001265A (ko
Inventor
전진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000035716A priority Critical patent/KR100706222B1/ko
Publication of KR20020001265A publication Critical patent/KR20020001265A/ko
Application granted granted Critical
Publication of KR100706222B1 publication Critical patent/KR100706222B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Abstract

로우 라인에 연결되는 억세스 트랜지스터와, 이 억세스 트랜지스터와 기준 전압 사이에 연결되는 액정 커패시터 및, 이 액정 커패시터와 병렬로 연결되는 저장 커패시터로 구성되는 픽셀 회로를 갖는 액정 표시 장치가 제공된다. 화면의 국부영역에만 문자 및 화상을 표시하는 부분 표시 모드 동안 픽셀 회로들이 선택적으로 구동되고, 부분 표시 모드 동안 구동되지 않는 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단은 일정한 전위차로 유지되도록 하여 픽셀 회로들에서 노이즈가 발생하는 것을 막는다. 이로써, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태를 유지할 수 있다.

Description

부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY DEVICE WITH A PARTIAL DISPLAY MODE AND METHOD OF DRIVING THE SAME}
도 1은 전형적인 액정 표시 장치의 구성을 개략적으로 보여주는 회로도;
도 2는 본 발명에 따른 액정 표시 장치의 제 1의 바람직한 실시예를 보여주는 회로도; 그리고
도 3은 본 발명에 따른 액정 표시 장치의 제 2의 바람직한 실시예를 보여주는 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
100: 픽셀 어레이 회로 101: 제 1의 게이트 라인
102: 데이터 라인 103: 기준 전압
104: 제 2의 게이트 라인 112: 픽셀 회로
200: 로우 드라이버 300: 컬럼 드라이버
400: 부분 표시 모드 제어기 UGD1-UGDm: 단위 로우 드라이버
LS1-LSm: 레벨 쉬프터 G1-G(m-1): 로직 게이트
본 발명은 평판 디스플레이 장치(Flat Panel Display devices)에 관한 것으로, 더 구체적으로는 부분 표시 모드(partial display mode)를 갖는 박막 트랜지스터 액정 표시 장치(Thin Film Transistor Liquid Crystal Display devices) 및 그 구동 방법에 관한 것이다.
무선 전화기, PDA(Personal Digital Assistant) 단말기 등과 같은 최근의 모바일 어플리케이션(mobile applications)에서, 액정 표시 장치, 플라즈마 표시 장치(Plasma Display Panel: PDP), EL(Electro-Luminescence) 표시 장치 등과 같은 평판 디스플레이 장치가 필수적인 구성부품으로서 사용되고 있는데, 특히, 액정 표시 장치가 널리 사용되고 있다.
도 1은 전형적인 박막 트랜지스터 액정 표시 장치의 구성을 개략적으로 보여주는 회로도이다. 도 1을 참조하여, 박막 트랜지스터 액정 표시 장치(TFT-LCD)는 패널(panel) 상에 형성된 픽셀 어레이(pixel array)(10)를 구비하고 있다. 픽셀 어레이(10)에서는 복수(m) 개의 게이트 라인들(GL1-GLm)(1), 복수(n) 개의 데이터 라인들(DL1-DLn)(2), 그리고 복수(m x n) 개의 픽셀 회로들(12)이 기판(도시 되지 않음) 상에 배치된다.
각 픽셀 회로(12)는 스위치 기능을 하는 억세스 트랜지스터(14)와, 유전체로서 액정을 사용하는 그리고 인가되는 전압에 따라서 국부적으로 액정의 광 투과 특성을 변화시켜 통과하는 빛의 양을 조절하는 역할을 하는 액정 커패시터(liquid crystal capacitor)(16), 그리고 액정 양단에 축적되는 전하의 포집 능력을 증가시키기 위한 저장 커패시터(storage capacitor)(18)로 구성된다.
또, 액정 표시 장치는, 잘 알려진 바와 같이, 로우 드라이버(row driver)(20)와 컬럼 드라이버(column dirver)(30)를 구비하고 있다. 로우 드라이버(20)는 통상 억세스 트랜지스터들(14)의 게이트 전극들을 구동한다는 의미에서 '게이트 드라이버(gate driver)'라고도 하는데, 순차적으로 게이트 라인들(1)을 선택하는 스캔(scan) 신호들을 발생한다. 컬럼 드라이버(30)는 억세스 트랜지스터들(14)의 소스 전극들을 구동하는 것으로, '소스 드라이버(source driver)'라고도 하며, 로우 드라이버(20)가 억세스 트랜지스터들(14)의 게이트 전극들로 펄스를 인가해서 억세스 트랜지스터들(14)을 턴-온(turn-on) 시키면 데이터 라인들(2)을 통해 실제로 각 픽셀 회로들(12)로 화상 신호 전압들을 인가하는 역할을 한다.
각 억세스 트랜지스터(14)를 통해 화상 신호 전압이 해당 액정 커패시터(16)로 인가되면 액정이 구동된다. 이때, 억세스 트랜지스터(14)가 턴-오프(turn-off) 되면, 액정 커패시터(16)는 플로팅(floating) 상태로 되고 거기로 인가된 신호 전압이 유지된다. 이와 같은 동작 원리에 따라서 모든 게이트 전극들에 순차적으로 펄스를 인가하고 해당 소스 전극들로 화상 신호 전압들을 각각 인가하면 패널의 모든 픽셀들을 구동하는 것이 가능하다. 이런 방식으로 한 프레임(frame)의 화상을 표시한 후, 계속해서 다른 프레임을 표시하면 동화상을 표시할 수 있다.
액정 커패시터(16)에 인가된 전하들이 적어도 한 프레임 동안 유지되어야 하는데 액정 커패시터(16) 만으로 충분히 유지하는 것이 곤란하다. 이 때문에, 액정 커패시터(16)와 병렬로 연결되는 저장 커패시터는(18)가 제공된다. 저장 커패시터(18)는 상기 액정 커패시터(16)를 보조하여 전하를 저장하는 역할을 한다.
한편, 모바일 어플리케이션에서는 화질 못지 않게 전력 소모도 매우 중요하다. 따라서, 전력 소모를 줄이기 위해, 모바일 어플리케이션에서는 표시 장치의 화면 전체에 문자나 화상을 표시하는 통상적인 표시 모드(즉, 전체 표시 모드(full display mode))와 상대적인 개념의 부분 표시 모드(partial display mode)가 도입되어 이용되고 있다.
부분 표시 모드로의 진입은 모바일 기기가 사용되지 않는 동안에 이루어지며, 이 모드에서는 표시 장치 픽셀 어레이의 특정 부분(예컨대, 필수적인 문자 및 화상이 표시되어야 하는 부분) 만이 구동되고 나머지 부분은 구동되지 않도록 한다. 이와 같이 기기가 사용되지 않는 동안 화면의 일 부분 만이 표시되도록 함으로써 전력 소모를 절감할 수 있다.
하지만, 자체적으로 발광하는 픽셀들을 갖고 있지 않는 액정 표시 장치를 사용하는 모바일 어플리케인션 기기에 부분 표시 모드를 적용하는 경우에는 다음과 같은 문제가 발생할 수 있다. 즉, 부분 표시 모드 동안 픽셀 어레이의 선택되지 않은 부분의 픽셀 회로들의 게이트 라인들은 구동되지 않는데, 이 경우 박막 억세스 트랜지스터들(14)의 오프-전류(off-current), 액정의 누설 전류(leakage current), 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링(coupling) 등으로 인해 구동되지 않은 픽셀 회로들에서 노이즈가 발생되고, 이들에 의해 구동되지 않는 픽셀들이 일정한 표시 상태(즉, 특정한 색상 및 계조 상태)로 유지되지 않는다.
따라서, 본 발명의 목적은 부분 표시 모드의 적용에 적합한 픽셀 어레이 회 로 및 그 구동 회로들을 갖는 액정 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 부분 표시 모드에서도 안정적인 표시 상태를 유지할 수 있도록 액정 표시 장치를 구동하는 방법을 제공하는 것이다.
상기 목적들을 달성하기 위한 본 발명의 액정 표시 장치는 화면의 특정 부위에서만 문자 및 화상이 표시되도록 하는 부분 표시 모드 동안 로우 라인들(게이트 라인들)에 의해 선택되지 않은 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차를 유지하기 위한 회로를 구비하는데 그 특징이 있다. 이와 같은 본 발명의 특징에 의하면, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 억세스 트랜지스터들의 오프-전류, 액정의 누설 전류, 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링 등으로 인한 노이즈의 발생을 막을 수 있기 때문에 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.
본 발명의 한 실시예에 따른 액정 표시 장치는 로우 라인들(게이트 라인들)과 컬럼 라인들(데이터 또는 소스 라인들)의 교차점들에 매트릭스 형태로 각각 배치되는 복수의 픽셀 회로들을 구비한다. 각 픽셀 회로는 로우 라인들 중 대응하는 하나와 컬럼 라인들 중 대응하는 하나와 연결되는 억세스 트랜지스터와, 이 억세스 트랜지스터와 기준 전압 사이에 연결되는 액정 커패시터와, 상기 억세스 트랜지스터와 상기 기준 전압 사이에 그리고 상기 액정 커패시터와 병렬로 연결되는 저장 커패시터를 구비한다. 이 실시예에 따른 액정 표시 장치는 부분 표시 모드 동안에 상기 픽셀 회로들을 선택적으로 구동하기 위한 부분 표시 모드 제어 신호들을 발생하는 부분 표시 모드 제어기 및, 상기 픽셀 회로들의 억세스 트랜지스터들과 기준 전압 사이에서 액정 커패시터들과 병렬로 각각 연결되고 상기 부분 표시 모드 제어 신호들에 의해 각각 구동되는 복수의 스위칭 트랜지스터들을 더 포함한다.
상기 부분 표시 모드에서, 로우 라인들에 의해 선택되지 않은 픽셀 회로들의 스위칭 트랜지스터들은 대응하는 부분 표시 모드 제어 신호들에 의해 턴-온 되는 반면, 상기 로우 라인들에 의해 선택되는 픽셀 회로들의 스위칭 트랜지스터들은 대응하는 부분 표시 모드 제어 신호들에 의해 턴-오프 된다. 또, 화면 전체에 문자나 화상을 표시하는 전체 표시 모드에서는 픽셀 회로들의 스위칭 트랜지스터들 모두가 상기 부분 표시 모드 제어 신호들에 의해 턴-오프 된다.
한편, 상기 스위칭 트랜지스터들은, 상기 픽셀 회로들의 억세스 트랜지스터들과 기준 전압 사이에서 액정 커패시터들과 병렬로 각각 연결되는 그리고 상기 부분 표시 모드 제어 신호들에 의해 각각 구동되는 복수의 다이오드들로 대체될 수 있다. 각 픽셀 회로에서, 다이오드의 캐소우드는 억세스 트랜지스터에 연결되고, 그것의 애노우드는 상기 제 2의 로우 라인들 중 대응하는 하나에 연결된다. 이들 다이오드는 상기 스위칭 트랜지스터들과 동일한 방식으로 구동된다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 복수의 제 1의 로우 라인들(또는 제 1의 게이트 라인들)과, 상기 제 1의 로우 라인들과 평행하게 배열되는 복수의 제 2의 로우 라인들(또는 제 2의 게이트 라인들)과, 복수의 컬럼 라인들(또는 데이터 라인들) 및, 상기 로우 라인들과 상기 컬럼 라인들의 교차점들에 매트릭스 형태로 각각 배치되는 복수의 픽셀 회로들을 구비한다. 각 픽셀 회로는 상기 제 1 로우 라인들 중 대응하는 하나에 일단이 연결되는 전류 통로와 상기 컬럼 라인들 중 대응하는 하나와 연결되는 제어 전극을 갖는 억세스 트랜지스터와, 상기 억세스 트랜지스터 전류 통로의 타단과 기준 전압 사이에 연결되는 액정 커패시터와, 상기 억세스 트랜지스터 전류 통로의 상기 타단과 상기 기준 전압 사이에서 상기 액정 커패시터와 병렬로 연결되는 저장 커패시터 및, 상기 억세스 트랜지스터 전류 통로의 상기 타단과 상기 기준 전압 사이에서 상기 액정 트랜지스터와 병렬로 연결되는 전류 통로 및 상기 대응하는 제 2 로우 라인과 연결되는 제어 전극을 갖는 스위칭 트랜지스터로 구성된다.
또, 이 실시예의 액정 표시 장치는 복수의 부분 표시 모드 제어 신호들을 발생하는 부분 표시 모드 제어기와, 상기 제 1 및 제 2 로우 라인들을 구동하기 위한 로우 드라이버 및, 화상 데이터 신호들을 상기 컬럼 라인들로 각각 인가하는 것에 의해 상기 컬럼 라인들을 구동하는 컬럼 드라이버를 더 구비한다. 상기 로우 드라이버는 상기 제 1 로우 라인들에 각각 대응하도록 배치되고 상기 제 1 로우 라인들을 각각 구동하기 위한 복수의 단위 로우 드라이버들(unit row drivers)과, 한 쌍의 인접한 단위 로우 드라이버들 사에에 각각 배치되는 복수의 로직 게이트들 및, 상기 부분 표시 모드 제어 신호들과 상기 제 2 로우 라인들 사이에 각각 연결되고 상기 부분 표시 모드 제어 신호들의 전압 레벨들을 변환하는 복수의 레벨 쉬프터들로 구성된다. 상기 단위 로우 드라이버들은 공지의 타이밍 제어기의 제어 하에서 상기 제 1 로우 라인들을 순차적으로 구동한다. 상기 로직 게이트들로서는 앤드 또 는 낸드 로직 게이트들이 사용될 수 있다.
이 실시예에서도 상기 스위칭 트랜지스터들 대신에 다이오드들이 사용될 수 있는데, 각 다이오드는 억세스 트랜지스터와 대응하는 제 2 로우 라인 사이에서 액정 커패시터와 병렬로 연결된다.
본 발명의 다른 특징에 따르면, 액정 표시 장치를 구동하는 방법이 제공된다. 이 방법에 의하면, 먼저, 액정 표시 장치의 표시 모드들(전체 표시 모드 또는 부분 표시 모드) 중 하나가 선택되고, 이어, 부분 표시 모드가 선택된 경우 액정 표시 장치의 픽셀 회로들이 선택적으로 구동되며, 마지막으로, 부분 표시 모드 동안 구동되지 않는 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단은 소정의 전위차로 유지된다. 액정 커패시터들 및 저장 커패시터들 각각의 양단의 전위차는 0V로 유지되는 것이 바람직하다. 상기 구동되지 않는 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단으로는 소정의 정전압이 인가되는데, 이 전압의 범위는 5V 내지 7V(바람직하게는 6V)인 것이 바람직하다.
이와 같은 본 발명의 특징에 의하면, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 노이즈가 발생하는 것을 막을 수 있기 때문에 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.
다음에는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 대해 상세히 설명한다. 여기서는 특정 회로 구성들, 전압 범위 등이 제시되지만, 이는 본 발명에 대한 명확한 이해를 돕기위한 것일 뿐 본 발명을 거기에 한정하려는 것이 아님을 유의해야 한다.
도 2는 본 발명에 따른 액정 표시 장치의 제 1의 바람직한 실시예를 보여주는 회로도이다. 이 액정 표시 장치는 액티브 매트릭스(active matrix) 박막 트랜지스터 액정 표시 장치로서, 액정 패널의 픽셀 어레이(100) 영역에는 복수(m) 개의 제 1의 로우 라인들(이하, '제 1의 게이트 라인들'이라 함)(GL1-GLm)(101)과, 복수(n) 개의 컬럼 라인들(이하, '데이터 라인들'이라 함)(DL1-DLn)(102)이 행들과 열들을 따라서 매트릭스 형태로 기판(도시되지 않음) 상에 배열된다. 또, 패널의 기판 상에는 제 2의 로우 라인들(이하, '제 2의 게이트 라인들'이라 함)(PL1-PLm)(104)가 제 1의 게이트 라인들(101)과 평행하게 배열된다. 제 1 및 제 2의 게이트 라인들(101)과 데이터 라인들(102)이 교차하는 지점들에 복수 개의 픽셀 회로들(112)이 각각 배치된다.
각 픽셀 회로(112)는 스위치 기능을 하는 박막 억세스 트랜지스터(114)와, 유전체로서 액정을 사용하고 인가되는 전압에 따라서 국부적으로 액정의 광 투과 특성을 변화시켜 통과하는 빛의 양을 조절하는 역할을 하는 액정 커패시터(116), 액정 양단에 축적되는 전하의 포집 능력을 증가시키기 위한 저장 커패시터(118), 그리고 스위칭 트랜지스터(120)를 구비한다.
각 픽셀 회로(112)의 박막 MOS(metal oxide semiconductor) 억세스 트랜지스터(114)의 게이트 전극은 제 1의 게이트 라인들(101) 중 대응하는 하나에 연결된다. 상기 억세스 트랜지스터(114)의 소스-드레인 전류 통로의 일단(즉, 소스 전극)은 데이터 라인들 중 대응하는 하나(102)에 연결된다. 상기 억세스 트랜지스터(114)의 전류 통로의 타단(즉, 드레인 전극)과 기준 전압(또는 공통 전압 VCOM: 5V-7V)(103) 사이에는 액정 커패시터(116)와 저장 커패시터(118)가 상호 병렬로 연결된다. 스위칭 트랜지스터(120)의 전류 통로는 억세스 트랜지스터(114)의 드레인 전극과 기준 전압(103) 사이에서 액정 커패시터(116)와 병렬로 연결된다.
이 액정 표시 장치는 전체 표시 모드와 부분 표시 모드로 동작할 수 있으며, 부분 표시 모드가 선택된 경우 화면의 일 부분에서만 문자 또는 화상이 표시되도록 액정 패널 내의 픽셀 회로들을 선택적으로 구동하는 것이 가능하다.
도 2에 도시된 바와 같이, 이 실시예의 액정 표시 장치는 제 1 및 제 2 게이트 라인들(101)(104)을 구동하기 위한 로우 드라이버(200)와, 데이터 라인들(102)로 화상 데이터 신호들을 각각 인가하여 구동하는 컬럼 드라이버(300)를 구비하고 있다.
로우 드라이버(200)는 복수(m) 개의 단위 로우 드라이버들(unit row drivers)(UGD1-UGDm)를 구비하는데, 이들은 제 1 게이트 라인들(GL1-GLm)(101)에 각각 대응하도록 배치된다. 단위 로우 드라이버들(UGD1-UGDm)은 m-비트의 쉬프트 레지스터(shift register) 회로로 구성되는데, 공지의 타이밍 제어기(도시되지 않음)의 제어 하에 제 1 게이트 라인들(GL1-GLm)(101)을 순차적으로 구동한다. 예를 들면, 게이트 라인(GL1)이 단위 로우 드라이버(UGD1)에 의해 액티브 하이(active high) 상태로 구동된 바로 다음에는 단위 로우 드라이버(UGD2)가 드라이버(UGD2)의 출력에 응답해서 게이트 라인(GL2)을 구동한다. 이와 같은 방식으로 전체 표시 모 드에서는 단위 로우 드라이버들(UGD1-UGDm)에 의해 제 1 게이트 라인들(GL1-GLm)은 순차적으로 구동된다.
로우 드라이버(200)는 복수(m-1) 개의 앤드(AND) 로직 게이트들(G1-G(m-1))을 더 구비하고 있다. (m-1) 개의 앤드 로직 게이트들(G1-G(m-1))은 한 쌍의 인접한 단위 로우 드라이버들(UGD1-UGDm) 사이에 각각 하나씩 배치된다. 각 앤드 게이트(G1, G2, ..., 또는 G(m-1))의 두 입력 단자들 중 하나는 바로 전단의 단위 로우 드라이버(UGD1, UGD2, ..., 또는 UGD(m-1))의 출력단과 연결되고, 다른 하는 대응하는 부분 표시 모드 신호(PM1, PM2, ..., 또는 PM(m-1))를 받아들이도록 연결된다. 각 앤드 게이트(G1, G2, ..., 또는 G(m-1))의 출력 단자는 바로 후단의 단위 로우 드라이버(GUD2, GUD3, ..., GUDm)
한편, 이 기술 분야에 대한 통상적인 지식을 가지고 있는 자는 상기 앤드 로직 게이트들(G1-G(m-1)) 대신에, 전달 게이트 회로, 낸드(NAND) 로직 게이트들 또는 다른 로직 게이트들이 사용될 수 있다는 것을 잘 이해할 수 있을 것이다.
또, 로우 드라이버(200)는 복수(m) 개의 레벨 쉬프터들(LS1-LSm)을 구비한다. 레벨 쉬프터들(LS1-LSm)은 제 2 게이트 라인들(PL1-PLm)에 각각 하나씩 대응하도록 배치된다. 이 레벨 쉬프터들(LS1-LSm)은 소정의 범위(예컨대, 0V-3V) 내에서 스윙하는 입력 로직 전압 레벨들을 다른 범위(예컨대, 0V-10V)의 로직 전압 레벨들로 변환하되, 입력 신호들의 로직 상태들을 반전시켜 출력하는 반전 레벨 쉬프터들(inverted level shifters)이다.
이 실시예의 액정 표시 장치는 부분 표시 모드 제어기(400)를 더 구비한다. 이 제어기(400)는, 미리 정해진 시간 동안 화면 상의 문자나 화상이 변하지 않는 지를 자동적으로 검출해서, 또는 외부로부터 제공되는 명령에 응답해서, 액정 표시 장치가 부분 표시 모드로 진입하도록 제어하기 위한 복수(m) 개의 부분 표시 모드 제어 신호들(PM1-PMm)을 발생한다. 부분 표시 모드 제어기(400)로부터의 부분 표시 모드 제어 신호들(PM1-PMm)은 앤드 로직 게이트들(G1-Gm)로 각각 제공된다. 또한, 부분 표시 모드 제어 신호들(PM1-PMm)은 레벨 쉬프터들(LS1-LSm)로 각각 제공된다. 레벨 쉬프터들(LS1-LSm)은 부분 표시 모드 제어 신호들(PM1-PMm)의 로직 전압 레벨들을 미리 정해진 범위(예를 들면, 0V 내지 10V) 내에서 변환하고 이렇게 변환된 신호들을 이용하여 제 2의 게이트 라인들(PL1-PLm)을 구동한다.
부분 표시 모드에서, 제 1 게이트 라인들(101)에 의해 선택되는 픽셀 회로들(112)에 대응하는 부분 표시 모드 제어 신호들은 로직 하이(또는 로직 '1')의 상태로 유지되고, 제 1 게이트 라인들(101)에 의해 선택되지 않는 부분 표시 모드 제어 신호들은 로직 로우(또는 로직 '0')의 상태로 유지된다. 예를 들어, 2 개의 게이트 라인들 (GL1) 및 (GL2)가 선택되는 경우에는 부분 표시 모드 제어 신호들(PM1) 및 (PM2)가 액티브 하이 상태로 되고, 나머지 제어 신호들(PM3-PMm)은 인액티브 로우(inactive low) 상태로 된다. 그 결과, 앤드 게이트(G1)은 단위 로우 드라이버(UGD1)의 출력이 바로 다음 드라이버(UGD2)로 전달되도록 한다.
또한, 이때, 비록 앤드 게이트(G2)도 단위 로우 드라이버(UGD2)의 출력이 바로 다음 드라이버(UGD3)로 전달되도록 하지만 단위 로우 드라이버(UGD3)는 타이밍 제어기에 의해 디스에이블 상태로 됨으로써 해당 게이트 라인(GL3)는 구동되지 않는다.
또, 이 경우, 레벨 쉬프터들(LS1) 및 (LS2)의 출력들은 로직 로우 상태로 되고, 이에 따라 대응하는 제 2 게이트 라인들(PL1) 및 (PL2)에 접속된 스위칭 트랜지스터들(120)은 턴-오프 되어서 통상적인 픽셀 회로와 동일하게 동작한다. 반면에, 나머지 레벨 쉬프터들(LS3-LSm)의 출력들은 로직 하이 상태로 되고, 이에 따라 대응하는 제 2 게이트 라인들(PL3-Im)에 접속된 스위칭 트랜지스터들(120)은 턴-온 되어서 해당 액정 커패시터들(116) 및 저장 커패시터들(118)의 양단 전압은 기준 전압(103)과 동일해진다. 이로써, 선택되지 않은 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차(0V)로 유지된다.
이상과 같이, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차(0V)로 유지되기 때문에 억세스 트랜지스터들의 오프-전류, 액정의 누설 전류, 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링 등으로 인한 노이즈가 구동되지 않은 픽셀 회로들에서 발생하는 것을 막을 수 있다. 그 결과, 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.
도 3은 본 발명에 따른 액정 표시 장치의 제 2의 바람직한 실시예를 보여주는 회로도이다. 도 3을 참조하면, 이 실시예의 액정 표시 장치는, 스위칭 트랜지스터들(120) 대신에 다이오드들(122)을 사용하는 것을 제외하고는 도 2에 도시된 액정 표시 장치와 동일한 회로 구성을 갖는다. 도 3에 도시된 바와 같이, 각 픽셀 회 로에서, 다이오드(122)의 캐소우드는 억세스 트랜지스터(114)에 연결되고, 그것의 애노우드는 대응하는 제 2 게이트 라인(104)에 연결된다. 다이오드들(122)는 도 2의 스위칭 트랜지스터들(120)과 동일한 방식으로 구동된다. 그 결과, 선택되지 않은 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차(VPL-V103+Vth, 여기서, VPL은 제 2 게이트 라인의 전압, V103은 기준 전압, 그리고 Vth는 다이오드의 드레솔드 전압)로 유지된다.
이와 같이, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차(VPL-V103+Vth)로 유지되기 때문에, 구동되지 않은 픽셀 회로들에서, 억세스 트랜지스터들의 오프-전류, 액정의 누설 전류, 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링 등으로 인한 노이즈가 발생하는 것을 막을 수 있다. 그 결과, 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.
이와 같은 본 발명에 따르면, 액정 표시 장치에서, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 억세스 트랜지스터들의 오프-전류, 액정의 누설 전류, 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링 등으로 인한 노이즈의 발생을 막을 수 있기 때문에 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.

Claims (15)

  1. 액정 표시 장치에 있어서:
    복수의 로우 라인들;
    화상 데이터 신호들이 각각 인가되는 복수의 컬럼 라인들;
    상기 로우 라인들과 상기 컬럼 라인들의 교차점들에 매트릭스 형태로 각각 배치되는 복수의 픽셀 회로들; 이 픽셀 회로들 각각은 상기 로우 라인들 중 대응하는 하나와 상기 컬럼 라인들 중 대응하는 하나와 연결되는 억세스 트랜지스터와, 상기 억세스 트랜지스터와 기준 전압 사이에 연결되는 액정 커패시터와, 상기 억세스 트랜지스터와 상기 기준 전압 사이에 그리고 상기 액정 커패시터와 병렬로 연결되는 저장 커패시터를 구비하며; 그리고
    화면의 특정 부위에서만 문자 및 화상이 표시되도록 하는 부분 표시 모드 동안 상기 로우 라인들에 의해 선택되지 않은 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차를 유지하기 위한 수단을 포함하는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 수단은,
    상기 부분 표시 모드 동안에 상기 픽셀 회로들을 선택적으로 구동하기 위한 부분 표시 모드 제어 신호들을 발생하는 부분 표시 모드 제어기 및,
    상기 픽셀 회로들의 억세스 트랜지스터들과 기준 전압 사이에서 액정 커패시터들과 병렬로 각각 연결되고 상기 부분 표시 모드 제어 신호들에 의해 각각 구동되는 복수의 스위칭 트랜지스터들을 포함하는 액정 표시 장치.
  3. 제 2 항에 있어서,
    상기 부분 표시 모드 동안 상기 로우 라인들에 의해 선택되지 않은 픽셀 회로들의 스위칭 트랜지스터들은 대응하는 부분 표시 모드 제어 신호들에 의해 턴-온 되는 것을 특징으로 하는 액정 표시 장치.
  4. 제 2 항에 있어서,
    상기 부분 표시 모드 동안 상기 로우 라인들에 의해 선택되는 픽셀 회로들의 스위칭 트랜지스터들은 대응하는 부분 표시 모드 제어 신호들에 의해 턴-오프 되는 것을 특징으로 하는 액정 표시 장치.
  5. 제 2 항에 있어서,
    화면 전체에 문자나 화상을 표시하는 전체 표시 모드 동안 상기 픽셀 회로들의 상기 스위칭 트랜지스터들 모두는 상기 부분 표시 모드 제어 신호들에 의해 턴-오프 되는 것을 특징으로 하는 액정 표시 장치.
  6. 제 1 항에 있어서,
    상기 수단은,
    상기 부분 표시 모드 동안에 상기 픽셀 회로들을 선택적으로 구동하기 위한 부분 표시 모드 제어 신호들을 발생하는 부분 표시 모드 제어기 및,
    상기 픽셀 회로들의 억세스 트랜지스터들과 기준 전압 사이에서 액정 커패시터들과 병렬로 각각 연결되고 상기 부분 표시 모드 제어 신호들에 의해 각각 구동되는 복수의 다이오드들을 포함하는 액정 표시 장치.
  7. 제 6 항에 있어서,
    상기 부분 표시 모드 동안 상기 로우 라인들에 의해 선택되지 않은 픽셀 회로들의 다이오드들은 대응하는 부분 표시 모드 제어 신호들에 의해 턴-온 되는 것을 특징으로 하는 액정 표시 장치.
  8. 제 6 항에 있어서,
    상기 부분 표시 모드 동안 상기 로우 라인들에 의해 선택되는 픽셀 회로들의 다이오드들은 대응하는 부분 표시 모드 제어 신호들에 의해 턴-오프 되는 것을 특징으로 하는 액정 표시 장치.
  9. 제 6 항에 있어서,
    화면 전체에 문자나 화상을 표시하는 전체 표시 모드 동안 상기 픽셀 회로들의 상기 다이오드들 모두는 상기 부분 표시 모드 제어 신호들에 의해 턴-오프 되는 것을 특징으로 하는 액정 표시 장치.
  10. 액정 표시 장치에 있어서:
    복수의 제 1의 로우 라인들;
    복수의 제 2의 로우 라인들;
    복수의 컬럼 라인들;
    상기 로우 라인들과 상기 컬럼 라인들의 교차점들에 매트릭스 형태로 각각 배치되는 복수의 픽셀 회로들; 이 픽셀 회로들 각각은 상기 제 1 로우 라인들 중 대응하는 하나에 일단이 연결되는 전류 통로와 상기 컬럼 라인들 중 대응하는 하나와 연결되는 제어 전극을 갖는 억세스 트랜지스터와, 상기 억세스 트랜지스터 전류 통로의 타단과 소정의 기준 전압 사이에 연결되는 액정 커패시터와, 상기 억세스 트랜지스터 전류 통로의 상기 타단과 상기 기준 전압 사이에서 상기 액정 커패시터와 병렬로 연결되는 저장 커패시터 및, 상기 억세스 트랜지스터 전류 통로의 상기 타단과 상기 기준 전압 사이에서 상기 액정 커패시터와 병렬로 연결되는 전류 통로 및 상기 제 2 로우 라인들 중 대응하는 하나와 연결되는 제어 전극을 갖는 스위칭 트랜지스터를 구비하며;
    복수의 부분 표시 모드 제어 신호들을 발생하는 부분 표시 모드 제어기;
    상기 제 1 및 제 2 로우 라인들을 구동하기 위한 로우 드라이버; 이 로우 드라이버는 상기 제 1 로우 라인들에 각각 대응하도록 배치되고 상기 제 1 로우 라인들을 각각 구동하기 위한 복수의 단위 로우 드라이버들과, 한 쌍의 인접한 단위 로 우 드라이버들 사에에 각각 배치되는 복수의 로직 게이트들 및, 상기 부분 표시 모드 제어 신호들과 상기 제 2 로우 라인들 사이에 각각 연결되고 상기 부분 표시 모드 제어 신호들의 전압 레벨들을 변환하는 복수의 레벨 쉬프터들을 구비하고, 상기 단위 로우 드라이버들은 상기 제 1 로우 라인들을 순차적으로 구동하며; 그리고
    화상 데이터 신호들을 상기 컬럼 라인들로 각각 인가하는 것에 의해 상기 컬럼 라인들을 구동하는 컬럼 드라이버를 포함하는 것을 특징으로 하는 액정 표시 장치.
  11. 액정 표시 장치에 있어서:
    복수의 제 1의 로우 라인들;
    복수의 제 2의 로우 라인들;
    복수의 컬럼 라인들;
    상기 로우 라인들과 상기 컬럼 라인들의 교차점들에 매트릭스 형태로 각각 배치되는 복수의 픽셀 회로들; 이 픽셀 회로들 각각은 상기 제 1 로우 라인들 중 대응하는 하나에 일단이 연결되는 전류 통로와 상기 컬럼 라인들 중 대응하는 하나와 연결되는 제어 전극을 갖는 억세스 트랜지스터와, 상기 억세스 트랜지스터 전류 통로의 타단과 소정의 기준 전압 사이에 연결되는 액정 커패시터와, 상기 억세스 트랜지스터 전류 통로의 상기 타단과 상기 기준 전압 사이에서 상기 액정 커패시터와 병렬로 연결되는 저장 커패시터 및, 상기 억세스 트랜지스터 전류 통로의 상기 타단과 상기 제 2 로우 라인들 중 대응하는 하나 사이에서 상기 액정 커패시터와 병렬로 연결되는 다이오드를 구비하며;
    복수의 부분 표시 모드 제어 신호들을 발생하는 부분 표시 모드 제어기;
    상기 제 1 및 제 2 로우 라인들을 구동하기 위한 로우 드라이버; 이 로우 드라이버는 상기 제 1 로우 라인들에 각각 대응하도록 배치되고 상기 제 1 로우 라인들을 각각 구동하기 위한 복수의 단위 로우 드라이버들과, 한 쌍의 인접한 단위 로우 드라이버들 사에에 각각 배치되는 복수의 로직 게이트들 및, 상기 부분 표시 모드 제어 신호들과 상기 제 2 로우 라인들 사이에 각각 연결되고 상기 부분 표시 모드 제어 신호들의 전압 레벨들을 변환하는 복수의 레벨 쉬프터들을 구비하고, 상기 단위 로우 드라이버들은 상기 제 1 로우 라인들을 순차적으로 구동하며; 그리고
    화상 데이터 신호들을 상기 컬럼 라인들로 각각 인가하는 것에 의해 상기 컬럼 라인들을 구동하는 컬럼 드라이버를 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 복수의 픽셀 회로들을 포함하되, 상기 픽셀 회로들 각각은 대응하는 로우 라인에 연결되는 억세스 트랜지스터와, 상기 억세스 트랜지스터와 기준 전압 사이에 연결되는 액정 커패시터 및, 상기 억세스 트랜지스터와 상기 기준 전압 사이에서 상기 액정 커패시터와 병렬로 연결되는 저장 커패시터를 구비하는 액정 표시 장치를 구동하는 방법에 있어서:
    전체 표시 모드와 부분 표시 모드 중 하나를 선택하는 제 1 단계와;
    상기 부분 표시 모드 동안 상기 픽셀 회로들을 선택적으로 구동하는 제 2 단 계 및;
    상기 부분 표시 모드 동안 구동되지 않는 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단 사이에 소정의 전위차를 유지하는 제 3 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 소정의 전위차는 0V인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  14. 제 12 항에 있어서,
    상기 제 3 단계는 상기 구동되지 않는 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단에 소정의 정전압을 인가하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  15. 제 14 항에 있어서,
    상기 소정의 정전압은 5V 내지 7V인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
KR1020000035716A 2000-06-27 2000-06-27 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법 KR100706222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000035716A KR100706222B1 (ko) 2000-06-27 2000-06-27 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000035716A KR100706222B1 (ko) 2000-06-27 2000-06-27 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20020001265A KR20020001265A (ko) 2002-01-09
KR100706222B1 true KR100706222B1 (ko) 2007-04-11

Family

ID=19674234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035716A KR100706222B1 (ko) 2000-06-27 2000-06-27 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100706222B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922614B2 (en) 2014-11-07 2018-03-20 Samsung Electronics Co., Ltd. Source driver circuit and display device for reducing power consumed by non-display area of display panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123711B2 (ja) * 2000-07-24 2008-07-23 セイコーエプソン株式会社 電気光学パネルの駆動方法、電気光学装置、および電子機器
US8081178B2 (en) * 2007-07-10 2011-12-20 Sony Corporation Electro-optical device, driving circuit, and electronic apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09236823A (ja) * 1996-03-01 1997-09-09 Toshiba Corp 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09236823A (ja) * 1996-03-01 1997-09-09 Toshiba Corp 液晶表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
09236823

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922614B2 (en) 2014-11-07 2018-03-20 Samsung Electronics Co., Ltd. Source driver circuit and display device for reducing power consumed by non-display area of display panel
US10255872B2 (en) 2014-11-07 2019-04-09 Samsung Electronics Co., Ltd. Source driver circuit, method of operating same, and display device for reducing power consumed by non-display area of display panel
US10553175B2 (en) 2014-11-07 2020-02-04 Samsung Electronics Co., Ltd. Source driver circuit and display device for reducing power consumed by non-display area of display panel

Also Published As

Publication number Publication date
KR20020001265A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
US6911964B2 (en) Frame buffer pixel circuit for liquid crystal display
US8542178B2 (en) Display driving circuit gate driver with shift register stages
US6961042B2 (en) Liquid crystal display
JP5221878B2 (ja) アクティブマトリックスディスプレイ装置
JP4731239B2 (ja) 表示装置
US20040113872A1 (en) El display device
KR100370332B1 (ko) 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법
JP2005031598A (ja) 表示装置及びその駆動方法
US7084851B2 (en) Display device having SRAM built in pixel
JP4204204B2 (ja) アクティブマトリクス型表示装置
KR101127842B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
KR100497455B1 (ko) 액티브 매트릭스형 표시 장치
JP3863418B2 (ja) Ｅｌ表示装置
KR100465472B1 (ko) 액티브 매트릭스형 표시 장치
KR20030051209A (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
KR100706222B1 (ko) 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법
CN109637435A (zh) 一种显示面板的驱动电路、驱动方法及显示装置
JP4278314B2 (ja) アクティブマトリクス型表示装置
JP4297629B2 (ja) アクティブマトリクス型表示装置
KR20090099718A (ko) 게이트 드라이버
JP4197852B2 (ja) アクティブマトリクス型表示装置
JP2006163222A (ja) 電気光学装置および電子機器
JP4297628B2 (ja) アクティブマトリクス型表示装置
KR20060126184A (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
KR20030061134A (ko) 리셋신호 구동회로를 일체로 형성시킨 박막트랜지스터액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120315

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee