JP2008040492A - 画像表示システムの製造方法 - Google Patents
画像表示システムの製造方法 Download PDFInfo
- Publication number
- JP2008040492A JP2008040492A JP2007198335A JP2007198335A JP2008040492A JP 2008040492 A JP2008040492 A JP 2008040492A JP 2007198335 A JP2007198335 A JP 2007198335A JP 2007198335 A JP2007198335 A JP 2007198335A JP 2008040492 A JP2008040492 A JP 2008040492A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- via hole
- forming
- layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 106
- 239000011241 protective layer Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims description 48
- 230000000149 penetrating effect Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- LFPIHDQZHBXSGD-UHFFFAOYSA-N P(=O)(=O)[B] Chemical compound P(=O)(=O)[B] LFPIHDQZHBXSGD-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000005360 phosphosilicate glass Substances 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000005401 electroluminescence Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】静電気放電の発生を防止し、市場に適うフルカラーのエレクトロルミネセント素子を含む画像表示システムの製造方法を提供する。
【解決手段】アクティブ領域とパット領域を有する基板を提供し、アクティブ領域上に、薄膜トランジスタを形成し、パット領域内にパット電極を形成し、アクティブ領域とパット領域の上に保護層を形成し、保護層の上にカラーフィルター層を形成し、アクティブ領域とパット領域の上に平坦化層を形成し、平坦化層を穿通する第３接触孔を形成し、パット電極の真上に位置された保護層の上表面を露出し、保護層を穿通するドレインビアホールを形成し、ドレイン電極を露出し、カラーフィルター層と平坦化層を完成した後にドレインビアホールを形成するステップ、および保護層を穿通するパッドビアホールを形成し、パッド電極を露出し、平坦化層を完成した後にパッドビアホールを形成するステップを含む画像表示システムの製造方法。
【選択図】図３ｇ
【解決手段】アクティブ領域とパット領域を有する基板を提供し、アクティブ領域上に、薄膜トランジスタを形成し、パット領域内にパット電極を形成し、アクティブ領域とパット領域の上に保護層を形成し、保護層の上にカラーフィルター層を形成し、アクティブ領域とパット領域の上に平坦化層を形成し、平坦化層を穿通する第３接触孔を形成し、パット電極の真上に位置された保護層の上表面を露出し、保護層を穿通するドレインビアホールを形成し、ドレイン電極を露出し、カラーフィルター層と平坦化層を完成した後にドレインビアホールを形成するステップ、および保護層を穿通するパッドビアホールを形成し、パッド電極を露出し、平坦化層を完成した後にパッドビアホールを形成するステップを含む画像表示システムの製造方法。
【選択図】図３ｇ
Description
本発明は、エレクトロルミネセント素子を含む画像表示システムとその製造方法に関し、特に、カラーフィルターを有するエレクトロルミネセント素子を含む画像表示システムとその製造方法に関するものである。
有機発光ディスプレイ（ＯＬＥＤ）は、その駆動方式に基づいて、アクティブマトリクス方式とパッシブマトリクスの２つのタイプに分けられることができる。アクティブマトリクス方式有機発光ディスプレイは、電流によって駆動され、各画素は、少なくとも１つのスイッチＴＦＴ（ｓｗｉｔｃｈＴＦＴ）を要し、蓄積コンデンサの電圧の異なりに基づいて駆動電流の大きさを調節し、画素の輝度と階調レベルの違いを制御する。
図１ａ〜１ｅを参照下さい。一系列の断面構造概略図を表しており、従来のカラーフィルターを有するエレクトロルミネセント素子の製造プロセスの説明に用いられる。
図１ａを参照下さい。アクティブ領域１１とパッド領域１２を有する基板１０が提供される。薄膜トランジスタ１３は、基板１０上のアクティブ領域１１内に形成され、金属パッド１４は、基板１０上のパッド領域１２に形成される。続いて、絶縁層１５が基板１０の上に形成される。
続いて、図１ｂを参照下さい。絶縁層１５がパターン化され、ドレインビアホール１６とパッドビアホール１７を形成する。ドレインビアホール１６は、薄膜トランジスタ１３のドレイン１８を露出し、パッドビアホール１７は、金属パッド１４を露出する。
続いて、図１ｃを参照下さい。カラーフィルター１９は、フォトリソグラフィーによって基板１０上のアクティブ領域１１内に形成される。ここでは、カラーフィルター１９は、ドレインビアホール１６によって、ドレイン１８に直接、接続される。
続いて、図１ｄを参照下さい。カラーフィルター１９は、更にパターン化され、カラーフィルター層２０を形成する。続いて、平坦化層２１が基板１０の上に形成される。このステップでは、平坦化層２１は、ドレインビアホール１６とパッドビアホール１７によって、ドレイン１８と金属パッド１４に直接、接続される。最後に、図１ｅを参照下さい。平坦化層２１は、パターン化プロセスが行われ、ドレイン電極１８とパッド金属１４を露出する。
上述の従来のカラーフィルターを有するエレクトロルミネセント素子の製造プロセスでは、カラーフィルター１９および／または平坦化層２１の形成のステップで、ドレインビアホール１６によってドレインと直接、接触することから、薄膜トランジスタの電極は、静電気放電の影響により、ダメージを受け易い。また、金属パッド１４も大面積であるから、カラーフィルター１９および／または平坦化層２１がこれと接触すると、電荷が累積され、アンテナ効果を発生させて、静電気放電の発生を拡大し、金属電極の損傷を招く。
よって、より簡易化した製造プロセスと高効能を有するフルカラーアクティブ式エレクトロルミネセント素子の製造プロセスを開発して、静電気放電の発生を防止することが目下、エレクトロルミネセント素子の製造プロセスの技術で必要な研究の１つとなっている。
これに鑑みて、本発明の目的は、静電気放電の発生を防止し、フラットディスプレイの市場の需要に適うことができるフルカラーのエレクトロルミネセント素子を含む画像表示システムの製造方法を提供する。
本発明の目的を達成するために、画像表示システムの製造方法は、エレクトロルミネセント素子の形成を含む。前記エレクトロルミネセント素子の製造方法は、以下のステップを含む。アクティブ領域とパット領域を有する基板を提供する。前記基板のアクティブ領域上に薄膜トランジスタを形成し、前記基板のパット領域内にパット電極を形成し、前記薄膜トランジスタは、ソース電極、ゲート電極、ドレイン電極と、ゲート絶縁層を含む。前記アクティブ領域とパット領域の上に保護層を形成する。前記アクティブ領域内に位置された前記保護層の上にカラーフィルター層を形成し、第１接触孔は、前記ドレインの真上に形成され、前記カラーフィルター層を穿通し、前記保護層を露出する。前記基板のアクティブ領域とパット領域の上に平坦化層を形成する。前記アクティブ領域に位置された前記平坦化層を穿通する第２接触孔を形成し、前記ドレイン電極の真上に位置された前記保護層の上表面を露出する。前記パット領域に位置された前記平坦化層を穿通する第３接触孔を形成し、前記パッド電極の真上に位置された前記保護層の上表面を露出する。前記アクティブ領域に位置された前記保護層を穿通するドレインビアホールを形成し、前記ドレインを露出し、前記カラーフィルター層と前記平坦化層を完成した後に前記ドレインビアホールを形成する。前記平坦化層を完成した後、前記保護層を穿通するパッドビアホールを形成し、前記パッド電極を露出する。
本発明の好ましい実施例では、前記画像表示システムの製造方法は、以下のステップを含む。薄膜トランジスタを有する基板を形成し、前記薄膜トランジスタは、ソース電極、ゲート電極、ドレイン電極と、ゲート絶縁層を含む。続いて、前記基板の上に保護層、カラーフィルター層と、平坦化層を順次に形成し、第１接触孔は、前記ドレイン電極の上に形成され、前記カラーフィルター層を穿通する。前記平坦化層を穿通する第２接触孔を形成し、前記ドレインの真上に位置された前記保護層の上表面を露出する。前記平坦化層を完成した後に、前記保護層を穿通するドレインビアホールを形成し、前記ドレイン電極を露出する。
本発明のその他の好ましい実施例に基づいて、前記画像表示システムの製造方法は、パット電極を有する基板を提供するステップを含む。保護層と平坦化層を順次に形成し、前記パット電極を覆う。前記平坦化層を穿通する接触孔を形成し、前記パット電極の真上に位置された前記保護層の上表面を露出する。前記平坦化層を完成した後に、前記保護層を穿通するパッドビアホールを形成し、前記パッド電極を露出する。
本発明のエレクトロルミネセント素子を有する画像表示システムの製造方法は、製造プロセス中に、カラーフィルター層、平坦化層と、製造プロセスに用いられるフォトレジスト層が金属導電層（即ち、ドレイン電極とパット電極）と直接、接触するのを防ぐことができる。よって、静電気放電によるダメージを受けること防ぐことができ、税増プロセスの利回りを高めることができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
図２は、本発明の好ましい実施例に基づいた、アクティブマトリクス基板を含むエレクトロルミネセント素子１００を表す一部の上面図である。アクティブマトリクス基板は、アクティブ領域１１２とパッド領域１１４を定義する基板１１０を含む。ゲートパッド層１１６とデータパッド層１１８は、パッド領域１１４に形成される。ゲートパッド層１１６は、ゲートライン１１２によってゲート電極１２３と電気的接続され、データパッド層１１８は、データライン１２４によってソース電極１２７と電気的接続される。
図３ａ〜３ｈは、図２のラインＡ−Ａ’とＢ−Ｂ’に対応する画素領域の断面構造図であり、本発明に基づいたエレクトロルミネセント素子の好ましい実施例の製造プロセスを説明している。
まず、図３ａを参照下さい。アクティブ領域１１２とパッド領域１１４を有する基板１１０が提供される。薄膜トランジスタ（ＴＦＴ）１２０は、基板１１０上のアクティブ領域１１２内に形成される。パット構造１３０は、基板のパッド領域１１４内に形成される。薄膜トランジスタ（ＴＦＴ）１２０は、半導体層１２１、ソース電極１２７、ゲート電極１２３、ドレイン電極１２９とゲート絶縁層１２５を含み、パット構造１３０は、パット電極１３３を含む。本発明は、薄膜トランジスタ１２０の構造を限定するものではなく、例えば、アモルファスシリコン薄膜トランジスタ、低温ポリシリコン薄膜トランジスタ、または有機薄膜トランジスタであることができる。しかし、図に示す薄膜トランジスタの構造は、本発明の一例であるだけで、本発明の述べる薄膜トランジスタの構造は、その他の構造であることもできる。この実施例では、ゲート絶縁層１２５の材料は、窒化ケイ素であることができ、基板１１０は、透光基板からなり、例えば、ガラスまたはプラスチック基板からなることができる。
また、薄膜トランジスタ１２０のソース電極１２７とドレイン電極１２９と、パット電極１３３は、同じ材料であることができ、同じステップによって製造されて形成される。
続いて、図３ｂを参照下さい。基板１１０に保護層１４０が形成され、薄膜トランジスタ１２０とパット構造１３０を覆う。ここでは、保護層１４０の材料は、窒化ケイ素、酸化ケイ素、リンボロンシリカガラス（ＢｏｒｏｎＰｈｏｓｐｈａｔｅ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ、ＢＰＳＧ）、リンシリカガラス（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ、 ＰＳＧ）、または有機樹脂層であることができる。
続いて、図３ｃを参照下さい。パターン化されたカラーフィルター層１４５がアクティブ領域１１２内の保護層１４０の上に形成される。パターン化されたカラーフィルター層１４５は、第１接触孔１４６によって分けられ（即ち、パターン化されたカラーフィルター層１４５が形成される時、第１接触孔１４６を同時に形成する）、第１接触孔１４６は、ドレイン電極の真上の領域に位置される。カラーフィルター層１４５は、赤、青、緑の３色のカラーフィルターユニットを含み、エレクトロルミネセント素子がフルカラーを得ることができる。保護層１４０がドレイン１２９とパット電極１３３を完全に覆うことから、カラーフィルター層、平坦化層、またはその他の任意の製造で形成されるフォトレジスト層を形成する時に、金属導電層（即ち、ドレイン１２９とパット電極１３３）と直接、接触するのを防ぐことができる。
続いて、図３ｄを参照下さい。平坦化層１５０が基板１１０上に一面に覆われて形成される。ここでは、平坦化層１５０の材料は、酸化ケイ素、窒化シリコン、スピンオンガラス（ＳＯＧ）、または絶縁有機材料であることができる。注意するのは、平坦化層１５０と金属導電層（即ち、ドレイン電極１２９とパット電極１３３）は、保護層１４０によって分けられる。
続いて、図３ｅを参照下さい。平坦化層１５０がパターン化され、平坦化層１５０を穿通する第２接触孔１５１と第３接触孔１５２が形成される。第２接触孔１５１は、ドレイン電極１２９の真上の保護層１４０の表面を露出し、第３接触孔１５２は、パット電極１３３の真上の保護層１４０の表面を露出する。第２接触孔１５１と第３接触孔１５２は、同じパターン化のステップによって形成される。
続いて、図３ｆを参照下さい。フォトレジスト層１６０が平坦化層１５０の上に形成される。特に、フォトレジスト層１６０は、第２接触孔１５１と第３接触孔１５２内に位置する平坦化層１５０の側壁上に形成される。続いて、フォトレジスト層１６０をエッチングマスクとして保護層１４０をエッチングし、アクティブ領域１１２でドレインビアホール１７０を形成し、パッド領域１１４でパッドビアホール１７２を形成する。第２接触孔１５１は、ドレインビアホール１７０の上に位置され、第３接触孔１５２は、パッドビアホール１７２の上に位置される。図３ｇを参照下さい。続いて、フォトレジスト層１６０が取り除かれる。ドレインビアホール１７０は、ドレイン電極１２９を露出し、パッドビアホール１７２は、パッド電極１３３を露出する。注意するのは、ドレインビアホール１７０とパッドビアホール１７２は、カラーフィルター層１４５と平坦化層１５０を形成した後、同じステップで形成される。また、第２接触孔１５１のサイズ１８１は、ドレインビアホール１７０のサイズ１８２より大きい。よって、第２接触孔１５１は、ドレインビアホール１７０内に位置する保護層１４０の上表面を露出する。第３接触孔１５２のサイズ１８３は、パッドビアホール１７２のサイズ１８４より大きい。よって、第２接触孔１５１は、パットビアホール１７２内に位置する保護層１４０の上表面を露出する。
図３ｈを参照下さい。有機発光ダイオード１８０は、平坦化層１５０の上に形成される。有機発光ダイオード１８０は、アノード１８５、電場発光体層（ＥＬ層）１８６と、カソード１８７を含む。注意するのは、有機発光ダイオード１８０は、アノード１８５によってドレイン電極１２９と電気的接続される。よって、本発明で述べる画像表示システムの製造方法好ましい実施例を完成する。ここで、有機発光ダイオード１８０は、白色光を発する。
カラーフィルター層、平坦化層と、フォトレジスト層が形成されるプロセスでドレインビアホール（またはパッドビアホール）を介してドレイン電極（またはパッド電極）と直接、接触しないことから、発明で述べるエレクトロルミネセント素子を有する画像表示システムは、薄膜トランジスタの電極が静電気放電のダメージを受けるのを効果的に防ぐことができる。
図４を参照下さい。本発明に基づいたエレクトロルミネセント素子を含む画像表示システムの配置図を表している。エレクトロルミネセント素子を含む画像表示システム６００は、ディスプレイパネル４００を含み、ディスプレイパネルは、本発明で述べるアクティブマトリクス方式の有機エレクトロルミネセント素子（例えば、図２に示すアクティブマトリクス方式の有機エレクトロルミネセント素子１００）を有し、ディスプレイパネル４００は、例えば、有機発光ダイオードパネルであることができる。図４を参照下さい。ディスプレイパネル４００は、電子装置の一部であることができる。一般的に、画像表示システム６００は、ディスプレイパネル４００と入力端子５００を含み、ディスプレイパネル４００と接続される。入力端子５００は、信号をディスプレイパネルに伝送し、ディスプレイパネルに画像を表示させる。画像表示システム６００は、携帯電話、デジタルカメラ、ＰＤＡ、ノート型パソコン、デスクトップ型パソコン、テレビ、カーディスプレイ、または携帯型ＤＶＤプレーヤーであることができる。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
１０ 基板
１１ アクティブ領域
１２ パッド領域
１３ 薄膜トランジスタ
１４ 金属パッド
１５ 絶縁層
１６ ドレインビアホール
１７ パッドビアホール
１８ ドレイン電極
１９ カラーフィルター
２０ カラーフィルター層
２１ 平坦化層
１００ エレクトロルミネセント素子
１１０ 基板
１１２ アクティブ領域
１１４ パット領域
１１６ ゲートパット層
１１８ データパット層
１２０ 薄膜トランジスタ
１２１ 半導体層
１２２ ゲートライン
１２３ ゲート電極
１２５ ゲート絶縁層
１２４ データライン
１２７ ソース電極
１２９ ドレイン電極
１３０ パット構造
１３３ パット電極
１４０ 保護層
１４５ カラーフィルター層
１５０ 第１接触孔
１５１ 第２接触孔
１５２ 第３接触孔
１６０ フォトレジスト層
１７０ ドレインビアホール
１７２ パッドビアホール
１８１ 第２接触孔のサイズ
１８２ ドレインビアホールのサイズ
１８３ 第３接触孔のサイズ
１８４ パッドビアホールのサイズ
１８０ 有機発光ダイオード
１８５ アノード
１８６ 電場発光体層
１８７ カソード
４００ ディスプレイパネル
５００ 入力ユニット
６００ 画像表示システム
１１ アクティブ領域
１２ パッド領域
１３ 薄膜トランジスタ
１４ 金属パッド
１５ 絶縁層
１６ ドレインビアホール
１７ パッドビアホール
１８ ドレイン電極
１９ カラーフィルター
２０ カラーフィルター層
２１ 平坦化層
１００ エレクトロルミネセント素子
１１０ 基板
１１２ アクティブ領域
１１４ パット領域
１１６ ゲートパット層
１１８ データパット層
１２０ 薄膜トランジスタ
１２１ 半導体層
１２２ ゲートライン
１２３ ゲート電極
１２５ ゲート絶縁層
１２４ データライン
１２７ ソース電極
１２９ ドレイン電極
１３０ パット構造
１３３ パット電極
１４０ 保護層
１４５ カラーフィルター層
１５０ 第１接触孔
１５１ 第２接触孔
１５２ 第３接触孔
１６０ フォトレジスト層
１７０ ドレインビアホール
１７２ パッドビアホール
１８１ 第２接触孔のサイズ
１８２ ドレインビアホールのサイズ
１８３ 第３接触孔のサイズ
１８４ パッドビアホールのサイズ
１８０ 有機発光ダイオード
１８５ アノード
１８６ 電場発光体層
１８７ カソード
４００ ディスプレイパネル
５００ 入力ユニット
６００ 画像表示システム
Claims (17)
- 画像表示システムの製造方法であって、
前記システムは、エレクトロルミネセント素子を含み、前記方法は、
アクティブ領域とパット領域を有する基板を提供するステップ、
前記基板のアクティブ領域上に、ソース電極、ゲート電極、ドレイン電極と、ゲート絶縁層を含む薄膜トランジスタを形成し、前記基板のパット領域内にパット電極を形成するステップ、
前記アクティブ領域とパット領域の上に保護層を形成するステップ、
前記アクティブ領域内に位置された前記保護層の上にカラーフィルター層を形成し、第１接触孔が前記ドレイン電極の真上に形成され、前記カラーフィルター層を穿通し、前記保護層を露出するステップ、
前記基板のアクティブ領域とパット領域の上に平坦化層を形成するステップ、
前記アクティブ領域に位置された前記平坦化層を穿通する第２接触孔を形成し、前記ドレイン電極の真上に位置された前記保護層の上表面を露出するステップ、
前記パット領域に位置された前記平坦化層を穿通する第３接触孔を形成し、前記パッド電極の真上に位置された前記保護層の上表面を露出するステップ、
前記カラーフィルター層と前記平坦化層を形成した後に、前記アクティブ領域に位置された前記保護層を穿通するドレインビアホールを形成し、前記ドレインを露出するステップ、および
前記平坦化層を完成した後に、前記保護層を穿通するパッドビアホールを形成し、前記パッド電極を露出するステップを含む画像表示システムの製造方法。 - 前記アクティブ領域に、前記第２接触孔と前記ドレインビアホールを介してドレインと電気的接続されるアノードを有する有機発光ダイオードを形成するステップを更に含む請求項１に記載の画像表示システムの製造方法。
- 前記第２接触孔のサイズは、前記ドレインビアホールのサイズより大きく、且つ、前記第２接触孔は、ドレインビアゴールの形成後に前記ドレインビアホール内に位置する保護層の上表面を露出する請求項１に記載の画像表示システムの製造方法。
- 前記第３接触孔のサイズは、前記パッドビアホールのサイズより大きく、且つ、前記第３接触孔は、パッドビアホールの形成後に前記パッドビアホール内に位置する保護層の上表面を露出する請求項１に記載の画像表示システムの製造方法。
- 前記第１接触孔は前記ドレインビアホールの真上に位置する請求項１に記載の画像表示システムの製造方法。
- 前記第３接触孔は前記パッドビアホールの真上に位置する請求項１に記載の画像表示システムの製造方法。
- 前記第２接触孔と前記第３接触孔は、同じステップによって形成される請求項１に記載の画像表示システムの製造方法。
- 前記ドレインビアホールと前記パッドビアホールは、同じステップによって形成される請求項１に記載の画像表示システムの製造方法。
- ソース電極、ゲート電極、ドレイン電極と、ゲート絶縁層を含む薄膜トランジスタを有する基板を提供するステップ、
前記基板上に保護層、カラーフィルター層と、平坦化層を順次に形成し、第１接触孔は、前記ドレインの上に形成され、前記カラーフィルター層を穿通するステップ、
前記平坦化層を穿通する第２接触孔を形成し、前記ドレインの真上に位置された前記保護層の上表面を露出するステップ、および
前記カラーフィルター層と前記平坦化層を形成した後に、前記保護層を穿通するドレインビアホールを形成し、ドレイン電極を露出するステップを含む画像表示システムの製造方法。 - 前記平坦化層に、前記第２接触孔と前記ドレインビアホールを介してドレインと電気的接続されるアノードを有する有機発光ダイオードを形成するステップを更に含む請求項９に記載の画像表示システムの製造方法。
- 前記第２接触孔のサイズは、前記ドレインビアホールのサイズより大きく、且つ、前記第２接触孔は、ドレインビアホールの形成後に前記ドレインビアホール内に位置する保護層の上表面を露出する請求項９に記載の画像表示システムの製造方法。
- 前記第１接触孔は前記ドレインビアホールの真上に位置する請求項９に記載の画像表示システムの製造方法。
- 前記保護層の材料は、窒化ケイ素、酸化ケイ素、リンボロンシリカガラス（Ｂｏｒｏｎ ＰｈｏｓｐｈａｔｅＳｉｌｉｃｏｎ Ｇｌａｓｓ、 ＢＰＳＧ）、リンシリカガラス（ＰｈｏｓｐｈｏｓｉｌｉｃａｔｅＧｌａｓｓ、 ＰＳＧ）、または有機樹脂層を含む請求項９に記載の画像表示システムの製造方法。
- パッド電極を有する基板を提供するステップ、
保護層と、前記パッド電極を覆う平坦化層を順次に形成するステップ、
前記平坦化層を穿通する接触孔を形成し、前記パッド電極の真上に位置された前記保護層の上表面を露出するステップ、および
前記平坦化層を形成した後に、前記保護層を穿通するパッドビアホールを形成し、前記パッド電極を露出するステップを含む画像表示システムの製造方法。 - 前記第３接触孔のサイズは、前記パッドビアホールのサイズより大きく、且つ、前記第３接触孔は、前記パッドビアホール内に位置する保護層の上表面を露出する請求項１４に記載の画像表示システムの製造方法。
- 前記第３接触孔は前記パッドビアホールの真上に位置する請求項１４に記載の画像表示システムの製造方法。
- 前記保護層の材料は、窒化ケイ素、酸化ケイ素、リンボロンシリカガラス（Ｂｏｒｏｎ ＰｈｏｓｐｈａｔｅＳｉｌｉｃｏｎ Ｇｌａｓｓ、 ＢＰＳＧ）、リンシリカガラス（ＰｈｏｓｐｈｏｓｉｌｉｃａｔｅＧｌａｓｓ、 ＰＳＧ）、または有機樹脂層を含む請求項１４に記載の画像表示システムの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/499,118 | 2006-08-03 | ||
| US11/499,118 US20080032431A1 (en) | 2006-08-03 | 2006-08-03 | Method for fabricating a system for displaying images |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008040492A true JP2008040492A (ja) | 2008-02-21 |
| JP5344385B2 JP5344385B2 (ja) | 2013-11-20 |
Family
ID=39029687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007198335A Active JP5344385B2 (ja) | 2006-08-03 | 2007-07-31 | 画像表示システムの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080032431A1 (ja) |
| JP (1) | JP5344385B2 (ja) |
| CN (1) | CN101118875A (ja) |
| TW (1) | TW200810174A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106848086A (zh) * | 2017-04-20 | 2017-06-13 | 京东方科技集团股份有限公司 | 有机发光二极管及其制备方法、显示装置 |
| US11183597B2 (en) | 2009-09-16 | 2021-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2022119832A (ja) * | 2011-05-05 | 2022-08-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786481B2 (en) * | 2008-08-26 | 2010-08-31 | Lg Display Co., Ltd. | Organic light emitting diode display and fabricating method thereof |
| KR100958023B1 (ko) * | 2008-11-04 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 유기전계 발광 표시장치 |
| KR20130013515A (ko) * | 2011-07-28 | 2013-02-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20130053053A (ko) | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| CN103325732B (zh) * | 2013-06-28 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种coa基板及其制造方法、显示装置 |
| KR101859484B1 (ko) * | 2016-05-30 | 2018-05-21 | 엘지디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN109037233B (zh) | 2017-06-09 | 2022-02-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4978486A (ja) * | 1972-11-30 | 1974-07-29 | ||
| JPH04102330A (ja) * | 1990-08-22 | 1992-04-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0685170A (ja) * | 1992-09-02 | 1994-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH10282528A (ja) * | 1997-04-03 | 1998-10-23 | Lg Electron Inc | 液晶表示装置及びその製造方法 |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2001005038A (ja) * | 1999-04-26 | 2001-01-12 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2005510064A (ja) * | 2001-11-12 | 2005-04-14 | サムスン エレクトロニクス カンパニー リミテッド | 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| JP2006080244A (ja) * | 2004-09-08 | 2006-03-23 | Sharp Corp | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262402B1 (ko) * | 1997-04-18 | 2000-08-01 | 김영환 | 박막 트랜지스터 액정표시소자 및 그의 제조방법 |
| KR100626007B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법 |
| KR101061850B1 (ko) * | 2004-09-08 | 2011-09-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조방법 |
| KR100635575B1 (ko) * | 2004-11-17 | 2006-10-17 | 삼성에스디아이 주식회사 | 풀 칼라 유기 전계 발광 표시 소자 및 그 제조방법 |
-
2006
- 2006-08-03 US US11/499,118 patent/US20080032431A1/en not_active Abandoned
-
2007
- 2007-07-18 TW TW096126196A patent/TW200810174A/zh unknown
- 2007-07-31 JP JP2007198335A patent/JP5344385B2/ja active Active
- 2007-08-01 CN CN200710143468.6A patent/CN101118875A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4978486A (ja) * | 1972-11-30 | 1974-07-29 | ||
| JPH04102330A (ja) * | 1990-08-22 | 1992-04-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0685170A (ja) * | 1992-09-02 | 1994-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH10282528A (ja) * | 1997-04-03 | 1998-10-23 | Lg Electron Inc | 液晶表示装置及びその製造方法 |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2001005038A (ja) * | 1999-04-26 | 2001-01-12 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2005510064A (ja) * | 2001-11-12 | 2005-04-14 | サムスン エレクトロニクス カンパニー リミテッド | 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| JP2006080244A (ja) * | 2004-09-08 | 2006-03-23 | Sharp Corp | 半導体装置およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11183597B2 (en) | 2009-09-16 | 2021-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11211499B2 (en) | 2009-09-16 | 2021-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11791417B2 (en) | 2009-09-16 | 2023-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2022119832A (ja) * | 2011-05-05 | 2022-08-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7228729B2 (ja) | 2011-05-05 | 2023-02-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11942483B2 (en) | 2011-05-05 | 2024-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN106848086A (zh) * | 2017-04-20 | 2017-06-13 | 京东方科技集团股份有限公司 | 有机发光二极管及其制备方法、显示装置 |
| CN106848086B (zh) * | 2017-04-20 | 2018-07-13 | 京东方科技集团股份有限公司 | 有机发光二极管及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080032431A1 (en) | 2008-02-07 |
| CN101118875A (zh) | 2008-02-06 |
| TW200810174A (en) | 2008-02-16 |
| JP5344385B2 (ja) | 2013-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5344385B2 (ja) | 画像表示システムの製造方法 | |
| US10854705B2 (en) | Display apparatus and method of manufacturing display apparatus | |
| EP3240036B1 (en) | Organic light-emitting display device and method of manufacturing the same | |
| US10453909B2 (en) | OLED array substrate with overlapped conductive layer and manufacturing method thereof, array substrate and display device | |
| WO2019206051A1 (zh) | 显示面板及显示装置 | |
| EP3139410B1 (en) | Amoled array substrate, manufacturing method thereof, and display device | |
| US20090174630A1 (en) | Organic light emitting display (OLED) devise, modules, and electronic devices | |
| US20170012096A1 (en) | Display device and method for manufacturing display device | |
| US9960217B2 (en) | Display panel and system for displaying images utilizing the same | |
| US20190115373A1 (en) | Display device | |
| US20220093893A1 (en) | Display panel, method for manufacturing same, and display apparatus | |
| TWI684270B (zh) | 透明顯示面板及其製造方法 | |
| KR101978779B1 (ko) | 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| CN112951846B (zh) | 显示面板及其制造方法、显示装置 | |
| KR102234318B1 (ko) | 표시 장치의 제조 방법 | |
| KR20140108791A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| WO2021056261A1 (en) | Display substrate, display apparatus, and method of fabricating display substrate | |
| US20210233978A1 (en) | Method of fabricating array substrate, array substrate, and display apparatus | |
| KR102627067B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| US12004397B2 (en) | Display apparatus and method of manufacturing display apparatus | |
| US11925087B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
| KR102544941B1 (ko) | 유기발광표시장치 | |
| JP2010256754A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
| KR20230095215A (ko) | 표시장치 | |
| JP2010266564A (ja) | 電気光学装置、電気光学装置の製造方法、および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5344385 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |