JPH0685170A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0685170A JPH0685170A JP4234345A JP23434592A JPH0685170A JP H0685170 A JPH0685170 A JP H0685170A JP 4234345 A JP4234345 A JP 4234345A JP 23434592 A JP23434592 A JP 23434592A JP H0685170 A JPH0685170 A JP H0685170A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- electrode
- interlayer insulating
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造工程中における導電層の異
常エッチングを防止する半導体装置の製造方法に関し、
製造工程中において接続電極が浮遊した状態になるのを
防止する半導体装置の製造方法の提供を目的とする。 【構成】 半導体基板１のコンデンサの表面に層間絶縁
膜６を形成してコンタクトホールを形成し、半導体基板
１及びキャパシタ電極５と接続されている導電層７をコ
ンタクトホールを介して形成し、全面に形成した層間絶
縁膜８にコンタクトホール8a,8b,8cを形成し、このコン
タクトホール8aと8bを介してこの導電層７に接続する取
り出し電極9aと9bを形成し、層間絶縁膜８のコンタクト
ホール8cの下部の導電層７を除去し、導電層７をキャパ
シタ電極５に接続する接続電極7aと、半導体基板１に接
続する接地電極7bに分割し、全面に保護絶縁膜10を形成
して取り出し電極9aと9bとの間及びこのコンタクトホー
ル8c内及びこの接続電極7aと接地電極7bの間に充填する
工程とを含むように構成する。
常エッチングを防止する半導体装置の製造方法に関し、
製造工程中において接続電極が浮遊した状態になるのを
防止する半導体装置の製造方法の提供を目的とする。 【構成】 半導体基板１のコンデンサの表面に層間絶縁
膜６を形成してコンタクトホールを形成し、半導体基板
１及びキャパシタ電極５と接続されている導電層７をコ
ンタクトホールを介して形成し、全面に形成した層間絶
縁膜８にコンタクトホール8a,8b,8cを形成し、このコン
タクトホール8aと8bを介してこの導電層７に接続する取
り出し電極9aと9bを形成し、層間絶縁膜８のコンタクト
ホール8cの下部の導電層７を除去し、導電層７をキャパ
シタ電極５に接続する接続電極7aと、半導体基板１に接
続する接地電極7bに分割し、全面に保護絶縁膜10を形成
して取り出し電極9aと9bとの間及びこのコンタクトホー
ル8c内及びこの接続電極7aと接地電極7bの間に充填する
工程とを含むように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造工程
中における導電層の異常エッチングを防止する半導体装
置の製造方法に関するものである。
中における導電層の異常エッチングを防止する半導体装
置の製造方法に関するものである。
【０００２】近年の高集積回路装置の半導体チップにお
いては、集積度を高めるために複数の導電層を積層して
形成する多層構造が採用されており、これらの導電層を
接続する接続電極が電気的に浮遊した状態になり、電荷
が蓄積され易くなっている。
いては、集積度を高めるために複数の導電層を積層して
形成する多層構造が採用されており、これらの導電層を
接続する接続電極が電気的に浮遊した状態になり、電荷
が蓄積され易くなっている。
【０００３】以上のような状況から、半導体装置の製造
工程中において接続電極が浮遊した状態になるのを防止
することが可能な半導体装置及びその製造方法が要望さ
れている。
工程中において接続電極が浮遊した状態になるのを防止
することが可能な半導体装置及びその製造方法が要望さ
れている。
【０００４】
【従来の技術】従来の半導体装置及びその製造方法を記
憶保持に電圧の印加が必要な半導体装置（以下、ＤＲＡ
Ｍと略称する）の場合について図３〜図４により詳細に
説明する。
憶保持に電圧の印加が必要な半導体装置（以下、ＤＲＡ
Ｍと略称する）の場合について図３〜図４により詳細に
説明する。
【０００５】図３〜図４は従来の半導体装置の製造方法
を工程順に示す側断面図である。まず図３(a) に示すよ
うに、半導体基板11の表面に層間絶縁膜12を形成してこ
の層間絶縁膜12にコンタクトホール12a を形成し、この
コンタクトホール12a 内及び層間絶縁膜12の表面にスト
レージ電極13をパターニングして形成し、このストレー
ジ電極13の表面にキャパシタ絶縁膜14を介してキャパシ
タ電極15をパターニングして形成する。
を工程順に示す側断面図である。まず図３(a) に示すよ
うに、半導体基板11の表面に層間絶縁膜12を形成してこ
の層間絶縁膜12にコンタクトホール12a を形成し、この
コンタクトホール12a 内及び層間絶縁膜12の表面にスト
レージ電極13をパターニングして形成し、このストレー
ジ電極13の表面にキャパシタ絶縁膜14を介してキャパシ
タ電極15をパターニングして形成する。
【０００６】つぎに図３(b) に示すように、全面に層間
絶縁膜16を形成してこの層間絶縁膜16にコンタクトホー
ル16a を形成し、この層間絶縁膜16の表面及びコンタク
トホール16a 内に導電層を形成し、この導電層をパター
ニングして接続電極17a と接地電極17b に分割する。
絶縁膜16を形成してこの層間絶縁膜16にコンタクトホー
ル16a を形成し、この層間絶縁膜16の表面及びコンタク
トホール16a 内に導電層を形成し、この導電層をパター
ニングして接続電極17a と接地電極17b に分割する。
【０００７】ついで図３(c) に示すように、全面に層間
絶縁膜18を形成してコンタクトホール18a 及び18b を形
成し、全面に導電層を形成してこの導電層をパターニン
グして取り出し電極19a 及び19b を形成し、図４に示す
ように全面に保護絶縁膜20を形成して半導体装置の製造
工程が完了する。
絶縁膜18を形成してコンタクトホール18a 及び18b を形
成し、全面に導電層を形成してこの導電層をパターニン
グして取り出し電極19a 及び19b を形成し、図４に示す
ように全面に保護絶縁膜20を形成して半導体装置の製造
工程が完了する。
【０００８】このようにして製造した従来の半導体装置
においては、ストレージ電極13は１ビットに対して１個
形成されて半導体基板11と接続されており、キャパシタ
電極15は１枚の大きな一体構造を有しており、数万個の
ビットに対してキャパシタ絶縁膜14を介して形成されて
いる。
においては、ストレージ電極13は１ビットに対して１個
形成されて半導体基板11と接続されており、キャパシタ
電極15は１枚の大きな一体構造を有しており、数万個の
ビットに対してキャパシタ絶縁膜14を介して形成されて
いる。
【０００９】このキャパシタ電極15と接続して形成され
る接続電極17a が製造工程中で電気的に浮遊する場合に
はこの接続電極17a に電荷が蓄積されるようになってい
る。
る接続電極17a が製造工程中で電気的に浮遊する場合に
はこの接続電極17a に電荷が蓄積されるようになってい
る。
【００１０】
【発明が解決しようとする課題】以上説明した従来の半
導体装置においては、キャパシタ電極と接続して形成さ
れる接続電極が製造工程中で電気的に浮遊し、この接続
電極に電荷が蓄積されるために、この接続電極の表面に
形成した層間絶縁膜にコンタクトホールを形成した後の
化学処理を行う場合に、この接続電極の表面が溶解する
という問題点があった。
導体装置においては、キャパシタ電極と接続して形成さ
れる接続電極が製造工程中で電気的に浮遊し、この接続
電極に電荷が蓄積されるために、この接続電極の表面に
形成した層間絶縁膜にコンタクトホールを形成した後の
化学処理を行う場合に、この接続電極の表面が溶解する
という問題点があった。
【００１１】本発明は以上のような状況から、半導体装
置の製造工程中において接続電極が浮遊した状態になる
のを防止することが可能な半導体装置の製造方法の提供
を目的としたものである。
置の製造工程中において接続電極が浮遊した状態になる
のを防止することが可能な半導体装置の製造方法の提供
を目的としたものである。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は図１〜図２に示すように、半導体基板１上にス
トレージ電極３を形成し、このストレージ電極３上にキ
ャパシタ絶縁膜４を介してキャパシタ電極５を形成し、
このキャパシタ電極５の表面に層間絶縁膜６を形成して
この層間絶縁膜にコンタクトホール6aを形成し、この半
導体基板１に接続すると共にこのコンタクトホール6aを
介してこのキャパシタ電極５に接続する導電層７を形成
する工程と、全面に層間絶縁膜８を形成してこの層間絶
縁膜８にコンタクトホール8aとコンタクトホール8b及び
このコンタクトホール8a,8b の間にコンタクトホール8c
をこの導電層７に達するように形成し、このコンタクト
ホール8aとコンタクトホール8bをそれぞれ介してこの導
電層７に接続する取り出し電極9a及び9bを形成し、層間
絶縁膜８をマスクとしてこの層間絶縁膜８に設けたコン
タクトホール8cの下部のこの導電層７を除去し、この導
電層７をこのキャパシタ電極５に接続する接続電極7aと
この半導体基板１に接続する接地電極7bに分割する工程
と、全面に保護絶縁膜10を形成し、この取り出し電極9a
と取り出し電極9bとの間及びこのコンタクトホール8c内
及びこの接続電極7aと接地電極7bの間に充填する工程と
を含むように構成する。
造方法は図１〜図２に示すように、半導体基板１上にス
トレージ電極３を形成し、このストレージ電極３上にキ
ャパシタ絶縁膜４を介してキャパシタ電極５を形成し、
このキャパシタ電極５の表面に層間絶縁膜６を形成して
この層間絶縁膜にコンタクトホール6aを形成し、この半
導体基板１に接続すると共にこのコンタクトホール6aを
介してこのキャパシタ電極５に接続する導電層７を形成
する工程と、全面に層間絶縁膜８を形成してこの層間絶
縁膜８にコンタクトホール8aとコンタクトホール8b及び
このコンタクトホール8a,8b の間にコンタクトホール8c
をこの導電層７に達するように形成し、このコンタクト
ホール8aとコンタクトホール8bをそれぞれ介してこの導
電層７に接続する取り出し電極9a及び9bを形成し、層間
絶縁膜８をマスクとしてこの層間絶縁膜８に設けたコン
タクトホール8cの下部のこの導電層７を除去し、この導
電層７をこのキャパシタ電極５に接続する接続電極7aと
この半導体基板１に接続する接地電極7bに分割する工程
と、全面に保護絶縁膜10を形成し、この取り出し電極9a
と取り出し電極9bとの間及びこのコンタクトホール8c内
及びこの接続電極7aと接地電極7bの間に充填する工程と
を含むように構成する。
【００１３】
【作用】即ち本発明においては、キャパシタ電極の表面
に層間絶縁膜を形成してこの層間絶縁膜に接続電極を形
成するコンタクトホールを形成し、接続電極と接地電極
とが一体となっている導電層をこの層間絶縁膜の表面上
及びこのコンタクトホール内に形成するから、製造工程
中は接続電極と接地電極とを一体として処理できるの
で、接続電極が製造工程中で電気的に浮遊することを防
止することが可能となり、全面に層間絶縁膜を形成して
この層間絶縁膜に取り出し電極を形成するコンタクトホ
ールを形成し、取り出し電極となる導電層をこの層間絶
縁膜の表面上及びこれらのコンタクトホール内に形成
し、この導電層をパターニングして二つの取り出し電極
に分割し、この層間絶縁膜を分離しているこのコンタク
トホール内の導電層を除去し、この層間絶縁膜をマスク
としてこのコンタクトホールの下部の導電層を接続電極
と接地電極とに分割し、全面に保護絶縁膜を形成し、取
り出し電極の間及びこのコンタクトホール内及びこの接
続電極と接地電極の間に充填するから、完成時点では接
続電極と接地電極とを絶縁して形成することが可能とな
る。
に層間絶縁膜を形成してこの層間絶縁膜に接続電極を形
成するコンタクトホールを形成し、接続電極と接地電極
とが一体となっている導電層をこの層間絶縁膜の表面上
及びこのコンタクトホール内に形成するから、製造工程
中は接続電極と接地電極とを一体として処理できるの
で、接続電極が製造工程中で電気的に浮遊することを防
止することが可能となり、全面に層間絶縁膜を形成して
この層間絶縁膜に取り出し電極を形成するコンタクトホ
ールを形成し、取り出し電極となる導電層をこの層間絶
縁膜の表面上及びこれらのコンタクトホール内に形成
し、この導電層をパターニングして二つの取り出し電極
に分割し、この層間絶縁膜を分離しているこのコンタク
トホール内の導電層を除去し、この層間絶縁膜をマスク
としてこのコンタクトホールの下部の導電層を接続電極
と接地電極とに分割し、全面に保護絶縁膜を形成し、取
り出し電極の間及びこのコンタクトホール内及びこの接
続電極と接地電極の間に充填するから、完成時点では接
続電極と接地電極とを絶縁して形成することが可能とな
る。
【００１４】
【実施例】以下図１〜図２により本発明の一実施例をＤ
ＲＡＭの場合について詳細に説明する。
ＲＡＭの場合について詳細に説明する。
【００１５】図１〜図２は本発明による一実施例の半導
体装置の製造方法を工程順に示す側断面図である。図１
及び図２により本発明の一実施例の半導体装置の製造方
法を工程順に説明する。
体装置の製造方法を工程順に示す側断面図である。図１
及び図２により本発明の一実施例の半導体装置の製造方
法を工程順に説明する。
【００１６】まず図１(a) に示すように、半導体基板１
の表面に層間絶縁膜２を形成してこの層間絶縁膜２にコ
ンタクトホール2aを形成し、このコンタクトホール2a内
及び層間絶縁膜２の表面にストレージ電極３をパターニ
ングして形成し、このストレージ電極３の表面にキャパ
シタ絶縁膜４を介してキャパシタ電極５をパターニング
して形成する。
の表面に層間絶縁膜２を形成してこの層間絶縁膜２にコ
ンタクトホール2aを形成し、このコンタクトホール2a内
及び層間絶縁膜２の表面にストレージ電極３をパターニ
ングして形成し、このストレージ電極３の表面にキャパ
シタ絶縁膜４を介してキャパシタ電極５をパターニング
して形成する。
【００１７】つぎに図１(b) に示すように、全面に層間
絶縁膜６を形成してこの層間絶縁膜６にコンタクトホー
ル6aを形成し、この層間絶縁膜６の表面及びコンタクト
ホール6a内に導電層７を形成する。
絶縁膜６を形成してこの層間絶縁膜６にコンタクトホー
ル6aを形成し、この層間絶縁膜６の表面及びコンタクト
ホール6a内に導電層７を形成する。
【００１８】ついで図１(c) に示すように、全面に層間
絶縁膜８を形成して取り出し電極用のコンタクトホール
8aと8b及び導電層７を分離するのに用いるコンタクトホ
ール8cを形成し、全面に導電層を形成してこの導電層を
パターニングして取り出し電極9a及び9bを形成し、コン
タクトホール8c内の導電層を除去する。
絶縁膜８を形成して取り出し電極用のコンタクトホール
8aと8b及び導電層７を分離するのに用いるコンタクトホ
ール8cを形成し、全面に導電層を形成してこの導電層を
パターニングして取り出し電極9a及び9bを形成し、コン
タクトホール8c内の導電層を除去する。
【００１９】そして図２(a) に示すように層間絶縁膜８
をマスクとし、コンタクトホール8cの下部の導電層７を
エッチングにより除去して接続電極7aと接地電極7bに分
割する。
をマスクとし、コンタクトホール8cの下部の導電層７を
エッチングにより除去して接続電極7aと接地電極7bに分
割する。
【００２０】最後に図２(b) に示すように全面に保護絶
縁膜10を形成し、取り出し電極9aと9bの間、層間絶縁膜
８のコンタクトホール8c内及び接続電極7aと接地電極7b
の間に充填して半導体装置の製造工程が完了する。
縁膜10を形成し、取り出し電極9aと9bの間、層間絶縁膜
８のコンタクトホール8c内及び接続電極7aと接地電極7b
の間に充填して半導体装置の製造工程が完了する。
【００２１】このようにキャパシタ電極５と接続してい
る接続電極7aと接地電極7bとを製造工程中においては一
体構造にして電気的に接続しておき、取り出し電極9a及
び9bをパターニングして形成した後に、接続電極7aと接
地電極7bとをパターニングして分割するので、製造工程
中に接続電極が電気的に浮遊した状態になり電荷が蓄積
されるのを防止することが可能となる。
る接続電極7aと接地電極7bとを製造工程中においては一
体構造にして電気的に接続しておき、取り出し電極9a及
び9bをパターニングして形成した後に、接続電極7aと接
地電極7bとをパターニングして分割するので、製造工程
中に接続電極が電気的に浮遊した状態になり電荷が蓄積
されるのを防止することが可能となる。
【００２２】このようにして製造した本発明による一実
施例の半導体装置においては、ストレージ電極３は１ビ
ットに対して１個形成されて半導体基板１と接続されて
おり、キャパシタ電極５は１枚の大きな一体構造を有し
ており、数万個のビットに対してキャパシタ絶縁膜４を
介して形成されている。
施例の半導体装置においては、ストレージ電極３は１ビ
ットに対して１個形成されて半導体基板１と接続されて
おり、キャパシタ電極５は１枚の大きな一体構造を有し
ており、数万個のビットに対してキャパシタ絶縁膜４を
介して形成されている。
【００２３】このキャパシタ電極５と接続して形成され
る接続電極7aと半導体基板１と接続されている接地電極
7bとの間には、最上層に形成されている保護絶縁膜10が
充填して形成されている。
る接続電極7aと半導体基板１と接続されている接地電極
7bとの間には、最上層に形成されている保護絶縁膜10が
充填して形成されている。
【００２４】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な工程の変更により、製造工程中に
おいて接続電極が電気的に浮遊するのを防止することが
可能となり、接続電極に電荷が蓄積されるのを防止する
ことが可能となる利点があり、著しい経済的及び、信頼
性向上の効果が期待できる半導体装置及びその製造方法
の提供が可能である。
によれば極めて簡単な工程の変更により、製造工程中に
おいて接続電極が電気的に浮遊するのを防止することが
可能となり、接続電極に電荷が蓄積されるのを防止する
ことが可能となる利点があり、著しい経済的及び、信頼
性向上の効果が期待できる半導体装置及びその製造方法
の提供が可能である。
【図１】 本発明による一実施例の半導体装置の製造方
法を工程順に示す側断面図(1) 、
法を工程順に示す側断面図(1) 、
【図２】 本発明による一実施例の半導体装置の製造方
法を工程順に示す側断面図(2) 、
法を工程順に示す側断面図(2) 、
【図３】 従来の半導体装置の製造方法を工程順に示す
側断面図(1) 、
側断面図(1) 、
【図４】 従来の半導体装置の製造方法を工程順に示す
側断面図(2) 、
側断面図(2) 、
１は半導体基板、２は層間絶縁膜、2aはコンタクトホー
ル、３はストレージ電極、４はキャパシタ絶縁膜、５は
キャパシタ電極、６は層間絶縁膜、6aはコンタクトホー
ル、７は導電層、7aは接続電極、7bは接地電極、８は層
間絶縁膜、8aはコンタクトホール、8bはコンタクトホー
ル、8cはコンタクトホール、9aは取り出し電極、9bは取
り出し電極、10は保護絶縁膜、
ル、３はストレージ電極、４はキャパシタ絶縁膜、５は
キャパシタ電極、６は層間絶縁膜、6aはコンタクトホー
ル、７は導電層、7aは接続電極、7bは接地電極、８は層
間絶縁膜、8aはコンタクトホール、8bはコンタクトホー
ル、8cはコンタクトホール、9aは取り出し電極、9bは取
り出し電極、10は保護絶縁膜、
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108
Claims (1)
- 【請求項１】 半導体基板(1) 上にストレージ電極(3)
を形成し、該ストレージ電極(3) 上にキャパシタ絶縁膜
(4) を介してキャパシタ電極(5) を形成し、該キャパシ
タ電極(5) の表面に層間絶縁膜(6) を形成して該層間絶
縁膜(6) にコンタクトホール(6a)を形成し、該半導体基
板(1) に接続すると共に該コンタクトホール(6a)を介し
て該キャパシタ電極(5) に接続する導電層(7) を形成す
る工程と、 全面に層間絶縁膜(8) を形成して該層間絶縁膜(8) にコ
ンタクトホール(8a)とコンタクトホール(8b)及び該コン
タクトホール(8a),(8b) の間にコンタクトホール(8c)を
該導電層(7) に達するように形成し、該コンタクトホー
ル(8a)とコンタクトホール(8b)をそれぞれ介して該導電
層(7) に接続する取り出し電極(9a)及び(9b)を形成し、
層間絶縁膜(8) をマスクとして前記層間絶縁膜(8) に設
けたコンタクトホール(8c)の下部の前記導電層(7) を除
去し、前記導電層(7) を該キャパシタ電極(5)に接続す
る接続電極(7a)と該半導体基板(1)に接続する接地電極
(7b)に分割する工程と、 全面に保護絶縁膜(10)を形成し、前記取り出し電極(9a)
と取り出し電極(9b)との間及び前記コンタクトホール(8
c)内及び前記接続電極(7a)と接地電極(7b)の間に充填す
る工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4234345A JPH0685170A (ja) | 1992-09-02 | 1992-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4234345A JPH0685170A (ja) | 1992-09-02 | 1992-09-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685170A true JPH0685170A (ja) | 1994-03-25 |
Family
ID=16969543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4234345A Withdrawn JPH0685170A (ja) | 1992-09-02 | 1992-09-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685170A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008040492A (ja) * | 2006-08-03 | 2008-02-21 | Toppoly Optoelectronics Corp | 画像表示システムの製造方法 |
| JP2016009781A (ja) * | 2014-06-25 | 2016-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1992
- 1992-09-02 JP JP4234345A patent/JPH0685170A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008040492A (ja) * | 2006-08-03 | 2008-02-21 | Toppoly Optoelectronics Corp | 画像表示システムの製造方法 |
| JP2016009781A (ja) * | 2014-06-25 | 2016-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4685197A (en) | Fabricating a stacked capacitor | |
| US4827323A (en) | Stacked capacitor | |
| KR0120917B1 (ko) | 원통형 전극을 가지는 반도체 장치의 제조방법 | |
| JPH03179763A (ja) | アンチヒューズ構造とそれを形成する方法 | |
| JPH10178157A (ja) | 半導体装置の金属配線構造及びその製造方法 | |
| CN115997263A (zh) | 薄膜电容器及其制造方法、以及具备薄膜电容器的电子电路基板 | |
| JPH07283376A (ja) | 半導体メモリー装置のキャパシター製造方法 | |
| JP3296324B2 (ja) | 半導体メモリ装置の製造方法 | |
| JP2001223340A (ja) | キャパシタおよびその形成方法 | |
| US8753954B2 (en) | Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same | |
| JPH0685170A (ja) | 半導体装置の製造方法 | |
| CN114094014B (zh) | 金属电容结构及其制备方法 | |
| KR100679257B1 (ko) | 매립형 커패시터의 제조방법 | |
| JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
| KR20220082613A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20040198059A1 (en) | Method of forming metal line of semiconductor device | |
| KR100359246B1 (ko) | 적층형 캐패시터를 갖는 반도체 장치 제조 방법 | |
| KR100364818B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2747025B2 (ja) | 半導体装置の製造方法 | |
| CN114695268B (zh) | 存储器及其制作方法 | |
| KR101196484B1 (ko) | 저장 구조체의 주변에 충진 패턴을 가지는 반도체 장치 및그의 형성방법 | |
| US20220093604A1 (en) | Semiconductor device, semiconductor structure and manufacturing method therefor | |
| US6831321B2 (en) | Semiconductor device with a capacitor electrode isolation film formed from the same layer as a capacitor electrode | |
| KR20090006314A (ko) | 반도체 소자의 배선연결부 형성 방법 | |
| KR100571634B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |