TW544732B - Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same - Google Patents

Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same Download PDF

Info

Publication number
TW544732B
TW544732B TW091103364A TW91103364A TW544732B TW 544732 B TW544732 B TW 544732B TW 091103364 A TW091103364 A TW 091103364A TW 91103364 A TW91103364 A TW 91103364A TW 544732 B TW544732 B TW 544732B
Authority
TW
Taiwan
Prior art keywords
insulating film
gate
film
pad
wire
Prior art date
Application number
TW091103364A
Other languages
English (en)
Inventor
Bo-Sung Kim
Kwan-Wook Jung
Wan-Shick Hong
Sang-Gab Kim
Mun-Pyo Hong
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW544732B publication Critical patent/TW544732B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

544732 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 發明領域= 本發明係有關於一種半導體元件之接觸部位及其 製造方法，以及用於包含此接觸部位之顯示器元件的 薄膜電晶體陣列面板及其製造方法。 發明背景： 通常，半導體元件具有較高的積集度、最佳化的元 件面積和由多層製成的元件導線。在此條件下，較佳 的情形是，内層絕緣膜係由低介電常數之材料所製 成，藉以使得從導線傳來之訊號干擾達到最小，而傳 遞此訊號的導線必須藉由在絕緣膜中形成接觸窗洞而 做電性連接。然而，當蝕刻絕緣膜來形成接觸窗洞時， 如在接觸窗部位產生底切，則接觸窗部位的階梯覆蓋 會變差。這便造成形成在絕緣膜上的導線輪廓變差、 或接觸窗部位中的導線斷掉而產生不連接的問題。 同時，液晶顯示器（LCD)是最廣泛使用之平面面板 顯示器之一，至少包括其上形成有電極的兩層基板， 而兩層基板之間有插入液晶層，液晶顯示器並應用電 極來使液晶分子重新排列，藉以調整光輸出的多寡。 主要被使用的液晶顯示器係在兩基板上分別形成 電極，並於電極施加一薄膜電晶體開關電壓。 通常，在形成有薄膜電晶體的基板上具有：導線， 至少包括傳遞掃瞄訊號的閘極線和傳遞資料訊號的資 料線；以及閘極墊與資料墊，分別施加有自外部元件 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） ................MW.........、可.........$♦ (請先閲讀背面之注意事項再填寫本頁) 544732 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 而來的掃瞄訊號和資料訊號，以傳遞閘極線和資料 線，其中與薄膜電晶體電性連接的像素電極係形成於 由交錯閘極線和資料線定義而成的像素區。 此處，較佳的情形是，確定獲得像素的開口率來改 善液晶顯示器的顯示特性。因此，導線和像素電極被 製成相互重疊，而其間形成有由具有低介電常數之有 機材料製成的絕緣層，藉以使得於導線中傳遞的訊號 之干擾達到最小。 這種製造顯示裝置用之薄膜電晶體陣列基板的方 法需要一種製程，藉以暴露出用來接收由外部元件傳 至之訊號的銲墊；或一種可暴露出導線而使其互相連 接的製程。然而，當使用具有接觸窗洞之絕緣層為罩 幕來蝕刻下層膜以形成接觸窗洞於下層膜上時，位於 絕緣層下方之下層膜會被嚴重地底切，因而使接觸窗 部位的階梯覆蓋變差。這造成其他後來形成之上層膜 變差、或上層膜的導線於接觸窗部位上斷掉而產生不 連接的問題。為了解決這些問題，此時較佳的情形是， 接觸窗部位中之接觸窗洞的側壁係製成階梯形狀，但 由於有機絕緣層必需以微影蝕刻法來被圖案化好幾 次，藉以形成這階梯形狀，會有製程變複雜的問題。 同時，附於兩基板上且環繞液晶顯示面板的密封 線，和位於兩基板間之密封液晶材料會被形成，而假 如密封線形成於有機絕緣層時，則會產生不良的接觸 窗。 第6頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） .......'!1:·衣.........訂.........線· (請先閲讀背面之注意事項再填寫本頁) 544732 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 發明目的及概述: 本發明的目的之一係提供一種半導體元件之接觸 窗部位及其製造方法，以及一種包含此接觸窗部位之 薄膜電晶體陣列面板及其可改善接觸窗部位之輪廓的 製造方法。 另外，本發明之又一目的係用以簡化製造薄膜電晶 體陣列面板的方法。 本發明之再一目的為提供可去除不良接觸窗的薄 膜電晶體陣列面板。 為了解決這些問題，在本發明中當具有接觸窗洞的 絕緣層形成時，接觸窗洞周圍的形成厚度比其他部分 薄。接著，以有機絕緣膜為蝕刻罩幕來形成接觸窗洞 於下層膜上，然後以灰化步驟來去除此薄的有機絕緣 膜，藉以由有機絕緣膜的接觸窗洞暴露出下層膜，此 時若下層膜仍遺留有底切現象，則可加入一道以有機 絕緣膜為蝕刻罩幕來蝕刻下層膜的步驟。 更仔細地來說，在本發明之半導體元件的接觸窗部 位及其製造方法中，首先，於基板上形成第一導線， 和形成下層膜以覆蓋第一導線。接著，形成感光膜圖 案於使用有機感光材料的下層膜上，並以感光膜圖案 為蝕刻罩幕來蝕刻下層膜，藉以形成接觸窗洞來暴露 出第一導線。然後以灰化步驟來去除部分之此感光膜 圖案，來暴露出定義接觸窗洞之下層膜的邊界，接著 第7頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） •-----------I ---------訂---- (請先閲讀背面之注意事項再填寫本頁) 544732 A 7 _B7_ 五、發明説明（） 形成藉由接觸窗洞連接至第一導線的第二導線。 下層膜可由SiNx或Si Ox所製成之絕緣膜所組成， 或由導電材料所製成之導電膜所組成。 另外，下層膜可由第一絕緣層和第二絕緣層所組 成，此時較佳的情形是，在暴露出下層膜的邊界之後， 蝕刻不被感光膜圖案所阻擋之第二絕緣層來暴露出第 一絕緣層的邊界，其中第二絕緣層係由具有小於4.0之 低介電常數的低介電絕緣層所組成，且係以化學氣相 沉積法來形成。 此時較佳的情形是，接觸窗洞周圍的形成厚度比其 他部分薄。 本發明之半導體元件的接觸窗部位及其製造方法 可同樣地應用在液晶顯示器用的薄膜電晶體陣列面板 及其製造方法。 首先，在液晶顯示器用之薄膜電晶體陣列面板的製 造方法中，形成閘極導線於絕緣基板上，閘極導線至 少包括有閘極線、連接於閘極線的閘極電極、和連接 於閘極線之一端的閘極墊，藉以自外部元件傳遞掃瞄 ......….........訂......... (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 層極的極部和 體閘鄰没外層 導與相的自緣 半有極對以絕 和括電相藉積 膜包極極，沉 緣少閘電塾在 絕至與極料 ， 極線並源資著 閘導線與的接 成料料而端 。 形資資準一線 在此至為之料 ,，接極線資 著線連閘極至 接導、以閘號 。 料線於於訊 線資料位接像 極成資、連影 閘形的極和遞 至 ，錯電 、傳 號後交極極件 訊之線源電元 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 544732 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 有機感光絕緣膜圖案之後，以有機感光絕緣膜圖案為 蝕刻罩幕來蝕刻下層膜，藉以形成第一接觸窗洞來暴 露出閘極墊或資料墊。然後，在以灰化步驟來暴露出 第一接觸窗洞中之絕緣膜的邊界後，形成連接於閘極 墊的辅助閘極墊、或經由第一接觸窗洞的資料墊。 此時較佳的情形是，第一接觸窗洞周圍的有機絕緣 膜圖案形成厚度比其他部分薄。 絕緣層可由第一絕緣層和第二絕緣層所組成，此時 較佳的情形是，在暴露出絕緣膜的邊界之後，先後去 除不被有機絕緣膜圖案所阻擋之第二絕緣層和有機絕 緣膜圖案，此處之第二絕緣層係由具有小於4.0之低介 電常數的低介電絕緣層所組成，且係以化學氣相沉積 法來形成。 此時較佳的情形是，有機絕緣膜具有第二接觸窗洞 來暴露出汲極電極，並經第二接觸窗洞形成與汲極電 極連接的像素電極於與輔助墊相同的一層上。 此時較佳的情形是，第二接觸窗洞與第一接觸窗洞 一起形成，而且第二接觸窗洞周圍的有機絕緣膜之形 成厚度比其他部分薄。 資料導線和半導體層可以使用感光膜圖案的微影 蝕刻來形成，而此感光膜圖案的厚度有部分不同。 圖式簡單說明： 本發明以上所列舉之内容，將於往後之說明文字中 第9頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） ......................訂......... (請先閲讀背面之注意事項再填寫本頁) 544732 A7 B7 五、發明説明（ 例 施第 實至 列圖 下A 以 1 辅第 中 其 〇 述 闡 的 細 詳 更 作 形 之
造 製 之 例 施 實 一 第 之 明 發 本 據 根 為 圖 E 序 噴 程 製 按 並 法 方 的 位 β— 窗 觸 ； 接圖 之面 件剖 元的 體示 導緣 半所
發 本 據 根 為 圖 D 造序 製順 之程 例製 施按 實並 二法 第方 之的 明位 部 窗 觸 接 之 件 元 第體 至導 圖半 A 2 第 經濟部智慧財產局員工消費合作社印製 所繪示的剖面圖； 第3圖為繪示根據本發明之第一實施例之用於液晶顯 示器的薄膜電晶體陣列面板； 第4圖為繪示沿第3圖之IV-IV’剖面線觀之的薄膜電 晶體陣列面板的剖面圖； 第5A圖、第6A圖、第7A圖和第8A圖為根據本發明 之第一實施例所繪示在中間製程中之用於液晶 顯示器的薄膜電晶體陣列面板的佈置圖； 第5B圖為繪示沿第5 A圖之Vb-Vb’剖面線觀之的剖面 rgt · 園， 第6B圖為繪示沿第6A圖之VIb-VIb’剖面線觀之的剖 面圖，且繪示第5B圖的下一步驟； 第7B圖為繪示沿第7A圖之Vllb-VIIb’剖面線觀之的 剖面圖，且繪示第6B圖的下一步驟； 第8B圖為繪示沿第8A圖之Vlllb-VIIIb’剖面線觀之 的剖面圖，其中第8B圖並為繪示第7B圖的下 一步驟； 第8 C圖為根據本發明之第一實施例所繪示之用於液晶 第10頁 ............-«.........訂....... . (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ297公釐) 544732 A7 B7 五、發明説明（） 顯示器的薄膜電晶體陣列面板上之密封線形成 區的剖面圖； (請先閲讀背面之注意事項再填寫本頁) 第9圖為繪示沿第8A圖之Vlllb-VIIIb’剖面線觀之的 剖面圖，且繪示第8B圖的下一步驟； 第10A圖為繪示沿第8A圖之Vlllb-VIIIb’ 剖面線觀之 的剖面圖，且繪示第9圖的下一步驟； 第10B圖為繪示第8C圖的下一步驟的剖面圖； 第1 1圖為根據本發明之第二實施例所繪示之用於液晶 顯示器的薄膜電晶體陣列面板的佈置圖； 第 12 圖和第 13 圖為繪示沿第 11圖之XII-XII’ 和 ΧΙΙΙ-ΧΙΙΓ 剖面線觀之的薄膜電晶體陣列面板 的剖面圖； 第1 4 A圖為根據本發明之第二實施例所繪示在中間製 程中之用於液晶顯示器的薄膜電晶體陣列面板 的佈置圖； 第14B圖和第14C圖為繪示分別沿第14A圖之XlVb-XlVb’ 和XIVc-XIVc’剖面線觀之的剖面圖； 經濟部智慧財產局員工消費合作社印製 第15A圖和第15B圖為繪示分別沿第14A圖之XlVb-XlVb’和XIVc-XIVc’剖面線觀之的剖面圖，且 分別繪示第14B圖和第14C圖的下一步驟； 第16A圖為繪示第15B圖和第15C圖之下一步驟之薄 膜電晶體陣列面板的佈置圖； 第16B圖和第16C圖為繪示分別沿第16A圖之XVIb-XVIb， 和XVIb-XVIc， 觀之的剖面圖； 第11頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐） 544732 A7 B7 五、發明説明（） 經濟部智慧財產局員工消費合作社印製 第 17A圖、第18A圖 和第 19A圖，與第17B 圖 、第1 8B 圖和第 19B圖為繪 示分別沿第16A 圖 之 XVIb- XVIb， 和XVIb-XVIc’ 剖面線觀之的· 别1 面圖， 且 分別依製程順 序分別繪示第1 6 B圖和 第 16C 圖 的下一步驟； 第 20A圖為繪示第1 6B圖 和第16C圖之下- -步驟之 薄 膜電晶體陣列 面板的佈置圖； 第 20B圖和第 20C 圖為繪示分別沿第 20A 圖 之 XXb- XXb’ 和 XXc- XXc， 剖面線觀之的剖面圖；以 及 第 21A 圖和第 21B 圖為 繪示分別沿第 20A 圖之 和 XXb-XXb’ 和 ^ XXc- •XXc， 剖面線觀 之 的剖 面 圖’且分別依 製程順序分別繪示第 2 0 B 圖和 第 20C圖的下一 步驟。 圖 號對照說明： 10 、100 基板 22 閘極線 24 閘極墊 26 閘極電極 28 儲存電極 30 閘極絕緣膜 40 半導體層 42、 48 半導體圖案 50 摻雜非晶矽層 5 5、 56 歐姆接觸層 57 、5 8 中間層圖案 60 導體層 62 資料線 64 儲存電容 65 源極電極 66 没極電極 67 源極/汲極 第12頁 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 544732 A7 B7 五、發明説明（） 68 資料墊 70 保護膜 72、 74 ^ 76 ' 78 ' 330 接觸窗洞 73 低介電絕緣膜 75 有機絕緣膜 82 像素電極 84 辅助閘極螯 88 辅助資料墊 1 10 感光膜 1 12 、114 、 250 、 500 感 光膜圖案 200 第一導線 300 内層絕緣膜 310 下層絕緣膜 320 有機絕緣膜 400 第二導線 (請先閲讀背面之注意事項再填寫本頁) 發明詳細說明： 本發明將參照附圖來詳細地闡述一種半導體元件 之接觸窗部位及其製造方法，以及用於包含此接觸窗 部位之顯示器的薄膜電晶體陣列面板及其製造方法， 藉以使得習於此技藝之人士得以容易地據以實施。 首先，依據本發明之實施例來闡述一種半導體元件 之接觸窗部位及其製造方法。 通常，當半導體元件之面積已被最佳化，或其導線 係由多層所製成時，則越能積集整合，藉以有助於連 接至訊號線的墊層來接收自外部元件而來的訊號。依 據本發明之實施例，半導體元件至少包括具有低介電 常數的内層絕緣膜，以使由導線傳來之訊號干擾達到 最小；以及有機膜，係由具有優良平滑特性的有機材 料所製成。此處，必須在絕緣膜上形成接觸窗洞，以 第13頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 訂· 經濟部智慧財產局員工消費合作社印製 544732 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 使層間的導線彼此電性連接，而依據本發明之實施例 的製造方法係使有機絕緣膜之接觸窗洞周圍的厚度比 其他部分薄，以去除接觸窗部位中所產生的底切。接 著，以有機絕緣膜為蝕刻罩幕來蝕刻下層膜，並進行 灰化步驟來暴露出下層膜。 第1A圖至第1E圖為根據本發明之第一實施例之 製造半導體元件之接觸窗部位的方法並按製程順序所 繪示的剖面圖，而第2A圖至第2D圖為根據本發明之 第二實施例之製造半導體元件之接觸窗部位的方法並 按製程順序所繪示的剖面圖。如第1A圖所示，首先， 由SiNxi SiOx所製成之下層絕緣膜310沉積於已形成 有第一導線200的基板100上。然後，塗佈具有低介 電常數並由有機感光材料所製成的有機絕緣膜 320沉 積在下層絕緣膜 3 1 0上做為上層絕緣膜，藉以形成内 層絕緣膜3 0 0。 接著，如第1B圖所示，在對應於接觸窗洞330的 部分形成透光區，藉以形成接觸窗洞 3 3 0用以暴露出 第一導線200。並且為了調整光透光率，在穿透區的周 圍主要形成有缝狀或格子狀圖案，或以由具有半透明 區之半透明膜構成的罩幕來曝光與顯影出的有機絕緣 膜圖案，其中半透明膜係用來使接觸窗洞 330暴露出 下層絕緣膜310和第一導線200。在這點上，藉由具有 半透明區之光罩來曝光與顯影出有機絕緣膜320,在開 口部分周圍的有機絕緣膜3 20可留有較其他部分薄的 第u頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） ...... .................. (請先閲讀背面之注意事項再填寫本頁) 544732 經濟部智慧財產局員工消費合作社印製 Μ Β7 五、發明説明（） 厚度。這點將依據本發明之第四實施例，於顯示器用 之薄膜電晶體陣列面板的製造方法中詳細說明，其中 本發明使用四道罩幕來製造顯示器用之薄膜電晶體陣 列面板。考慮到後來之灰化步驟所去除的厚度，接觸 窗洞330周圍之有機絕緣膜320的較佳厚度為不大於 2,000 埃。 然後，如第1 C圖所示’餘刻由接觸窗洞3 3 0暴露 出的下層絕緣膜310，以暴露出第一導線200。此時， 由於即使使用乾式蝕刻的蝕刻氣體仍會進行等向性的 蝕刻（更不用說是使用溼式蝕刻），故下層絕緣膜3 1 〇會 被蝕刻至有機絕緣膜320的圖案下方而產生底切。 接著，如第1D圖所示，進行灰化步驟來去除部分 的有機絕緣膜320的圖案，其中有機絕緣膜320係感 光膜。完全去除部份的有機絕緣膜320來使下層絕緣 膜310的邊界暴露出來，其中有機絕緣膜320在接觸 窗洞330周圍的形成厚度較其他部分薄。 然後，如第1E圖所示，沉積導電材料在有機絕緣 膜320的圖案上，再以使用罩幕的微影蝕刻法進行定 義步驟，來形成藉由接觸窗洞330電性連接至第一導 線200的第二導線400。 依據本發明之第一實施例之半導體元件的接觸窗 部位和其製造方法，當内層絕緣膜3 〇〇係由有機材料 所製成’且形成有用來暴露出第一導線2〇〇的接觸窗 洞3 3 0時，藉由形成階梯狀之有機絕緣膜32〇(上層絕 第15頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ......................訂......... (請先閲讀背面之注意事項再填寫本頁) 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 緣膜）的側壁，和在蝕刻下層絕緣膜3 1 0後進行灰化步 驟，可去除發生在接觸窗部位的有機絕緣膜 320下的 底切現象。此點可避免第二導線400不連接於第一導 線2 00，且可改善接觸窗部位中之第二導線400的輪廓 至平滑。 雖然有機絕緣膜3 20下方之下層絕緣膜3 1 0已被舉 例說明，但有機絕緣膜 3 20之下層膜為導電膜之情形 亦同等適用。亦即在本發明之製造半導體元件之接觸 窗部位的方法中，假設蝕刻有機絕緣膜 3 2 0下方的導 電膜，當導電膜被蝕刻至有機絕緣膜 3 2 0的下部分而 形成底切時，藉由形成較薄之接觸窗洞 3 3 0的周邊， 和以灰化布步驟去除此周邊來暴露出接觸窗部位上的 導電膜，得以去除其上的底切。 經濟部智慧財產局員工消費合作社印製 同時，依據本發明之第二實施例之半導體元件的接 觸窗部位和其製造方法，如第2A圖所示，當内層絕緣 膜3 00係由包括下層絕緣膜3 10和有機絕緣膜320(上 層絕緣膜）的雙層所製成，並以有機絕緣膜3 2 0 (見第1 B 圖）做為蝕刻罩幕的感光膜圖案5 0 0定義内層絕緣膜 3 00，來形成接觸窗洞3 3 0以暴露出第一導線200時， 下層絕緣膜 3 1 0係被蝕刻至可產生底切之上層絕緣膜 3 20的下部分《而且，在此情況之下，如第2A圖所示， 位於接觸窗洞330周圍之部分感光膜圖案5 00的形成 厚度較其他部分薄。 接著，進行灰化步驟來去除位於接觸窗洞330周圍 第16頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 且厚度較其他部分薄之部分感光膜圖案500。此處，較 佳的蝕刻條件是有機絕緣膜3 2 0 (上層絕緣膜）和下層絕 緣膜3 1 0具有蝕刻選擇性。 接著，如第2D圖所示，藉由去除感光膜圖案500; 沉積導電材料於有機絕緣膜3 2 0 (上層絕緣膜）上；和以 使用罩幕的光學微影製程來進行定義步驟，藉以形成 連接至第一導線200的第二導線400。 依據本發明之第二實施例之半導體元件的接觸窗 部位和其製造方法，當内層絕緣膜 300係由有機材料 所製成，而暴露出第一導線200的接觸窗洞330形成 時，藉由形成感光膜來定義階梯狀的接觸窗洞330;和 在蝕刻下層絕緣膜3 1 0後進行灰化步驟，來去除感光 膜之一部分；以及使用感光罩幕為罩幕來再次蝕刻有 機絕緣膜3 2 0 (上層絕緣膜），來去除於接觸窗部位產生 的底切結構。此點可避免第二導線 400不連接於第一 導線200，且可改善接觸窗部位中之第二導線400的輪 廓至平滑。 經濟部智慧財產局員工消費合作社印製 同時，半導體元件的接觸窗部位和其製造方法亦可 同樣地應用在液晶顯示器用的薄膜電晶體陣列面板及 其製造方法。此處將闡述依據本發明之第一實施例之 半導體元件的接觸窗部位和其製造方法應用於依據本 發明之第一實施例之液晶顯示器用的薄膜電晶體陣列 面板及其製造方法；以及依據本發明之第二實施例之 半導體元件的接觸窗部位和其製造方法應用於本發明 第17頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 A 7 B7_ 五、發明説明（） 之第二實施例之液晶顯示器用的薄膜電晶體陣列面板 及其製造方法。 (請先閲讀背面之注意事項再填寫本頁) 首先，參照第3圖和第4圖來仔細地闡述依據本發 明之第一實施例之液晶顯示器用的薄膜電晶體陣列面 板及其製造方法。 第 3圖為繪示根據本發明之第一實施例之用於液 晶顯示器的薄膜電晶體陣列面板。而第 4圖為繪示沿 第3圖之IV-IV’剖面線觀之的薄膜電晶體陣列面板的 剖面圖。 在絕緣基板10上配置由具有低電阻值之含鋁金屬 材料所製成的閘極導線。閘極導線至少包括：以水平 方向延伸的閘極線22 ;連接至閘極線22之一端的閘極 墊24，藉以自外部元件傳遞訊號至閘極線22 ;以及連 接至閘極線22之薄膜電晶體的閘極電極26。 經濟部智慧財產局員工消費合作社印製 閘極導線（即閘極線22、閘極墊24和閘極電極26) 較佳是以含鋁之單層來製成，然而，其亦可以超過兩 層。若是形成超過兩層，則較佳是一層以低電阻值材 料來製成，而其他各層以含鉻或含鉬材料來製成，含 鉻或鉬材料與氧化銦錫、銦鋅氧化物或基板等其他材 料都有優良的接觸特性。 由SiNx等所製成之閘極絕緣膜30覆蓋著位於基板 10的閘極導線（即閘極線22、閘極墊 24和閘極電極 2 6)，且具有接觸窗洞74來暴露出後續形成有保護膜 70的閘極墊24。 第18頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 於閘極電極2 6之閘極絕緣膜3 0上形成由非晶矽之 半導體所製成的半導體層40,並於半導體層40上形成 由如摻雜高濃度金屬矽化物或η型雜質的氫化非晶矽 之材料所組成的歐姆接觸層55和56，每一歐姆接觸層 5 5和5 6由閘極墊24的中心看來係分成兩個部分。 於歐姆接觸層55和56與閘極絕緣膜30上形成由 金屬，例如··鋁或鋁合金、鉬或鉬鎢（W)合金、钽（Ta) 等或導體所製成的資料導線（如標號62、64、65和66)。 資料導線至少包括：配置於垂直方向的資料線62，與 閘極線22交錯來定義像素；源極電極65，其係資料線 62的分支且延伸至歐姆接觸層 55的上表面；資料墊 6 8，其係連接至資料線62的一端且接收由外部元件傳 來的影像訊號；以及藉由源極電極6 5而分開的汲極電 極6 6，其係形成於配置在以閘極電極2 6為準而與源極 -電極65相對的歐姆接觸層56上。同時，資料導線可 包括儲存電容的導體圖案，此儲存電容係與閘極線22 重疊且有保全儲存電容量的作用。 資料導線（如標號62、64、65、66和68)亦可由鋁 或鋁合金所製成的單層來形成，亦可由以超過兩層來 形成。若是形成雙層，則較佳是一層以低電阻值材料 來製成，而其他各層以具有優良之接觸特性的材料來 製成。例如：鉻/鋁（鋁合金）、或鋁/鉬材料，而在這點 上，鉻膜具有避免鋁或鋁合金滲入矽層（如標號40、55 和5 6)的功能，亦具有成為接觸部分來確保資料導線（如 第19頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） ......豐.........、玎......·:$ (請先閲讀背面之注意事項再填寫本頁) 544732 A 7 ΒΊ_ 五、發明説明（） 標號62、64、65、66和6 8)和後來形成之像素電極間 的接觸特性。 (請先閲讀背面之注意事項再填寫本頁) 在資料導線（如標號62、64、65、66和68)和不被 前者阻擋之半導體層40上，形成由SiNx所製成之保護 膜70、和由具有平滑特性和低電阻值之含壓克力（Acril) 的有機感光材料所製成之有機絕緣膜75。在保護層70 上，形成儲存電容64之導體圖案、汲極電極66和分 別暴露出資料墊68的接觸窗洞72、76和78，亦形成 暴露出閘極墊24和閘極絕緣膜30的接觸窗洞74。此 處，在保護膜70上，形成接觸窗洞72和76中之有機 絕緣膜75的邊界，以暴露出保護膜70的邊界、或閘 極絕緣膜3 0，因而使定義接觸窗洞72和76的側壁成 為階梯狀。另外，較佳的情形是，自形成閘極墊24和 資料墊6 8的墊部位去除有機絕緣膜7 5，並形成大於閘 極墊24之暴露出閘極墊24的接觸窗洞74。 經濟部智慧財產局員工消費合作社印製 在有機絕緣膜7 5上，形成像素導線、辅助閘極墊 84和輔助資料墊88，其中像素導線至少包括有透過接 觸窗洞76連接至汲極電極66的像素電極82;而每一 個辅助閘極墊8 4和辅助資料墊8 8係分別透過接觸窗 洞74和78連接至閘極墊24和資料墊68，且係由透明 材料之氧化銦錫或銦鋅氧化物所製成。在此點上，如 前所述，於接觸窗部位、和保護膜70或有機絕緣膜75 的側壁中，下層絕緣膜係為階梯狀且沒有底切結構， 因而避免像素電極82、辅助閘極墊84和辅助資料墊88 第20頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 A 7 B7_ 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 發生中斷而不連接。由於有機絕緣膜75被自墊部位上 去除，辅助閘極墊8 4和辅助資料墊8 8只能形成於保 護膜70的上表面。這原因是與由SiNx所製成之保護膜 70相較，有機絕緣膜75的黏著力、化學抵抗力、硬度、 機械強度、應力等均很差。所以，若有機絕緣膜7 5存 在墊部位中，當驅動積體電路以晶粒-玻璃接合（Chip On Glass ; COG)的方式直接安裝在液晶顯示器用之薄 膜電晶體、或有以軟片承載器封裝（Tape Carrier Package ； TCP)或晶粒-薄膜接合（Chip On Film ; COF) 方式封裝驅動積體電路的薄膜黏住墊部位時，墊部位 的黏著力差，再來便造成不良黏著。另外，當須要重 作來改善不良黏著時，在分離驅動積體電路或薄膜 後，應自墊部位去除非等向性的導電膜，而此時若有 機絕緣膜75仍留著，則會造成墊部位的表面損壞、或 有機絕緣膜75與辅助膜（即辅助閘極墊84和辅助資料 墊8 8)間的氧化銦錫膜剝落。因此，完全自墊部位去除 有機絕緣膜75可改善墊與驅動積體電路或薄膜間的黏 著力，而可很容易地進行重作。 經濟部智慧財產局員工消費合作社印製 如第3圖和第4圖所示，像素電極82與閘極線22 重疊而構成儲存電容，而此時當儲存電容量不足時， 可在與閘極導線（即閘極線22、閘極墊24和閘極電極 26)的同層上，增加與閘極導線分開且用來增加儲存電 容量的獨立導線。 接著，參照第3圖和第4圖、和第5A圖至第10 第21頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐） 544732 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 圖來仔細地闡述依據本發明之第一實施例之液晶顯示 器用之薄膜電晶體的製造方法。 首先，如第5A圖和第5B圖所示，在基板10上， 沉積並圖案化具有優良的接觸特性或電阻值之導電材 料，如鋁或鋁合金、和銀（Ag)或銀合金，藉以形成至少 包括有閘極線22、閘極墊24和閘極電極26的閘極導 線。 接著，如第6A圖和第6B圖所示，依序沉積閘極 絕緣膜30、由非晶矽之半導體所製成的半導體層40、 和摻雜非晶矽層 50，並以使用罩幕的定義製程來圖案 化半導體層40和摻雜非晶矽層50(歐姆接觸層），藉以 在位於閘極電極2 6對面的閘極絕緣膜3 0形成半導體 層 40和歐姆接觸層（亦即掺雜非晶矽層 50)。在這點 上，如第6A圖和第6B圖所示，半導體層40和歐姆接 觸層（亦即摻雜非晶矽層 5 0)係沿著後來將形成之資料 線而形成。 首先，如第7A圖和第7B圖所示，沉積導電材料 如鉻、鉬或鉬合金、鋁或鋁合金、銀或銀合金，以使 用罩幕的微影蝕刻製程來圖案化此沉積層，藉以形成 資料導線，此資料導線至少包括：與閘極線2 2交錯的 資料線62 ;連接至資料線62以延伸至閘極電極26之 上邊的源極電極65 ;連接至資料線62之一端的資料墊 6 8 ;與源極電極6 5分開且置於其相對之處的汲極電極 66;以及儲存電容的導電圖案。 第22頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） ..............^—, — S. (請先閲讀背面之注意事項再填寫本頁) 544732 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明（) 接著，蝕刻不被資料導線（如標號62、64、65、66 和6 8)所阻擋的摻雜非晶矽層，藉以分成以閘極電極2 6 為中心的兩部分，同時暴露出交置於摻雜非晶矽層（歐 姆接觸層55和56)的半導體層40。然後，較佳的情形 是實施氧電漿處理來使暴露之半導體層40的表面穩 定。 接著，如第8A圖和第8B圖所示，沉積厚度不大 於2,0〇〇埃（較佳是1，〇〇〇埃）且由SiNxK製成的保護膜 70，並於其上形成厚度在2至4微米範圍之由具有感 光度之有機感光材料所製成的有機絕緣膜75。首先， 只有有機絕緣膜7 5被以使用罩幕的微影製程來曝光和 顯影，藉以在導電圖案上形成接觸窗洞72、74、76和 78 ’其係分別為了儲存電容64、閘極墊24、汲極電極 66和資料墊68。形成縫狀、或格子狀圖案，或由半透 明膜製成的半透明區來曝光與顯影出的有機絕緣膜圖 案，使罩幕周圍之透光區的透光率減少，而墊部位周 圍之有機絕緣膜75的形成厚度較有機絕緣膜75之其 他部分薄，較佳是1，000至5,000埃的範圍，墊部上係 形成有若干個墊（如閘極墊24和資料墊68)、或形成有 接觸窗洞74和78。當然，在這點上，接觸窗洞72和 7 6周圍之有機絕緣膜7 5可形成為厚度小於其他部分的 階梯狀結構，而接觸窗洞72和76係暴露出汲極電極 66和儲存電容64的導電圖案。 形成密封線於液晶顯示器之兩面板之一，藉以結 第23頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) .....................S (請先閲讀背面之注意事項再填寫本頁) 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 合此兩面板並密封住交置於兩面板間之液晶材料，而 由於在有機絕緣膜75形成之密封線時，密封線的黏著 力會變弱，所以兩面板間會產生不良接觸。為避免不 良接觸，較佳是，自後續將形成密封線之處去除有機 絕緣膜75，而為此，如第8C圖所示，藉由在罩幕上將 形成密封線之處形成半透明區，來形成厚度較其他部 分薄之有機絕緣膜7 5。 此處調整感光膜厚度的方法將在描述使用四道罩 幕之顯示器用的薄膜電晶體陣列面板的製造方法時， 加以詳述。 接著，如第9圖所示，蝕刻被接觸窗洞72、74、 76和78以有機絕緣膜75為罩幕而暴露出的保護膜70 和閘極絕緣膜3 0，使得儲存電容64的導電圖案、閘極 墊24、汲極電極66和資料墊68暴露出來。此處蝕刻 保護膜70的較佳方法是乾式蝕刻，且係使用 SF6 + 〇2 或CR4 + 02為乾式蝕刻氣體。由圖可見，當蝕刻保護膜 70和閘極絕緣膜3 0時，其係經由乾式蝕刻被蝕刻至有 機絕緣膜75的下表面來產生底切。 經濟部智慧財產局員工消費合作社印製 接著，如第10A圖所示，進行灰化步驟來去除部 分之有機絕緣膜7 5，以藉由去除小厚度之有機絕緣膜 75來暴露出接觸窗洞74和78周圍的保護膜70，而在 接觸窗洞72和76中，閘極絕緣膜30和保護膜70係 被有機絕緣膜75暴露出來。這使接觸窗部位所產生的 底切結構得以去除。這裏，如第10B圖所示，由SiNx 第24頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 所製成之保護膜 70係暴露於形成密封線的區域。如 此，可形成後來形成之密封線於保護膜70上來改善液 晶顯示器之兩面板間的黏著力。 最後，如先前之第3圖和第4圖所示，藉由沉積 氧化銦錫或銦鋅氧化物和使用罩幕將其圖案化，形成 儲存電容64之導體圖案，和經由接觸窗洞72和76連 接至汲極電極66的像素電極82，亦形成各別經由接觸 窗洞74和78連接至閘極墊24和資料墊68的輔助閘 極墊84和辅助資料墊88。利用形成較薄之觸窗洞72、 74、76和78周圍的有機絕緣膜75和進行灰化步驟， 來去除產生於接觸窗部位的底切結構，使像素電極 82、辅助閘極墊84和辅助資料墊88發生中斷而不連 接，且其可形成平滑的輪廓。這裏，由圖可見，輔助 閘極墊84和辅助資料墊88係形成於保護膜70的上表 面，此有改善輔助閘極墊8 4和輔助資料墊8 8間的黏 著強度；以及放大辅助閘極墊84和辅助資料墊88的 優點。 經濟部智慧財產局員工消費合作社印製 如前所述，在依據本發明之第一實施例之液晶顯示 器用之薄膜電晶體的製造方法中，雖然此製造方法使 用五道罩幕，然而亦適用於使用四道罩幕的製造方 法。這點將會參照圖示來加以詳述。依據第二實施例 之製造方法所應用的製造方法將會被描述，其中第二 實施例使用有機絕緣膜為感光膜圖案而不為内層絕緣 膜，第二實施例並加入以化學氣相沉積法來形成低介 第25頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 A 7 ΒΊ_ 五、發明説明（） 電CVD絕緣層，其具有小於4.0之低介電常數的所組 成。 (請先閲讀背面之注意事項再填寫本頁) 首先，請參照第11圖至第13圖，以四道罩幕來 形成之單位像素結構以下將被仔細闡述，其中此單位 像素結構係屬於依據本發明之實施例之液晶顯示器用 的薄膜電晶體。 第11圖為根據本發明之第二實施例所繪示之用於 液晶顯示器的薄膜電晶體陣列面板的佈置圖；而第1 2 圖和第 13 圖為繪示沿第 11圖之ΧΙΙ-ΧΙΓ 和XIII-ΧΙΙΓ 觀之的薄膜電晶體陣列面板的剖面圖。 經濟部智慧財產局員工消費合作社印製 如同第一實施例，形成閘極導線於絕緣基板 10 上，閘極導線至少包括：由低電阻值之導電材料，如 鋁或鋁合金、和銀（Ag)或銀合金等所製成的閘極線 22、閘極墊24和閘極電極26。閘極導線亦至少包括儲 存電極28，儲存電極28係平行於絕緣基板10上的閘 極線2 2，且其上施加有電壓，例如自外部元件輸入至 位於上平板之共電極的共電極電壓。儲存電極28係與 儲存電容64之導體圖案重疊，以形成健存電容來改善 像素保持電荷的能力，此儲存電容64之導體圖案係連 接至後述的像素電極。而如果像素電極 82(後述）與閘 極線22重疊而得的儲存電容量足夠的話，便不用形成 儲存電容了。 由SiNx等所製成之閘極絕緣膜30形成在閘極導線 (即閘極線22、閘極墊24和閘極電極26)上，且覆蓋著 第26頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 A7 B7 五、發明説明（） 它們。 (請先閲讀背面之注意事項再填寫本頁) 於閘極絕緣膜3 0上形成由如氫化非晶矽之半導體 所製成的半導體圖案42和48，並於半導體圖案42和 48上形成由如摻雜高濃度之η型雜質（如磷）的非晶矽 所製成的歐姆接觸層 55、56和之圖案或中間層圖案 58 〇 在歐姆接觸層55、56和58之圖案上，形成由低電 阻值含鋁導電材料所製成的資料導線。資料導線至少 包括資料線部分，其係至少包括有資料線62 ;資料墊 68，其係連接至資料線62的一端且施加由外部元件傳 來的影像訊號；以及薄膜電晶體的源極電極6 5，其係 資料線6 2的分支。資料導線亦至少包括：與資料線部 分（即資料線62、資料墊68和源極電極65)分開之薄膜 電晶體的汲極電極6 6，其係位於以閘極電極或通道C 為準而與源極電極65相對的位置上；以及儲存電容64 的導體圖案，其係位於儲存電極28上》若沒有形成儲 存電極28，則亦不形成導體圖案。 經濟部智慧財產局員工消費合作社印製 接觸層之圖案（歐姆接觸層55、56之圖案和較低之 中間層圖案58)在減少半導體圖案42和48與位於其下 之資料導線（即資料線62、儲存電容64、源極電極65、 汲極電極66和資料墊68)間接觸電阻值上扮演了某種 角色，而且有與資料導線（即資料線62、儲存電容64、 源極電極65、及極電極66和資料整68)完全相同的形 狀。亦即，在資料部位的中間層圖案（歐姆接觸層 55) 第27頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 有與資料部位（即資料線62、源極電極65和資料墊68) 完全相同的形狀，而汲極電極的中間層圖案有與汲極 電極 66完全相同的形狀，儲存電容的中間層圖案 58 有與儲存電容64完全相同的形狀。 同時，半導體圖案42和48有與資料導線（即資料 線62、儲存電容64、源極電極65、汲極電極66和資 料墊6 8)和除薄膜電晶體之通道外的歐姆接觸層5 5、5 6 和58之圖案完全相同的形狀。仔細而言，儲存電容之 半導體圖案48,儲存電容64之導體圖案和儲存電容之 歐姆接觸層58的圖案均有相同的形狀，但薄膜電晶體 的半導體圖案42有與資料導線和接觸層之圖案稍微不 相同的形狀。換言之，在薄膜電晶體之通道中的資料 線部位（即資料線62、源極電極65和資料墊68)，特別 是源極電極6 5和汲極電極6 6係分開的，而資料線部 位的中間層（歐姆接觸層 55)和汲極電極之歐姆接觸層 5 6的圖案亦是分開的，但是，薄膜電晶體之半導體圖 案42並非不連接，而是在此處連接來形成薄膜電晶體 的通道。 經濟部智慧財產局員工消費合作社印製 與第一實施例不同的是，在資料導線（即資料線 62、儲存電容64、源極電極65、汲極電極66和資料 墊68)上，形成有由SiNx所製成之保護膜，和具有小 於4.0之低介電常數且以化學氣相沉積法形成的低介 電絕緣膜73，而這些具有暴露出汲極電極66、資料墊 68和儲存電容64之圖案之接觸窗洞72、76和78的結 第28頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 構，亦具有暴露出閘極絕緣膜3 0和閘極墊2 4的接觸 窗洞 74。在這點上，如同第一實施例，自墊部位去除 低介電絕緣膜7 3來暴露出保護膜7 0，而做為下層絕緣 膜的保護膜或閘極絕緣膜的邊界係暴露於接觸窗洞 72 和76之中，所以接觸窗洞72和76的側壁具有階梯狀。 在低介電絕緣膜73上，形成像素電極82，其被施 加來自薄膜電晶體的影像訊號藉以與上平板之電極合 作而產生電場。像素電極82係由如氧化銦錫或銦鋅氧 化物的透明材料所製成，且透過接觸窗洞76連接於汲 極電極66來接收影像訊號。像素電極82亦與鄰近的 閘極線22與資料線62重疊來增加開口率，但不可交 替。此外，像素電極82係透過接觸窗洞72連接至儲 存電容64之圖案來傳送傳至其中的影像訊號。在閘極 墊24和資料墊68上，辅助閘極墊84和輔助資料墊88 係各自透過接觸窗洞74和78連接至其上。這些辅助 墊在補助閘極墊2 4和資料墊6 8與外部電路元件的黏 著度上以及保護這些墊上扮演了某種角色，其中可以 選擇是否應用這些辅助墊。 經濟部智慧財產局員工消費合作社印製 如前所述，本發明之第二實施例，係藉由暴露保護 膜70來使側壁具有階梯狀，而且因為墊部位之保護膜 70係被暴露出藉以不在接觸窗部位產生底切結構，所 以可避免像素電極82、辅助閘極墊84和辅助資料墊88 被中斷而不連接。更進一步，形成輔助閘極墊84和辅 助資料墊88於保護膜70的上表面。 第29頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明（） 雖然氧化銦錫或銦鋅氧化物常被用作像素電極82 的材料，缺 …、、而’亦可在反射式液體顯示器中的使用不 透明的導電材料。 使用四道罩幕的顯示器用之薄膜電晶體的製造方 可參照第11圖至第13圖和第14Α圖至第20C圖之 綠示。 首先’如第14Α圖至第14C圖所示，以和第一實 施ί列同搂μ + 卜 的方式，沉積閘極導線的導電材料，再以使 用第' —道翠幕之微影蝕刻法，於基板10上形成至少包 括閘@1 琢22、閘極墊24、閘極電極26和儲存電極28 的閘極導線。 接著’如第15A圖至第15B圖所示，依序沉積厚 又刀別為1，〇〇〇至5,〇〇〇埃、5〇〇至2,000埃和3〇〇至 6〇0埃的開極絕緣膜30、半導體層40和中間層（摻雜非 晶發層 S Π、 3 u) ’再以濺鍍等方法來沉積厚度為 1500至 3,〇〇0 埃 J 士曰一 、及由具有低電阻值的導電材料所製成的導體層 ’然後於其上塗佈厚度為1微米至2微米的感光膜 110。 然後’在光線透過第二罩幕照射到感光膜1 1 〇並 顯影之後’如第16A圖至第16C圖所示，形成感光膜 圖案1 1 2和π 4，亦即在源極電極6 5和汲極電極6 6間 的第一部分（感光膜圖案1 14)被製成較資料導線部分A 薄，亦即去除位於將形成資料導線（如標號62、64、65、 66和68)之部分的第二部分（感光膜圖案1 12)，以及其 第30頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) ……："裝.......：訂.........籲 (請先閲讀背面之注意事項再場寫本頁} 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 他部分的所有感光膜。此處，遺留在通道C的感光膜（感 光膜圖案1 14)與遺留在資料導線部分A的感光膜（感光 膜圖案1 1 2)的厚度比例係依後述之蝕刻製程的製程條 件而定。其中較好是，第一部分（感光膜圖案114)的厚 度小於第二部分（感光膜圖案 1 1 2)之厚度的一半，例 如：小於4,000埃。如上所述，有幾種依位置改變感光 膜厚度的方法，和於罩幕上形成缝狀或格子狀的圖 案；或使用半透明膜於罩幕上形成半透光區，以調整 區域（部分A)的透光大小。當然，此方法亦同等適用於 如第7圖所示的情形：接觸窗洞72、74、76和78周 圍之有機絕緣膜75的形成厚度較其他部分薄，而且較 好是，考量到灰化步驟來調整其厚度。 在這點上，較佳是圖案的寬度或縫間圖案的間 隔，即縫的寬度小於顯影時的解析度，如係使用半透 明膜，則在製造罩幕時，可使用具有不同透光率或不 同厚度薄膜來調整透光率。 經濟部智慧財產局員工消費合作社印製 當光線透過這些罩幕照射到感光膜時，直接暴露 於光中的高分子會完全解離；由於光照射量較小，在 缝狀圖案或半透明膜的形成地方的高分子不會完全解 離；而被光遮避層所阻擋之高分子則幾乎不會解離。 接著，當感光膜被顯影時，高分子未解離的部分會被 留著；光照射量較小的部分則會比光完全不照射的部 分留有較薄的厚度。此處，因為若曝光時間夠長則會 高分子全部解離，故必須不如此操作。 第31頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐） 544732 A7 B7 五、發明説明() (請先閲讀背面之注意事項再填寫本頁) 以罩幕並曝光由可回流特性之材料所製成的感光 膜，其中此罩幕之可完全透光和不可完全透光的部分 係分開的，然後將感光膜顯影並回流，藉以使得部分 的感光膜流到沒有感光膜遺留的地方，因而可形成此 較薄的感光膜（感光膜圖案114)。 接著，蝕刻感光膜（感光膜圖案11 4)和其下層膜， 即導體層 60、中間層（摻雜非晶矽層 50)和半導體層 40。在這情形下，只有資料導線和其下層膜被同樣留 在資料導線部分A中；只有半導體層被留在通道線部 分C中；而上述之標號為60、50和40的三個層全部 須被去除，以暴露出閘極絕緣膜3 0和其他部分B。 經濟部智慧財產局員工消費合作社印製 首先，如第17A圖至第17B圖所示，去除暴露於 其他部分B中的導體層60以暴露出其中間層（摻雜非 晶矽層5 0)。溼式和乾式蝕刻二者皆使用於此步驟中， 在這裏的較佳情形是以下列條件來進行：蝕刻導體層 60而幾乎不蝕刻感光膜（感光膜圖案112和114)。然 而，乾式蝕刻不易達到只蝕刻導體層6 0而不蝕刻感光 膜（感光膜圖案112和114)的狀態，故可在亦蝕刻感光 膜（感光膜圖案112和114)的條件下進行。而在這情形 下，第一部分（感光膜圖案1 14)的厚度需比在溼式蝕刻 時厚，因而可避免第一部分（感光膜圖案1 14)被去除以 致暴露出導體層60的情形。 這裏，若資料導線的導電材料為鋁或鋁合金，二 者皆可使用溼式和乾式蝕刻。但若為鉻材料，由於第 第32頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 一部分（感光膜圖案114)沒被好好地去除，故最好使用 溼式蝕刻，且以CeNH03為蝕刻劑，而當鉻之沉積厚度 薄至5 0 0埃時，亦可使用乾式蝕刻。 在這種方式中，如第17A圖至第17B圖所示，遺 留有通道C中的導體層60和其他部分B中資料導線， 即只有源極/汲極 67和儲存電容64的導體圖案被留 下；而去除其他部分B中的導體層60來暴露出其中間 層（摻雜非晶矽層50)。這裏，除源極電極65和汲極電 極66係非中斷而連接之外，所餘的導體圖案（源極/汲 極67和儲存電容64)具有與資料導線（標號62、64、65、 66和68)相同的形式。更進一步而言，當使用乾式蝕刻 時，感光膜圖案1 1 2和1 1 4係被蝕刻至某種程度的厚 度。 經濟部智慧財產局員工消費合作社印製 接著，如第18A圖至第18B圖所示，以乾式蝕刻 同時去除第一部分與暴露出的中間層（摻雜非晶矽層 5 0)和其在其他部分B中的下方之半導體層40。當以乾 式蝕刻蝕刻導體圖案（源極/汲極67)時，依序以乾式蝕 刻去除中間層（摻雜非晶矽層50)和半導體層40，而此 蝕刻的步驟係以臨場的方式來進行。此中間層（摻雜非 晶矽層50)和半導體層40的蝕刻應以下列的條件來進 行：同時蝕刻感光膜（感光膜圖案1 12和1 14)、中間層 (摻雜非晶矽層50)和半導體層40(中間層與半導體層幾 乎沒有蝕刻選擇性）；而且不蝕刻閘極絕緣膜3 0，特別 較佳的是，感光膜圖案112和114與半導體層40的蝕 第33頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐） 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 刻比率係幾乎相同的情況。當感光膜圖案1 1 2和 1 1 4 與半導體層40的蝕刻比率相同時，第一部分（感光膜圖 案1 14)的厚度係等於或小於、中間層（摻雜非晶矽層50) 和半導體層40之厚度總和。 在這種方式中，如第18A圖至第18B圖所示，遺 留有通道C中的導體層和其他部分B中的資料導線， 即只有源極/汲極 67和儲存電容 64的導體圖案被留 下；而全部去除其他部分B中的導體層60。更進一步， 去除通道C中的第一部分（感光膜圖案11 4)來暴露出源 極/汲極67的導體圖案，而去除中間層（摻雜非晶矽層 5 0)和其他部分B中之半導體層40來暴露出其閘極絕 緣膜3 0。同時，資料導線部分A之第二部分（感光膜圖 案112)亦被蝕刻，而變得較薄。進而，在此製程中完 成半導體圖案42和48。 標號5 7和5 8分別代表源極/汲極6 7之導體圖案的 較低之中間層圖案，和儲存電容64之導體圖案的較低 之中間層圖案。這裏，以分開的光阻回蝕步驟來暴露 出通道C中源極/汲極67的導體圖案，而在感光層已 充分蝕刻的情況下，可省略光阻回蝕步驟。 經濟部智慧財產局員工消費合作社印製 然後，透過灰化步驟來去除留在通道C中源極/汲 極67之表面的感光層殘餘物。 接著，如第19A圖至第19B圖所示，以蝕刻來去 除源極/汲極67的導體圖案和源極/汲極67之導體圖案 的較低之中間層圖案5 7。此處，可只以乾式蝕刻來完 第34頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 544732 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 成二者的蝕刻，或以渔式蝕刻來蝕刻源極/汲極6 7的導 體圖案，和以乾式蝕刻來蝕刻導體圖案的較低之中間 層圖案57。在這點上，如第15圖所示，去除部分之半 導體圖案42，因而使其厚度變薄，其中，感光膜圖案 的第二部分（感光膜圖案1 12)亦被蝕刻至某種程度的厚 度。此蝕刻步驟係在閘極絕緣膜3 0不被蝕刻的條件下 來進行，較佳是感光層圖案厚度厚，以致於蝕刻第二 部分（感光膜圖案112)而不會暴露出其資料導線（如標 號 62、 64、 65 和 66)。 在這種方式中’當源極電極65和汲極電極66被 隔離時，完成了資料導線（如標號62、64、65和66)和 其歐姆接觸層55、56以及圖案58。 最後，去除遺留在資料導線部分A中之感光層的 第二部分（感光膜圖案112)。但是，第二部分（感光膜圖 案112)的去除可在去除通道C中之源極/汲極67的導 體圖案後，以及去除其較低之中間層圖案57前來進 行。 在以此方法形成資料導線（如標號62、64、65和 66)之後’如第20A圖至第20C圖所示，以化學氣相法 沉積SiNx來形成保護膜70’和以化學氣相法沉積具有 小於4.0之低介電常數的SiOC和SiOF於其上，來形 成低介電絕緣膜73。接者’再以旋轉塗佈法於低介電 絕緣膜73上形成有機絕緣層後，使用第三罩幕來曝光 並顯影有機絕緣層，以形成感光膜圖案2 5 0，並以此感 第35頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐） " ' 一 ..... ——·€.........、可.........蘗 (請先閲讀背面之注意事項再填寫本頁) 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 光膜圖案 250為蝕刻罩幕，形成分別為了暴露出儲存 電容64、閘極墊24、汲極電極66和資料墊68的接觸 窗洞72、74、76和78。此時，蝕刻保護膜70和閘極 絕緣膜3 0至低介電絕緣膜7 3的下表面，藉以在接觸 窗部位產生底切。而如依據第二實施例之製造半導體 元件的方法，為了去除此底切’接觸窗洞74和78周 圍之墊部位中的感光膜圖案250至少形成比其他部分 的厚度薄。當然，感光膜圖案250可形成為階梯狀， 所以接觸窗洞72和74周圍之厚度亦可以在罩幕上形 成縫狀的形式來變薄。 經濟部智慧財產局員工消費合作社印製 接著，如第21A圖和第21B圖所示，以灰化步驟 去除形成在接觸窗洞74和78周圍的薄感光膜，藉以 去除感光膜圖案的某一厚度，然後，蝕刻使用感光膜 圖案250而暴露出來的低介電絕緣膜73。再如第21A 圖和第21B圖所示，在墊部位暴露出保護膜70。在灰 化步驟中，去除位於接觸窗洞72和76上方之感光膜 來暴露出定義接觸窗洞72和76之低介電絕緣膜73的 邊界。如使用感光膜圖案為蝕刻罩幕來蝕刻低介電絕 緣膜73，則如圖所示，接觸窗洞72和76之側壁上的 底切結構會被去除。此時，較佳是使用乾式蝕刻，且 該應用具有保護膜70與低介電絕緣膜73間之蝕刻選 擇性的蝕刻條件。可使用氟代氣體（Fluorine-Substituted Gas)與氧氣的混合氣體為蚀刻氣體，而其 組成比例為視低介電絕緣膜 7 3之形成條件而定的變 第36頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 最後，在去除感光膜圖案250之後，如第11圖至 第13圖所示，沉積厚度為400埃至500埃的氧化銦錫 或銦鋅氧化物，並以第四罩幕蝕刻之，來形成連接至 儲存電容64之圖案的像素電極82、連接至閘極墊24 的辅助閘極墊 84和連接至資料墊68的辅助資料墊 88 〇 本發明之第二實施例不僅具有第一實施例的功 效，亦可藉由下列步驟來簡化製造程序：使用一道罩 幕來形成資料導線（如標號62、64、65和66)和其下接 觸層圖案（如標號55、56和58)、和半導體圖案42和 48 ;以及於此製造程序中隔離源極電極65和汲極電極 66。當然，亦可於依據第二實施例之液晶顯示器用之 薄膜電晶體陣列面板的製造方法中，在密封線將形成 之部分形成薄感光膜，而此部分中之低介電絕緣膜73 被去除來暴露出保護膜70。 經濟部智慧財產局員工消費合作社印製 如上所述，在透過如此之製造程序而得之液晶顯 示器用之薄膜電晶體陣列面板中，墊部位和驅動積體 電路係以TCP或使驅動積體電路封裝在薄膜上之COF 的方式，或使驅動積體電路直接裝在基板上之COG的 方式來做電性連接。 如上所述，依據本發明，藉由下列步驟藉以自接 觸窗部位中去除底切：在接觸窗洞附近形成感光膜， 此感光膜的厚度較底切接觸窗部位之下層膜的其他部 第37頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐） 544732 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 分之厚度薄；再進行灰化步驟來暴露出接觸窗部位之 下層絕緣膜的邊界；因而形成階梯狀之接觸窗洞的側 壁。如此，可藉由避免在接觸窗部位產生中斷不連接 而確保其可靠度來改善顯示特性；可簡化製造程序； 以及藉由減少用來製造液晶顯示器用之薄膜電晶體陣 列面板的微影蝕刻製程，則可減少製造成本。更進一 步，藉由去除位於將形成密封線之部分中的有機膜， 可改善液晶顯示器之兩面板間的不良接觸。 如熟悉此技術之人員所暸解的，以上所述僅為本發 明之實施例而已，並非用以限定本發明之申請專利範 圍；凡其它未脫離本發明所揭示之精神下所完成之等 效改變或修飾，均應包含在下述之申請專利範圍内。 經濟部智慧財產局員工消費合作社印製 第38頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)

Claims (1)

  1. 544732 A B CD 中請專利範圍 1. 一種半導體元件的製造方法，至少包括： 形成一第一導線於一基板上； (請先閲讀背面之注意事項再填寫本頁) 形成一下層膜於該第一導線上； 以一感光材料形成一感光膜圖案於該下層膜 上； 使用該感光膜圖案為一蝕刻罩幕來蝕刻該下層 膜，而形成複數個接觸窗洞來暴露出該第一導線； 以一灰化步驟去除部分之該感光膜圖案，藉以暴 露出該下層膜之一邊界，其中該邊界係定義出該些 接觸窗洞；以及 形成一第二導線藉以經由該些接觸窗洞連接至 該第一導線。 2·如申請專利範圍第1項所述之方法，其中該下層膜係 由以SiNx或SiOx所製成之一絕緣膜所形成。 3.如申請專利範圍第1項所述之方法，其中該下層膜係 由一導電膜所形成。 經濟部智慧財產局員工消費合作社印製 4·如申請專利範圍第1項所述之方法，更至少包括： 形成由一第一絕緣膜和一第二絕緣膜所組成的 該下層膜； 暴露出該下層膜的該邊界；以及 接著，蝕刻不被該感光膜圖案所阻擋的該第二絕 第39頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 544732 A B CD 申請專利範圍 緣膜，來暴露出該些接觸窗洞甲的該第一絕緣膜之 該邊界。 (請先閲讀背面之注意事項再填寫本頁) 5. 如申請專利範圍第1項所述之方法，其中該些接觸窗 洞周圍的該感光膜圖案所形成的厚度較其他部分的 厚度薄。 6. —種半導體元件，至少包括： 一基板； 一第一導線形成於該基板上； 一下層絕緣膜覆蓋著該第一導線並具有複數個 第一接觸窗洞來暴露出該第一導線； 一上層絕緣膜形成於該下層絕緣膜上並具有複 數個第二接觸窗洞來暴露出該些第一接觸窗洞的邊 界；以及 一第二導線形成於該上層絕緣膜上並且透過該 些第一接觸窗洞和該些第二接觸窗洞連接至該第一 導線。 經濟部智慧財產局員工消費合作社印製 7·如申請專利範圍第6項所述之元件，其中該上層絕緣 膜係由一有機絕緣膜或具有小於 4 · 0之低介電常數 的一低介電絕緣膜所組成，且係以一化學氣相沉積 法來形成。 第40頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) ABCD 544732 六、申請專利範圍 8. —種用於液晶顯示器之薄膜電晶體陣列面板的製造 方法，至少包括： 形成一閘極導線，其中該閘極導線至少包括有一 閘極線、連接至該閘極線的一閘極電極、和連接至 該閘極線之一端的一閘極墊； 沉積一閘極絕緣膜； 形成一半導體層； 形成一資料導線，其中該資料導線至少包括有與 該閘極線交錯的一資料線、連接至該資料線且鄰近 該閘極電極的源極電極、與以該閘極電極為準而與 該源極電極相對的一汲極電極、和連接至該資料線 之一端的一資料墊； 沉積一絕緣膜； 形成一有機感光絕緣膜圖案於該絕緣膜上； 使用該有機感光絕緣膜圖案為一蝕刻罩幕來蝕 刻該絕緣膜，以暴露出複數個第一接觸窗洞來暴露 出該閘極墊或該資料墊； 進行一灰化步驟來暴露出該些第一接觸窗洞中 之該絕緣膜的一邊界；以及 形成一辅助墊透過該些第一接觸窗洞連接至該 閘極墊或該資料墊。 9.如申請專利範圍第8項所述之方法，其中該些第一接 觸窗洞周圍的該有機感光絕緣膜圖案所形成的厚度 第41頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) #裝· -訂· 經濟部智慧財產局員工消費合作社印製 544732 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 較其他部分的厚度薄。 10.如申請專利範圍第9項所述之方法，更包括： 形成由一第一絕緣膜和一第二絕緣膜所組成的 該絕緣膜； 暴露出該絕緣膜的該邊界； 接著，蝕刻不被該有機感光絕緣膜圖案所阻擋的 該第二絕緣膜；以及 去除該有機感光絕緣膜圖案。 H.如申請專利範圍第10項所述之方法，其中該第二絕 緣膜係由具有小於 4 · 0之低介電常數的一低介電絕 緣膜所組成，且係以一化學氣相沉積法來形成。 12.如申請專利範圍第8項所述之方法，其中該有機感 光絕緣膜圖案具有複數個第二接觸窗洞，用來暴露 出該汲極電極與該絕緣膜，該方法更至少包括於該 辅助墊之同層上，形成透過該些第二接觸窗洞來電 性連接至該汲極電極的一像素電極。 13·如申請專利範圍第12項所述之方法，其中該些第二 接觸窗洞係與該些第一接觸窗洞一起形成，而在該 些接觸窗洞周圍的該有機感光絕緣膜圖案所形成的 厚度較其他部分的厚度薄。 第42頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ......l.··-11—··裝.........^----------S (請先閲讀背面之注意事項再填寫本頁) 544732 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 14. 如申請專利範圍第8項所述之方法，其中該液晶顯 示器之薄膜電晶體陣列面板具有一部分，而該部分 上形成有用來密封一液晶材料之一密封線，該方法 更包括： 形成該有機感光絕緣膜圖案於較其他部分的厚 度薄的該部分；以及 以該灰化步驟來去除在該部分上的該有機感光 絕緣膜圖案。 15. 如申請專利範圍第第8項所述之方法，其中該資料 導線和該半導體層二者係以使用複數個感光膜圖案 的一微影蝕刻製程來形成，該些感光膜圖案的厚度 部分不同。 1 6. —種用於液晶顯示器之薄膜電晶體陣列面板，至少 包括： 一閘極導線形成於一基板上，其中該閘極導線至 少包括有一閘極線、連接至該閘極線的一閘極電 極、和連接至該閘極線之一端的一閘極墊； 一閘極絕緣膜覆蓋著該閘極導線； 一半導體層形成於該閘極絕緣膜上； 一資料導線形成於該閘極絕緣膜或該半導體層 上，其中該資料導線至少包括有與該閘極線交錯的 一資料線、連接至該資料線且鄰近該閘極電極的源 第43頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ......:·丨丨-:—·裝.........訂----------蘗 (請先閲讀背面之注意事項再填寫本頁) 544732 ABCD 經濟部智慧財產局員工消費合作社印製 申請專利範圍 極電極、與以該閘極電極為準而與該源極電極相對 的一汲極電極、和連接至該資料線之一端的一資料 墊； 一中間層絕緣膜覆蓋著該半導體層和暴露出該 閘極墊或該資料墊的複數個第一接觸窗洞；以及 一辅助墊形成於該中間層絕緣膜並透過該些第 一接觸窗洞連接至該閘極墊或該資料墊， 其中，該中間層絕緣膜係由一下層絕緣膜和形成 於該下層絕緣膜之上的一上層絕緣膜，而且，在該 些第一接觸窗洞中，該下層絕緣膜的邊界係形成於 該上層絕緣膜的邊界之中，以暴露出該下層絕緣 1 7 .如申請專利範圍第1 6項所述之薄膜電晶體陣列面 板，其中該上層絕緣膜係、一有機絕緣膜或具有小 於4.0之低介電常數的一低介電絕緣膜所組成，且係 以一化學氣相沉積法來形成。 1 8 .如申請專利範圍第1 6項所述之薄膜電晶體陣列面 板，其中該中間層絕緣膜具有複數個第二接觸窗 洞，用來暴露出該汲極電極，該陣列面板更至少包 括一像素電極位於與該辅助墊同層上，且透過該些 第二接觸窗洞電性連接至該汲極電極。 第44頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) ......:·…·：·裝.........訂.........雜 (請先閲讀背面之注意事項再填寫本頁) 544732 A8 B8 C8 D8 六、申請專利範圍 1 9 .如申請專利範圍第1 6項所述之薄膜電晶體陣列面 板，其中，在該些第二接觸窗洞中，該下層絕緣膜 的邊界係形成於該上層絕緣膜的邊界之中，以暴露 κ " 出該下層絕緣膜。 20 .如申請專利範圍第1 6項所述之薄膜電晶體陣列面 板，其中該液晶顯示器之薄膜電晶體陣列面板具有 一部分，而該部分上形成有用來密封一液晶材料之 一密封線，且在該部分上的該上層緣膜被去除。 (請先閲讀背面之注意事項再填寫本頁) -訂· 着· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐)
TW091103364A 2001-11-12 2002-02-25 Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same TW544732B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010070043A KR100796756B1 (ko) 2001-11-12 2001-11-12 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
TW544732B true TW544732B (en) 2003-08-01

Family

ID=19715896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103364A TW544732B (en) 2001-11-12 2002-02-25 Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same

Country Status (6)

Country Link
US (1) US7061015B2 (zh)
JP (1) JP4544860B2 (zh)
KR (1) KR100796756B1 (zh)
CN (1) CN100411193C (zh)
TW (1) TW544732B (zh)
WO (1) WO2003043094A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI421950B (zh) * 2009-11-03 2014-01-01 Applied Materials Inc 具有多個摻雜矽層之薄膜電晶體

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046925B1 (ko) * 2004-08-13 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
CN1313876C (zh) * 2005-01-19 2007-05-02 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
TWI313914B (en) 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
JP4772395B2 (ja) * 2005-06-24 2011-09-14 三菱電機株式会社 電気光学表示装置およびその製造方法
KR20070004229A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 박막트랜지스터기판 및 이의 제조방법
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20070155180A1 (en) * 2006-01-05 2007-07-05 Chunghwa Picture Tubes, Ltd. Thin film etching method
KR20070092455A (ko) 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
CN102096259B (zh) * 2006-07-19 2013-07-24 夏普株式会社 有源矩阵基板、液晶面板、显示装置、电视接收机
US20080032431A1 (en) * 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
KR101338802B1 (ko) * 2006-12-29 2013-12-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20100148928A1 (en) * 2008-12-15 2010-06-17 Mobile Payment Skins Llc Payment skin with contactless chip
KR101566428B1 (ko) * 2009-03-13 2015-11-06 삼성디스플레이 주식회사 배선의 접촉부 및 그 제조 방법
WO2011065204A1 (ja) 2009-11-30 2011-06-03 シャープ株式会社 アクティブマトリクス基板、製造方法、及び表示装置
US20120248450A1 (en) * 2009-12-17 2012-10-04 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
TWI484641B (zh) * 2011-03-03 2015-05-11 E Ink Holdings Inc 主動元件陣列基板
CN102651316B (zh) * 2011-05-09 2014-08-13 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN102655114B (zh) * 2011-08-26 2015-04-22 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法及其阵列基板和相关器件
CN103869508B (zh) * 2012-12-13 2016-08-31 京东方科技集团股份有限公司 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置
US20150185574A1 (en) * 2013-12-30 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor liquid crystal display device and signal line therefor
CN103928399B (zh) * 2013-12-31 2017-11-03 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN104617110B (zh) * 2015-02-02 2017-10-03 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN104637806A (zh) * 2015-03-02 2015-05-20 京东方科技集团股份有限公司 一种刻蚀方法
CN105425492B (zh) * 2016-01-06 2018-12-11 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107422605B (zh) 2017-08-02 2020-05-05 京东方科技集团股份有限公司 正性光刻胶组合物、过孔的形成方法、显示基板及显示装置
CN109445209A (zh) * 2018-10-24 2019-03-08 昆山国显光电有限公司 显示面板和显示装置
JP6791283B2 (ja) 2019-02-15 2020-11-25 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法
KR20220006686A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN114709211B (zh) * 2022-04-02 2022-11-15 北京超弦存储器研究院 动态存储器及其制作、读写方法、电子设备、存储电路
EP4395490A1 (en) 2022-04-02 2024-07-03 Beijing Superstring Academy of Memory Technology Semiconductor memory device and manufacturing method and read/write method therefor, and electronic device and memory circuit

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156178B1 (ko) * 1995-10-20 1998-11-16 구자홍 액정표시 소자의 제조방법
JPH0797581B2 (ja) * 1988-07-18 1995-10-18 シャープ株式会社 半導体装置の製造方法
JPH0342871A (ja) * 1989-07-10 1991-02-25 Seiko Instr Inc Ｍｏｓ型半導体装置の製造方法
JPH03265168A (ja) * 1990-03-15 1991-11-26 Sony Corp 半導体メモリ
JP3599174B2 (ja) * 1991-12-13 2004-12-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JPH08107143A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 多層配線層の形成方法
JPH098131A (ja) * 1995-06-15 1997-01-10 Matsushita Electric Works Ltd 半導体装置の製造方法
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
JP2842405B2 (ja) * 1996-09-18 1999-01-06 日本電気株式会社 半導体装置の製造方法
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
JPH11153808A (ja) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板の製造方法
US6228747B1 (en) * 1998-03-25 2001-05-08 Texas Instruments Incorporated Organic sidewall spacers used with resist
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
JP2000349152A (ja) * 1999-03-29 2000-12-15 Sony Corp 半導体装置の製造方法
GB2350204B (en) * 1999-05-21 2003-07-09 Lg Philips Lcd Co Ltd Liquid crystal display and fabrication method thereof
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI421950B (zh) * 2009-11-03 2014-01-01 Applied Materials Inc 具有多個摻雜矽層之薄膜電晶體

Also Published As

Publication number Publication date
KR100796756B1 (ko) 2008-01-22
CN1491442A (zh) 2004-04-21
CN100411193C (zh) 2008-08-13
JP2005510064A (ja) 2005-04-14
US20040241987A1 (en) 2004-12-02
KR20030039112A (ko) 2003-05-17
WO2003043094A1 (en) 2003-05-22
JP4544860B2 (ja) 2010-09-15
US7061015B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
TW544732B (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
KR100853220B1 (ko) 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
JP3717078B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
JP4761600B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
TW526551B (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
US7626206B2 (en) Liquid crystal display device and fabricating method thereof
US7583328B2 (en) Control signal unit for a liquid crystal display and a method for fabricating the same
RU2510712C2 (ru) Монтажная плата, способ ее изготовления, дисплейная панель и дисплейное устройство
US7737445B2 (en) Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
US20060023138A1 (en) Array substrate for LCD and fabrication method thereof
TW578240B (en) Contact portion of semiconductor device and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
KR20070014715A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
JP2004531086A (ja) 薄膜トランジスタ基板及びその製造方法
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050070325A (ko) 액정표시장치 및 그 제조방법
JP2008032855A (ja) 液晶表示装置
JP3247084B2 (ja) アクティブ素子アレイ基板及びその製造方法
KR100853207B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100864486B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100905471B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070018291A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent