CN103869508B - 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置 - Google Patents

阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置 Download PDF

Info

Publication number
CN103869508B
CN103869508B CN201210540039.3A CN201210540039A CN103869508B CN 103869508 B CN103869508 B CN 103869508B CN 201210540039 A CN201210540039 A CN 201210540039A CN 103869508 B CN103869508 B CN 103869508B
Authority
CN
China
Prior art keywords
layer
weld pad
ito
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210540039.3A
Other languages
English (en)
Other versions
CN103869508A (zh
Inventor
李卿硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210540039.3A priority Critical patent/CN103869508B/zh
Priority to US14/081,674 priority patent/US9196569B2/en
Publication of CN103869508A publication Critical patent/CN103869508A/zh
Application granted granted Critical
Publication of CN103869508B publication Critical patent/CN103869508B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种阵列基板的焊垫，该焊垫包括：栅极‑氮化硅层（G‑SiNx）、第一铟锡氧化物（ITO）层、源/漏电极（S/D）层、保护层（PVX）、第二ITO层；其中，第一ITO层覆盖在G‑SiNx层上，S/D层覆盖在第一ITO层上，PVX层覆盖在S/D层上，第二ITO层覆盖在PVX层上；所述S/D层有焊垫过孔，所述第二ITO层通过所述焊垫过孔连接第一ITO层并不与S/D层接触；本发明同时还公开了一种阵列基板的焊垫的制作方法及阵列基板和液晶显示装置，通过本发明的方案，能够防止由第二ITO层进入水汽，而致使水汽与S/D层的金属接触形成原电池，避免了焊垫过孔内金属腐蚀，提高了产品良率及可靠性。

Description

阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置
技术领域
本发明涉及液晶显示器（LCD）的制造技术，尤其涉及一种阵列基板的焊垫（Bonding Pad）及其制作方法及阵列基板和液晶显示装置。
背景技术
LCD产品在温湿度环境、环境模拟试验、模组组装、终端客户使用等过程中显示器单元（Unit Cell）出现焊垫过孔金属腐蚀，导致产品出现线不良、异常显示不良等。
根据对焊垫过孔内腐蚀的失效分析得出：如图1和图2所示，第二铟锡氧化物（ITO）层4覆盖在源/漏电极（S/D）层2表面并不致密，或因S/D层2在PVX过孔干（Dry）刻蚀时导致暴露位置的S/D层2金属表面不平整，导致ITO分子间存在空隙或断差，该空隙远大于水分子直径，致使水汽与S/D层2的金属钼（Mo）或铝（Al）或铝钕（AlNd）接触后形成原电池，在进行电化学反应后金属被腐蚀，使产品失效。
发明内容
有鉴于此，本发明的主要目的在于提供一种阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置，能够避免焊垫过孔内金属腐蚀，提高产品良率和可靠性。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供的一种阵列基板的焊垫，该焊垫包括：栅极-氮化硅层（G-SiNx）、第一ITO层、S/D层、保护层（PVX）、第二ITO层；其中，第一ITO层覆盖在G-SiNx层上，S/D层覆盖在第一ITO层上，PVX层覆盖在S/D层上，第二ITO层覆盖在PVX层上；所述S/D层有焊垫过孔，所述第二ITO层通过所述焊垫过孔连接第一ITO层并不与S/D层接触。
上述方案中，所述焊垫过孔将S/D层的长边隔断。
上述方案中，所述焊垫过孔位于S/D层长边的上方一侧或下方一侧。
上述方案中，所述焊垫过孔位于S/D层中刻蚀的窗口中。
上述方案中，所述焊垫过孔位于S/D层长边的上下两侧。
上述方案中，所述焊垫包括：阵列基板上集成电路的焊垫和玻璃基板对盒的边缘位置的焊垫。
本发明提供的一种阵列基板的焊垫的制作方法，该方法包括：在G-SiNx层上覆盖第一ITO层，在第一ITO层上覆盖S/D层，所述S/D层在焊垫过孔位置露出第一ITO层，在S/D层上覆盖PVX层，并在焊垫过孔位置进行PVX打孔，在PVX层上覆盖第二ITO层，在焊垫过孔位置形成焊垫过孔，所述第二ITO层通过焊垫过孔连接第一ITO层并不与S/D层接触。
上述方案中，所述在第一ITO层上覆盖S/D层，所述S/D层在焊垫过孔位置露出第一ITO层，为：在第一ITO层上通过沉积、掩膜、半孔灰化和湿刻工艺覆盖一层S/D层，所述S/D层在焊垫过孔范围内的金属被刻蚀，暴露出第一ITO层。
本发明提供的一种阵列基板，该阵列基板包括上述的焊垫。
本发明提供的一种液晶显示装置，该液晶显示装置包括对合的上基板、下基板，以及上下基板间填充的液晶，所述下基板为上述的阵列基板。
本发明提供了一种阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置，该焊垫包括栅极-氮化硅层（G-SiNx）、第一ITO层、S/D层、保护层（PVX）、第二ITO层；其中，第一ITO层覆盖在G-SiNx层上，S/D层覆盖在第一ITO层上，PVX层覆盖在S/D层上，第二ITO层覆盖在PVX层上；所述S/D层有焊垫过孔，所述第二ITO层通过所述焊垫过孔连接第一ITO层并不与S/D层接触；如此，能够防止由第二ITO层进入水汽，而致使水汽与S/D层的金属接触形成原电池，避免了焊垫过孔内金属腐蚀，提高了产品良率和可靠性。
附图说明
图1为现有技术中阵列基板的焊垫结构的立体示意图；
图2为现有技术中阵列基板的焊垫结构延A-A1方向的剖面图；
图3为本发明提供的阵列基板的焊垫结构的立体示意图；
图4为图3中阵列基板的焊垫结构延A-A1方向的剖面图；
图5为本发明提供的阵列基板的焊垫的位置示意图；
图6为本发明实施例中焊垫过孔位于S/D层长边的上下两侧时焊垫结构的立体示意图；
图7为图6中阵列基板的焊垫结构延A-A1方向的剖面图。
附图标记说明：1，G-SiNx层；2，S/D层；3，PVX层；4，第二ITO层；5，第一ITO层；6，焊垫过孔。
具体实施方式
本发明的基本思想是：本发明提供的阵列基板的焊垫，包括：G-SiNx层、第一ITO层、S/D层、PVX层、第二ITO层；其中，第一ITO层覆盖在G-SiNx层上，S/D层覆盖在第一ITO层上，PVX层覆盖在S/D层上，第二ITO层覆盖在PVX层上；所述S/D层有焊垫过孔，所述第二ITO层通过所述焊垫过孔连接第一ITO层并不与S/D层接触。
下面通过附图及具体实施例对本发明做进一步的详细说明。
本发明实现一种阵列基板的焊垫，如图3和4所示，该焊垫包括：G-SiNx层1、第一ITO层5、S/D层2、PVX层3、第二ITO层4；其中，第一ITO层5覆盖在G-SiNx层1上，S/D层2覆盖在第一ITO层5上，PVX层3覆盖在S/D层2上，第二ITO层4覆盖在PVX层3上；所述S/D层2有焊垫过孔6，所述第二ITO层4通过所述焊垫过孔连接第一ITO层5并不与S/D层2接触；
图5中a图为图3中以A-A1为S/D层长边、正面的横截面为下、反面的横截面为上的S/D层2俯视图，所述焊垫过孔6将S/D层2的长边隔断，这里，可以将S/D层2的长边从任何位置隔断，比如将S/D层2的长边从中间位置隔断；
进一步地，所述焊垫过孔6还可以位于S/D层2长边的上方一侧或下方一侧，如图5中b图所示，焊垫过孔6位于S/D层2长边的下方一侧；
进一步地，所述焊垫过孔6如图5中c图所示，在S/D层2中刻蚀出一个以上窗口，焊垫过孔6位于各窗口中；
进一步地，所述焊垫过孔6如图5中d图所示，焊垫过孔6位于S/D层2长边的上下两侧，这时，立体图与剖面图如图6和7所示。
上述阵列基板的焊垫包括：阵列基板上集成电路（IC）的焊垫和玻璃基板对盒的边缘位置的焊垫。
为了实现上述阵列基板的焊垫，本发明还提供一种阵列基板的焊垫的制作方法，该方法包括：在G-SiNx层上覆盖第一ITO层，在第一ITO层上覆盖S/D层，所述S/D层在焊垫过孔位置露出第一ITO层，在S/D层上覆盖PVX层，并在焊垫过孔位置进行PVX打孔，在PVX层上覆盖第二ITO层，在焊垫过孔位置形成焊垫过孔，所述第二ITO层通过焊垫过孔连接第一ITO层并不与S/D层接触；
所述在第一ITO层上覆盖S/D层，所述S/D层在焊垫过孔位置露出第一ITO层，为：在第一ITO层通过沉积、掩膜、半孔灰化和湿刻工艺覆盖一层S/D层，所述S/D层在焊垫过孔范围内的金属被刻蚀，暴露出第一ITO层。
如图5中a图所示，所述焊垫过孔6位于S/D层2中部，将S/D层2的长边隔断，这里，可以将S/D层2的长边从任何位置隔断，比如将S/D层2的长边从中间位置隔断；
进一步地，所述焊垫过孔6还可以位于S/D层2长边的上方一侧或下方一侧，如图5中b图所示，焊垫过孔6位于S/D层2长边的下方一侧；
进一步地，所述焊垫过孔6如图5中c图所示，在S/D层2中刻蚀出一个以上窗口，焊垫过孔6位于各窗口中；
进一步地，所述焊垫过孔6如图5中d图所示，焊垫过孔位于S/D层2长边的上下两侧，这时，立体图与剖面图如图6和7所示。
基于上述阵列基板的焊垫，本发明还实现一种阵列基板，该阵列基板包括上述的焊垫。
基于上述阵列基板，本发明还实现一种液晶显示装置，该液晶显示装置包括包括对盒的上基板、下基板，以及上下基板间填充的液晶，所述下基板为上述的阵列基板；所述液晶显示装置包括：液晶面板、液晶电视、液晶显示器件、数码相框、电子纸、手机等等终端产品。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种阵列基板的焊垫，其特征在于，该焊垫包括：栅极-氮化硅层（G-SiNx）、第一铟锡氧化物（ITO）层、源/漏电极（S/D）层、保护层（PVX）、第二ITO层；其中，第一ITO层覆盖在G-SiNx层上，S/D层覆盖在第一ITO层上，PVX层覆盖在S/D层上，第二ITO层覆盖在PVX层上；所述S/D层有焊垫过孔，所述第二ITO层通过所述焊垫过孔连接第一ITO层并不与S/D层接触。
2.根据权利要求1所述的焊垫，其特征在于，所述焊垫过孔将S/D层的长边隔断。
3.根据权利要求1所述的焊垫，其特征在于，所述焊垫过孔位于S/D层长边的上方一侧或下方一侧。
4.根据权利要求1所述的焊垫，其特征在于，所述焊垫过孔位于S/D层中刻蚀的窗口中。
5.根据权利要求1所述的焊垫，其特征在于，所述焊垫过孔位于S/D层长边的上下两侧。
6.根据权利要求1所述的焊垫，其特征在于，所述焊垫包括：阵列基板上集成电路的焊垫和玻璃基板对盒的边缘位置的焊垫。
7.一种阵列基板的焊垫的制作方法，其特征在于，该方法包括：在G-SiNx层上覆盖第一ITO层，在第一ITO层上覆盖S/D层，所述S/D层在焊垫过孔位置露出第一ITO层，在S/D层上覆盖PVX层，并在焊垫过孔位置进行PVX打孔，在PVX层上覆盖第二ITO层，在焊垫过孔位置形成焊垫过孔，所述第二ITO层通过焊垫过孔连接第一ITO层并不与S/D层接触。
8.根据权利要求7所述的制作方法，其特征在于，所述在第一ITO层上覆盖S/D层，所述S/D层在焊垫过孔位置露出第一ITO层，为：在第一ITO层上通过沉积、掩膜、半孔灰化和湿刻工艺覆盖一层S/D层，所述S/D层在焊垫过孔范围内的金属被刻蚀，暴露出第一ITO层。
9.一种阵列基板，其特征在于，该阵列基板包括权利要求1至6任一项所述的焊垫。
10.一种液晶显示装置，其特征在于，该液晶显示装置包括对合的上基板、下基板，以及上下基板间填充的液晶，所述下基板为权利要求9所述的阵列基板。
CN201210540039.3A 2012-12-13 2012-12-13 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置 Expired - Fee Related CN103869508B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210540039.3A CN103869508B (zh) 2012-12-13 2012-12-13 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置
US14/081,674 US9196569B2 (en) 2012-12-13 2013-11-15 Bonding pad of array substrate, method for producing the same, array substrate, and liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210540039.3A CN103869508B (zh) 2012-12-13 2012-12-13 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置

Publications (2)

Publication Number Publication Date
CN103869508A CN103869508A (zh) 2014-06-18
CN103869508B true CN103869508B (zh) 2016-08-31

Family

ID=50908222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210540039.3A Expired - Fee Related CN103869508B (zh) 2012-12-13 2012-12-13 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置

Country Status (2)

Country Link
US (1) US9196569B2 (zh)
CN (1) CN103869508B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106125437B (zh) * 2016-09-05 2019-07-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN107315294A (zh) * 2017-07-25 2017-11-03 深圳市华星光电技术有限公司 一种显示基板、显示面板及显示基板的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582599B1 (ko) * 1999-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
KR100796756B1 (ko) * 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP5258156B2 (ja) * 2005-10-27 2013-08-07 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
JP4814770B2 (ja) * 2006-12-01 2011-11-16 パナソニック株式会社 半導体集積回路
JP5075583B2 (ja) * 2007-11-01 2012-11-21 株式会社ジャパンディスプレイイースト 液晶表示装置
EP2562738A4 (en) * 2010-04-19 2014-01-01 Sharp Kk DISPLAY DEVICE AND METHOD FOR PRODUCING THE DEVICE
CN102156369B (zh) * 2011-01-18 2013-09-04 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method

Also Published As

Publication number Publication date
US20140168592A1 (en) 2014-06-19
US9196569B2 (en) 2015-11-24
CN103869508A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN107978627B (zh) 具有微盖层的显示装置及其制造方法
CN107004774B (zh) 具有耐腐蚀印刷电路膜的柔性显示装置
CN106847774B (zh) 一种显示面板及显示面板的制备方法
US9461074B2 (en) Motherboard, array substrate and fabrication method thereof, and display device
CN106054428B (zh) 电气光学显示装置
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US20160225914A1 (en) Thin film transistor, manufacturing method thereof and array substrate
US20130270528A1 (en) Organic light emitting display device and reworking method thereof
CN102750024A (zh) 用于嵌入式触摸传感器液晶显示装置的基板及其制造方法
CN103000693B (zh) 薄膜晶体管、显示器件及其制造方法、显示装置
CN102866816B (zh) 一种电容式触摸传感器及制作方法、触摸屏和显示装置
TW200632496A (en) Liquid crystal display device and manufacturing method of the same
CN103098115B (zh) 有源矩阵基板及其制造方法以及显示装置
CN202693965U (zh) 一种阵列基板及显示装置
CN103715203B (zh) 阵列基板及其制造方法和显示装置
EP2744006A1 (en) Amoled display panel and amoled display device
KR20130132648A (ko) 표시 장치
CN103869508B (zh) 阵列基板的焊垫及其制作方法及阵列基板和液晶显示装置
CN103439844A (zh) 阵列基板、显示装置及制作阵列基板的方法
CN105759484A (zh) 显示面板及其制备方法、显示装置
CN103972243B (zh) 一种阵列基板及其制作方法、显示装置
CN109755222B (zh) 角度测量器及其制造方法、显示面板和角度测量方法
CN103698952A (zh) 一种阵列基板及其制备方法
US8940551B2 (en) Method for monitoring contact hole etching process of TFT substrate
JP2013190816A (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160831

Termination date: 20211213