JP2005203542A

JP2005203542A - 半導体装置の製造方法、電子機器

Info

Publication number: JP2005203542A
Application number: JP2004007901A
Authority: JP
Inventors: Hideki Tanaka; 英樹田中; Kazuo Yudasaka; 一夫湯田坂; Daisuke Abe; 大介安部
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-01-15
Filing date: 2004-01-15
Publication date: 2005-07-28
Anticipated expiration: 2024-01-15
Also published as: JP4337554B2

Abstract

【課題】ゲート絶縁膜を液相法によって形成した場合に、係るゲート絶縁膜と半導体膜との界面において良好な界面特性が得られるようにする。
【解決手段】ポリシラザンを含む液体材料を用いて液相法によりゲート絶縁膜１２を形成した後、係るゲート絶縁膜１２の上に、当該ゲート絶縁膜１２中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックする水素ブロック膜２０を形成し、その後、上記ゲート絶縁膜１２をアニールする。
【選択図】図１

Description

本発明は、半導体装置の製造方法、電子機器に関する。

従来の薄膜電子デバイスは半導体プロセスに立脚しており、真空プロセスを用いた薄膜作成技術が根幹となっている。この真空プロセスは、極めて微細な加工精度を有する代償として、多量のエネルギーと材料を非効率的に使用している。そこで真空プロセスに代わるものとして低エネルギーな液相プロセスが見直され始めている。また、この液相プロセスでは極めて平坦な膜を形成できることから、係る液相プロセスを例えばトランジスタのゲート絶縁膜や層間絶縁膜の形成に適用することで、より高性能なトランジスタの開発が可能になると期待されている（例えば特許文献１参照）。
再公表特許Ｗ０００／５９０４０号公報

ところで、積層構造を有する素子では、層内の構造欠陥や層間の界面の構造欠陥によって素子の性能が損なわれることがある。例えばトランジスタでは、ゲート絶縁膜のバルクの構造欠陥や、ゲート絶縁膜と半導体膜との界面（ＭＯＳ界面）の構造欠陥がトランジスタの電気的特性や特性のばらつきに影響を及ぼす。特に、ゲート絶縁膜を液相法で形成したもの（例えばポリシラザン焼成膜）では、熱酸化膜を用いたものに比べて、シリコンとの界面に欠陥（ダングリングボンド）が多く、このことが高性能なデバイス開発を行なう上での１つの課題となっている。例えばシリコン膜とゲート絶縁膜との界面準位密度（Ｄｉｔ）は、熱酸化膜が１０^９ｃｍ^−２ｅＶ^−１〜１０^１０ｃｍ^−２ｅＶ^−１であるのに対して、ポリシラザン焼成膜は１０^１１ｃｍ^−２ｅＶ^−１〜１０^１３ｃｍ^−２ｅＶ^−１である。
本発明はこのような事情に鑑みてなされたもので、液相プロセスによって形成された絶縁膜と半導体膜との間で良好な界面を形成できるようにした半導体装置の製造方法、及び、係る半導体装置を備えた電子機器を提供することを目的とする。

上記の課題を解決するため、本発明の半導体装置の製造方法は、基板に半導体膜を形成する工程と、上記半導体膜の上に、ポリシラザンを含む液体材料を用いて液相法により絶縁膜を形成する工程と、上記絶縁膜の上に、該絶縁膜中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックする水素ブロック膜を形成する工程と、上記絶縁膜をアニールする工程とを備えたことを特徴とする。
ここで水素ブロック膜としては、アルミニウムを含む金属材料や、シリコン等の半導体材料を用いることができる。

本発明の半導体装置の製造方法では、これらの金属材料又は半導体材料の触媒作用により、絶縁膜（ポリシラザン焼成膜）中に多量に含まれる水分が分解され、係る分解によって生成された水素イオンや水素ラジカル等の化学種により、絶縁膜と半導体膜との界面に存在するダングリングボンドが終端される。このため本方法によれば、界面準位を大幅に低減でき、高性能な半導体装置を製造することが可能となる。

なお本発明において、「液相法」とは、基板上に液体材料を接触配置させる方法であって、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等の種々の方法を採用することができる。特にスピンコート法で形成された膜（ＳＯＧ膜）は、平坦性に優れることから、半導体装置の特性を向上する上で有利である。

本発明の半導体装置の製造方法では、上記半導体膜の形成工程が、当該半導体膜を結晶化させる工程を含むものとすることができる。ここで「結晶化」の形態としては、多結晶化，微結晶化，単結晶化のいずれであってもよい。特に、半導体膜を多結晶化又は微結晶化した場合には、結晶粒界の存在によって、半導体膜内にダングリングボンドが大量に存在するため、このような系に本発明を適用することで、デバイス特性の大幅な改善を期待することができる。

また本発明の半導体装置の製造方法では、上記水素ブロック膜をパターニングして配線層を形成する工程を含むことができる。これにより、配線用の導電材料を別途成膜する必要がなくなり、工程を簡略化することが可能となる。或いは、本発明の半導体装置の製造方法では、上記水素ブロック膜を除去し、上記絶縁膜の上に配線層を形成する工程を含むようにしてもよい。この場合、配線に最適な導電材料を選択することが可能となる。なお、本方法をトランジスタの製造方法に適用する場合には、上記配線層がゲート電極を含む構成とすることができる。

また本発明の半導体装置の製造方法では、上記アニールを水素雰囲気下で行なうことができる。この場合、雰囲気中の水素が絶縁膜中に取り込まれることで、より界面特性の良好な膜が形成されるようになる。

また、本発明の電子機器は、上述した方法により製造された半導体装置を備えたことを特徴とする。これにより、高性能な電子機器を提供することが可能となる。

以下、図面を参照しながら、本発明の実施の形態について説明する。図１〜図３は、本発明の半導体装置の一例である薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図である。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。

（半導体膜の形成工程）
本例ではまず、図１（ａ）に示すように、基板１０の上に下地保護膜１０ａを形成する。基板１０としては、石英基板、ガラス基板、耐熱プラスチック等の絶縁基板を使用することができる。下地保護膜１０ａは、基板中に含まれるナトリウム等の可動のイオンが後述の半導体膜中に混入しないようにする働きをもつ。下地保護膜１０ａは酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜等の絶縁性物質からなる。

下地保護膜１０ａは、基板１０を純水やアルコールなどの有機溶剤で洗浄した後、基板１０上に常圧気層成長法（ＡＰＣＶＤ法）、低圧化学気層堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等のＣＶＤ法あるいはスパッタ法などによって形成することができる。下地保護膜１０ａとして酸化シリコン膜を使用する場合、ＡＰＣＶＤ法では基板温度を２５０℃程度から４５０℃程度とし、モノシラン（ＳｉＨ_４）や酸素を原料として形成することができる。ＰＥＣＶＤ法やスパッタ法では基板温度は室温から４００℃程度である。下地保護膜１０ａの膜厚は基板からの不純物元素の拡散と混入を防ぐのに十分な膜厚（例えば１００ｎｍ程度）とする。

次に、図１（ｂ）に示すように、下地保護膜１０ａの上に半導体膜１１を形成する。上述した下地保護膜１０ａは必須のものではないが、半導体薄膜トランジスタをガラス基板上に作製する場合、半導体膜１１への不純物制御が重要であるため、ガラス基板１０中のナトリウムなどの可動イオンが半導体膜１１中に混入しないように下地保護膜１０ａを形成した後に半導体膜１１を堆積することが好ましい。

本例では半導体膜１１をアモルファスシリコン膜とするが、半導体膜１１はこれ以外の半導体材料、例えばゲルマニウム等であってもよい。或いは、シリコン・ゲルマニウム，シリコン・カーバイド，ゲルマニウム・カーバイド等の４族の元素複合体の半導体膜、ガリウム・ヒ素やインジウム・アンチモン等の３族元素と５族元素との複合化合物半導体膜、又は、カドミウム・セレン等の２族元素と６族元素との複合体化合物半導体膜等としてもよい。また、シリコン・ゲルマニウム・ガリウム・ヒ素等のように更に複合化合物半導体膜やこれ等の半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のドナー元素を添加したＮ型半導体膜、あるいはホウ素、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプタ元素を添加したＰ型半導体膜とすることも可能である。
このような半導体膜１１は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法によって形成することができる。

（半導体膜の結晶化工程）
次に、堆積した半導体膜１１の結晶化を行う。ここで、「結晶化」という言葉は、非晶質の半導体膜に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体膜に変質させること、更に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行うことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。

半導体膜１１の結晶化工程は、いわゆるレーザ照射による方法、急速加熱法（ランプアニール法や熱アニール法など）、固相成長による方法等によって実現することができるが、これに限定されない。本例では、レーザアニールによってアモルファス半導体膜１１を多結晶半導体膜に結晶化する。この際、レーザ光としては、紫外線域あるいはその近傍の波長を持つエキシマレーザ、アルゴンイオンレーザ、ＹＡＧレーザの第２高調波或いは第３高調波等が好適である。例えばエキシマレーザでビームの長寸が４００ｍｍのラインビームを用い、その出力強度は例えば４００ｍＪ／ｃｍ^２とする。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査するのがよい。

（素子分離工程）
次に、ＴＦＴの領域を画定するための素子分離を行う。本例では素子分離にエッチングを用いるが、素子分離技術としてはＬＯＣＯＳ法、フィールドシールド法、ＳＴＩ法などを使用することもできる。この素子分離工程により、基板１０上には、図１（ｃ）に示すような所定形状の多結晶半導体膜１１ａが形成される。

（ゲート絶縁膜の形成工程）
次に、図１（ｄ）に示すように、液相法を用いて、半導体膜１１ａを覆うように基板全面にＴＦＴのゲート絶縁膜１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃として５分間、プリベークを行なう。その後、処理温度を３５０℃としてWET O₂雰囲気下で２６０分間、熱処理を行なう。このように熱処理をWET O₂雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。以上により、酸化シリコン膜からなるゲート絶縁膜１２が形成される。

なお、半導体膜の形成工程とゲート絶縁膜の形成工程との間には、必要に応じて洗浄工程を設けることができる。具体的には、半導体膜１１ａのパターニングが終了したら、酸素含有ガス雰囲気下で、基板にＵＶ光を照射し、基板表面に存在する汚染物（有機物など）を分解除去する。ここで、照射するＵＶ光は、波長２５４ｎｍにピーク強度を有する低圧水銀ランプや、波長１７２ｎｍにピーク強度を有するエキシマランプを用いる。この波長領域の光は、酸素分子（Ｏ_２）をオゾン（Ｏ_３）に分解し、更に、このオゾンを酸素ラジカル（Ｏ^＊）に分解するので、ここで生成された活性度の高いオゾンや酸素ラジカルを利用することにより、基板表面に付着した有機物を効率的に除去することが可能となる。

（水素ブロック膜の形成工程、アニール工程）
次に、図１（ｅ）に示すように、ゲート絶縁膜１２の上に水素ブロック膜２０を堆積する。ここで水素ブロック膜２０は、ゲート絶縁膜１２中に含まれる水蒸気Ｈ_２Ｏや酸素Ｏ_２等（特に水分）を、後述のアニール工程（熱処理工程）において分解し、且つ、分解によって生成された水素イオンや水素ラジカル等をゲート絶縁膜１２中に閉じ込める働きをもつものである。このような水素ブロック膜２０としては、化学的に活性な金属材料或いは半導体材料を用いることができる。係る金属材料としては、例えば、アルミニウム、マグネシウム、あるいはアルミニウムとマグネシウムとの合金、アルミニウムまたはマグネシウムを含む合金、またはアルミニウムまたはマグネシウムの窒化物または酸化物などを使用することができる。また、係る半導体材料としては、アモルファスシリコンや多結晶シリコン等を使用することができる。本例では、水素ブロック層２０をアルミニウム等の金属膜とする。
係る金属膜２０と後述のアニールとの組み合わせにより、ゲート絶縁膜１２中の構造欠陥や、ゲート絶縁膜１２と多結晶半導体膜１１ａとの界面における欠陥準位を減少させることが可能となる。欠陥準位が減少する理由としては、上記金属膜２０の触媒的な作用によって生成した水素ラジカル、ヒドロキシラジカル、水素イオン、ヒドロキシアニオン等の種々の化学種により、膜中や膜界面に存在するダングリングボンドが終端されるためと考えられる。

金属膜２０の形成方法はスパッタ法、蒸着法、ＣＶＤ法等、どのような方法を用いてもよいが、金属を広い面積に堆積する方法としてはスパッタ法が有効である。上述したように、金属種はアルミニウムやマグネシウムなどの比較的活性な金属を用いるのがより好ましい。このような金属種を用いた方が、金や白金のような化学的に安定な金属を用いた場合よりも、ゲート絶縁膜１２の改善に、より顕著な効果が認められる。なお、アルカリ金属のような酸化シリコン膜１２中を移動していわゆる可動イオンとなるような金属は、絶縁膜としての膜質を劣化させるため、上述した金属としての使用は好ましくない。

続いて、これ等の適当な金属膜２０を堆積した後、３００℃〜４５０℃の温度で１０分以上アニール（熱処理）を行う。アニール時の雰囲気はどのような雰囲気であっても構わない。しかし、アニール工程を例えば水素雰囲気下で行なった場合には、この雰囲気中の水素が絶縁膜１２中に浸透して更に界面特性を改善させる効果が期待できることから、係るアニールは水素雰囲気下で行なうことが望ましいと考えられる。
以上のようなアニール工程を行うことにより、ゲート絶縁膜１２の絶縁耐圧、電荷密度の良好な特性を保ったまま、半導体膜１１ａとゲート絶縁膜１２との界面の欠陥準位密度を低減させることができる。

（金属膜除去、配線層の形成工程）
次に、図２（ａ）に示すように、金属膜２０を除去する。
金属膜２０の除去が終了したら、図２（ｂ）に示すように、ゲート絶縁膜１２の上にゲート配線膜１３を形成する。ゲート配線膜１３の形成は、スパッタ法、ＣＶＤ法、蒸着法など、適当な堆積方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを堆積あるいは積層することによって行なう。

なお、この工程では、前工程で使用した金属層２０をそのままゲート配線膜１３の全部もしくは一部として使用してもよい。このように前工程で成膜した金属膜２０を本工程で流用することにより、改めて導電材料を成膜する手間を省き、工程を簡略化することができる。勿論、前述の金属膜２０を完全に除去して、新たにゲート配線膜１３を形成することも可能である。こうすることで、配線膜として最適な材料を選択できるようになる。
次に、図２（ｃ）に示すように、ゲート配線膜１３をパターニングしてゲート電極を含むゲート配線（配線層）１３ａを形成する。

（不純物注入、活性化工程）
次に、図２（ｄ）に示すように、ゲート配線１３ａをマスクとして半導体膜１１ａに不純物イオン注入を行い、ソース領域１１ｓ及びドレイン領域１１ｄを形成する。このとき、ゲート電極１３ａがイオン注入のマスクとなっているので、チャンネル領域１１ａはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元索のみを注入するイオン打ち込み法の二種類を適用することができる。イオン・ドーピング法の原料ガスとしては水素中に希釈されたホスフィン(ＰＨ_３)やジボラン(Ｂ_２Ｈ_６)等の注入不純物元素の水素化物を用いることができる。

続いて、不純物の活性化を行う。活性化の方法としてはレーザ照射による方法や３００℃以上の炉で加熱する（低温熱処理）方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。

（層間絶縁膜の形成工程）
次に、図２（ｅ）に示すように、ゲート絶縁膜１２及びゲート配線１３ａを覆うように、基板全面に層間絶縁膜１４を形成する。この層間絶縁膜１４の形成は、プラズマＣＶＤ法等の真空蒸着法やスピンコート法等の液相法のいずれを用いて行なってもよい。本例では例えば、この層間絶縁膜１４の形成を、ゲート絶縁膜１２の形成方法と同様の方法で行なう。すなわち、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃として５分間、プリベークを行なう。その後、処理温度を３５０℃としてWET O₂雰囲気下で２６０分間、熱処理を行なう。

（コンタクトホールの形成工程、ソース配線層，ドレイン配線層の形成工程）
次に、図３（ａ）に示すように、層間絶縁膜１４およびゲート絶縁膜１２のソース部分，ドレイン部分に対応する位置に、それぞれコンタクトホールＨ１，コンタクトホールＨ２を開孔する。

次に、図３（ｂ）に示すように、このコンタクトホールＨ１，Ｈ２の内壁を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜をスパッタ法やＰＶＤ法等によって形成し、パターニングによりソース電極１５ｓ及びドレイン電極１５ｄを形成する。なお、ソース電極１５ｓ，ドレイン電極１５ｄの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ（半導体装置）１が製造される。

以上説明したように、本発明の半導体装置の製造方法では、ポリシラザン焼成膜（ゲート絶縁膜１２）の上に形成された金属膜又はシリコン膜の触媒作用を利用してゲート絶縁膜中の水分を分解し、ここで分解生成された水素ラジカル等により半導体膜のダングリングボンドを終端している。したがって本方法によれば、界面準位密度の小さい高性能な半導体装置を製造することが可能である。特に本実施形態のように半導体膜１１ａを多結晶シリコン膜とした場合には、その結晶粒界の存在によって、膜中にはダングリングボンドが大量に存在するため、このような系に本発明を適用することで、デバイス特性の大幅な改善を期待することができる。この際、本発明の方法では、ゲート絶縁膜をポリシラザンを含む液体材料によって形成しているので、ゲート絶縁膜中には熱酸化膜やＣＶＤ膜等に比べて多量の水分が含まれており、半導体膜中のダングリングボンドを終端するのに十分な量のラジカルを生成することが可能である。

また本発明の半導体装置の製造方法において、半導体膜１１ａ上に配置される絶縁膜を全て液相法によって形成した場合には、極めて平坦な膜面が得られる。このため、配線を形成する際に段差によって断線が発生する虞がなく、信頼性の高いトランジスタを高い歩留まりで製造することが可能である。

なお、本実施形態では、上記のような工程順としたが、例えば素子分離をゲート絶縁膜１２の形成後に行う、あるいは、ゲート配線膜１２の形成前に、レジストマスクあるいはその他メタルマスクなどを利用して不純物注入を行うなど、工程順を適宜に入れ変えてもよい。
また、ゲート絶緑膜１２の形成直後の金属膜２０をそのままゲート配線１３ａの全部もしくは一部として使用する場合で、その後の工程において３００℃以上の熱処理を行う工程がある揚合には、上述した金属層２０形成直後のアニール工程は省略することができる。すなわち、上述した金属膜２０の形成後のアニールは、ゲート配線膜１２のパターニングを行う前、又は、行った後、あるいはトランジスタの製造工程、複数のトランジスタを備えたパネルの製造工程が完了するまでのいずれかの適宜な時期に行うこととしても良い。

また上記実施形態では、半導体膜１１ａを多結晶化したが、アモルファス状態の半導体膜（アモルファスシリコン膜）をトランジスタの能動層に使用することも可能である。
また上記実施形態では、本発明の半導体装置の製造方法をトップゲート型のトランジスタの製造方法に適用した例を示したが、本発明はこれに限らず、本発明をボトムゲート型のトランジスタの製造方法に適用することも可能である。

（電子機器）
次に、本発明の電子機器について説明する。
図４は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、筐体の内部或いは表示部１３０１に、前述の方法を用いて製造された半導体装置を備えている。なお、図中、符号１３０２は操作ボタン１３０２、符号１３０３は受話口、符号１３０４は送話口を示している。
上記各実施の形態の半導体装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の半導体装置を適用することで、高機能化を実現することができる。

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。

本発明の半導体装置の製造方法を説明するための工程図。図１に続く工程図。図２に続く工程図。本発明の電子機器の一例を示す斜視図。

符号の説明

１・・・薄膜トランジスタ（半導体装置）、１０・・・基板、１１ａ・・・多結晶半導体膜、１２・・・ゲート絶縁膜、１３・・・ゲート配線（配線層）、１４・・・層間絶縁膜、２０・・・水素ブロック膜、１３００・・・電子機器

Claims

基板に半導体膜を形成する工程と、
上記半導体膜の上に、ポリシラザンを含む液体材料を用いて液相法により絶縁膜を形成する工程と、
上記絶縁膜の上に、該絶縁膜中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックする水素ブロック膜を形成する工程と、
上記絶縁膜をアニールする工程とを備えたことを特徴とする、半導体装置の製造方法。
上記半導体膜の形成工程が、当該半導体膜を結晶化させる工程を含むことを特徴とする、請求項１記載の半導体装置の製造方法。
上記水素ブロック膜が金属材料からなることを特徴とする、請求項１又は２記載の半導体装置の製造方法。
上記水素ブロック膜がアルミニウムを含む金属材料からなることを特徴とする、請求項３記載の半導体装置の製造方法。
上記水素ブロック膜がシリコンからなることを特徴とする、請求項１又は２記載の半導体装置の製造方法。
上記水素ブロック膜をパターニングして配線層を形成する工程を含むことを特徴とする、請求項１〜５のいずれかの項に記載の半導体装置の製造方法。
上記水素ブロック膜を除去し、上記絶縁膜の上に配線層を形成する工程を含むことを特徴とする、請求項１〜５のいずれかの項に記載の半導体装置の製造方法。
上記配線層がゲート電極を含むことを特徴とする、請求項６又は７記載の半導体装置の製造方法。
上記アニールを水素雰囲気下で行なうことを特徴とする、請求項１〜８のいずれかの項に記載の半導体装置の製造方法。
上記絶縁膜がＳＯＧ膜であることを特徴とする、請求項１〜９のいずれかの項に記載の半導体装置の製造方法。
請求項１〜１０のいずれかの項に記載の方法により製造された半導体装置を備えたことを特徴とする、電子機器。