CN1307697C - 薄膜晶体管及薄膜晶体管的制造方法 - Google Patents
薄膜晶体管及薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN1307697C CN1307697C CNB2004100085237A CN200410008523A CN1307697C CN 1307697 C CN1307697 C CN 1307697C CN B2004100085237 A CNB2004100085237 A CN B2004100085237A CN 200410008523 A CN200410008523 A CN 200410008523A CN 1307697 C CN1307697 C CN 1307697C
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- channel layer
- amorphous silicon
- doped amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 181
- 239000000758 substrate Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 18
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 125000004429 atom Chemical group 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 125000004437 phosphorous atom Chemical group 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 5
- 238000005755 formation reaction Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- WOAFDWZSMDJFRZ-UHFFFAOYSA-N oxotin;strontium Chemical compound [Sr].[Sn]=O WOAFDWZSMDJFRZ-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管及薄膜晶体管的制造方法。其中，薄膜晶体管主要是由一基板、一栅极、一栅介电层、一沟道层以及一源极和漏极所构成。此薄膜晶体管的制造方法主要首先在基板上形成栅极。接着，在基板上形成栅介电层，且栅介电层覆盖栅极。之后，在栅极上方的栅介电层上形成沟道层，且沟道层的材质为浅掺杂非晶硅。最后，于沟道层上形成互相分离的源极和漏极。此薄膜晶体管及薄膜晶体管的制造方法可增加开启状态电流与通道区的电子迁移率。
Description
技术领域
本发明是有关于一种薄膜晶体管(Thin Film Transistor，TFT)及薄膜晶体管的制造方法，且特别是有关于一种沟道层(Channel)的材质为浅掺杂非晶硅(Lightly doped amorphous silicon)的薄膜晶体管及薄膜晶体管的制造方法。
背景技术
针对多媒体社会的急速进步，多半受惠于半导体元件或人机显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT LCD)已逐渐成为市场的主流。
我们所熟知的薄膜晶体管大致上可分为非晶硅薄膜晶体管与多晶硅薄膜晶体管两种。虽然，低温多晶硅(Low Temperature Polysilicon，LTPS)技术有别于一般传统的非晶硅(Amorphous Silicon，a-Si)技术，其电子迁移率可以达到200cm2/V-sec以上，因此可使薄膜晶体管的尺寸更小，具有增加显示器的开口率(Aperture ratio)、减少功率消耗等功能。但是，由于非晶硅薄膜晶体管的工艺技术成熟许多，且具有工艺简单与成本低廉等各项优点，因此以非晶硅薄膜晶体管数组驱动显示元件的技术仍为主流。
图1为一公知非晶硅薄膜晶体管的剖面图。请参照图1，薄膜晶体管100主要是由一基板110、一栅极(Gate electrode)120、一栅介电层(Gate-insulating layer)130、一沟道层140以及一源极和漏极(Source/Drain)150所构成。其中，栅极120配置于基板110上。栅介电层130配置于基板上且覆盖栅极120。沟道层140配置于栅极120上方的栅介电层130上。源极和漏极150互相分离地配置于沟道层140上。当栅极120施加适当电压于沟道层140时，源极和漏极150的两端即可通过沟道层140而电性连接。
公知薄膜晶体管100的沟道层140的形成方式是将基板110置于一反应室(图未示)内，并通入硅甲烷(SiH4)与氢气(H2)等反应气体，以化学气相沉积方式(Chemical Vapor Deposition，CVD)方式形成本质(Intrinsic)的非晶硅层，再将非晶硅层图案化以形成沟道层140。
承上述，此种薄膜晶体管由于其沟道层的材质为本征非晶硅，因此存在电子迁移率(Electron mobility)与开启状态电流(On-current)不够高的缺点。
发明内容
因此，本发明的目的就是在提供一种薄膜晶体管及薄膜晶体管的制造方法，以增加薄膜晶体管的开启状态电流与通道区的电子迁移率。
基于上述目的，本发明提出一种薄膜晶体管的制造方法。此制造方法主要是首先在一基板上形成一栅极。接着，在基板上形成一栅介电层，且栅介电层覆盖栅极。之后，在栅极上方的栅介电层上形成一沟道层，且沟道层的材质为浅掺杂非晶硅。最后，在沟道层上形成互相分离的一源极和漏极。
本发明的薄膜晶体管的制造方法中，沟道层的材质例如是N型浅掺杂非晶硅或P型浅掺杂非晶硅。
本发明的薄膜晶体管的制造方法中，沟道层例如掺杂有磷原子，且所掺杂的磷原子浓度例如为介于1×1017～1×1018原子/立方厘米之间。或者，沟道层例如掺杂有硼原子，且所掺杂的硼原子浓度例如是介于1×1016～5×1017原子/立方厘米之间。
本发明的薄膜晶体管的制造方法中，形成沟道层的方法例如为化学气相沉积，而形成沟道层所使用的反应气体例如包括硅甲烷、氢气与磷化氢(PH3)，且磷化氢的流量比例如是介于百万分之0.28至百万分之8之间。或者，形成沟道层所使用的反应气体例如包括硅甲烷、氢气与硼乙烷(B2H6)，且硼乙烷的流量比例如是介于百万分之0.5至百万分之10之间。
本发明的薄膜晶体管的制造方法中，形成沟道层的方法例如是首先以一第一沉积速率形成一第一浅掺杂非晶硅层于栅极上方的栅介电层上，接着以一第二沉积速率形成一第二浅掺杂非晶硅层于第一浅掺杂非晶硅层上。其中，第一沉积速率例如是小于第二沉积速率。
本发明的薄膜晶体管的制造方法中，在形成沟道层与形成源极和漏极之间，例如更包括于沟道层上形成一欧姆接触层。此外，源极和漏极形成之后例如更包括形成一保护层于基板上，以覆盖住源极和漏极、沟道层以与栅介电层。
基于上述目的，本发明再提出一种薄膜晶体管，主要是由一基板、一栅极、一栅介电层、一沟道层以及一源极和漏极所构成。其中，栅极配置于基板上。栅介电层配置于基板上且覆盖栅极。沟道层配置于栅极上方的栅介电层上，且沟道层的材质为浅掺杂非晶硅。源极和漏极互相分离地配置于沟道层上。
本发明的薄膜晶体管中，沟道层的材质例如是N型浅掺杂非晶硅或P型浅掺杂非晶硅。
此外，沟道层例如掺杂有磷原子，且所掺杂的磷原子浓度例如是介于1×1017～1×1018原子/立方厘米之间。或者，沟道层例如掺杂有硼原子，且所掺杂的硼原子浓度例如是介于1×1016～5×1017原子/立方厘米之间。
另外，沟道层例如是由一第一浅掺杂非晶硅层与一第二浅掺杂非晶硅层所构成。其中，第一浅掺杂非晶硅层例如配置于栅极上方的栅介电层上，而第二浅掺杂非晶硅层例如配置于第一浅掺杂非晶硅层上。
再者，本发明的薄膜晶体管例如更包括一欧姆接触层与一保护层。其中，欧姆接触层例如配置于沟道层与源极和漏极之间。保护层例如配置于基板上，且保护层覆盖源极和漏极、沟道层以与栅介电层。
综上所述，本发明的薄膜晶体管由于采用浅掺杂非晶硅做为沟道层的材质，因此具有下列优点：
(1)沟道层的电子迁移率高。
(2)开启状态电流大，且未增加漏电流(Leakage current)。
(3)改善沟道层与源极和漏极的欧姆接触(Ohmic contact)。
附图说明
图1为一公知非晶硅薄膜晶体管的剖面图。
图2A～图2F为本发明较佳实施例的薄膜晶体管其制造方法的流程剖面图。
图3为本发明较佳实施例的薄膜晶体管其磷化氢的流量比与开启状态电流的关系图。
图4为本发明较佳实施例的薄膜晶体管其磷化氢的流量比与电子迁移率的关系图。
100：薄膜晶体管
110：基板
120：栅极
130：栅介电层
140：沟道层
150：源极和漏极
200：薄膜晶体管
210：基板
220：栅极
230：栅介电层
240：沟道层
242：第一浅掺杂非晶硅层
244：第二浅掺杂非晶硅层
250：欧姆接触层
260：源极和漏极
270：保护层
272：开口
280：透明导电层
具体实施方式
图2A～图2F为本发明较佳实施例的薄膜晶体管其制造方法的流程剖面图。首先请参照图2A，在一基板210上形成一栅极220。接着，在基板210上形成一栅介电层230，且栅介电层230系覆盖栅极220。其中，栅极220的形成方式例如是以溅镀法(Sputtering)，先全面性地形成一第一导体层(Metal 1)于基板210上，之后再通过光刻/蚀刻(Photolithography/Etching)工艺将上述的第一导体层图案化以形成栅极220。形成栅介电层230的方法例如为等离子化学气相沉积法(Plasma Enhance Chemical Vapor Deposition，PECVD)。
此外，基板210例如为玻璃基板、透明塑料基板或是其它透明材质的基板。栅极220的材质例如是钽(Ta)、铬(Cr)、钼(Mo)、钛(Ti)或铝(Al)等导体材质。栅介电层230的材质例如是氮化硅(SixNY)、氮氧化硅(SiON)、氧化硅(SiOX)或是其它介电材质。
接着请参照图2B，在栅极220上方的栅介电层230上形成一沟道层240，且沟道层240的材质系浅掺杂非晶硅。其中，沟道层240的材质例如是N型浅掺杂非晶硅或P型浅掺杂非晶硅。形成沟道层240的的方法例如是化学气相沉积。首先，将基板210例如置于一反应室(图未示)内。接着，通入反应气体于反应室内，反应气体例如包括硅甲烷、氢气与磷化氢，亦或是包括硅甲烷、氢气与硼乙烷。其中，磷化氢的流量比例如是介于百万分之0.28至百万分之8之间，而若采用硼乙烷则其流量比例如是介于百万分之0.5至百万分之10之间。磷化氢的流量比等于[磷化氢的流量/(硅甲烷、氢气与磷化氢的总流量)]，而硼乙烷的流量比等于[硼乙烷的流量/(硅甲烷、氢气与硼乙烷的总流量)]。
而在本发明的薄膜晶体管的制造方法中，沟道层240例如掺杂有磷原子，且所掺杂的磷原子浓度例如介于1×1017～1×1018原子/立方厘米之间。或者，沟道层240例如掺杂有硼原子，且所掺杂的硼原子浓度例如是介于1×1016～5×1017原子/立方厘米之间。
此外，形成沟道层240的方法，例如首先以一第一沉积速率形成一第一浅掺杂非晶硅层242于栅极220上方的栅介电层230上，接着以一第二沉积速率形成一第二浅掺杂非晶硅层244于第一浅掺杂非晶硅层242上。在此，第一沉积速率例如是小于第二沉积速率。
接着请参照图2C，例如在沟道层240上形成一与金属接触良好的欧姆接触层250。形成欧姆接触层250的方式例如是进行一N型离子植入工艺，以形成材质为N+掺杂非晶硅的欧姆接触层250。
接着请参照图2D，形成互相分离的一源极和漏极260于沟道层240上。其中，源极和漏极260的形成方式例如是以溅镀法，先全面性地形成一第二导体层(Metal 2)于基板210上，之后再通过光刻/蚀刻工艺将上述的第二导体层图案化以形成源极和漏极260。其中，源极和漏极260的材质例如是钽、铬、钼、钛或铝等导体材质。
接着请参照图2E，例如形成一保护层270于基板210上，以覆盖住源极和漏极260、沟道层240以与栅介电层230。其中，保护层270具有一开口272，位于源极和漏极260上并暴露出源极和漏极260。
最后请参照图2F，例如形成一透明导电层280于保护层270上，并于开口272处电性连接至源极和漏极260。其中，透明导电层280例如是做为像素电极，其材质例如是铟锡氧化物(Indium Tin Oxide，ITO)或锶锡氧化物(Strontium Tin Oxide，STO)等透明导电材料。
请参照图2E，本发明的薄膜晶体管200主要是由基板210、栅极220、栅介电层230、沟道层240以及源极和漏极260所构成。其中，栅极220配置于基板210上。栅介电层230配置于基板210上且覆盖栅极220。沟道层240配置于栅极210上方的栅介电层230上，且沟道层240的材质为浅掺杂非晶硅。源极和漏极260互相分离地配置于沟道层240上。
此外，沟道层240的材质例如是N型浅掺杂非晶硅或P型浅掺杂非晶硅。
再者，沟道层240例如掺杂有磷原子，且所掺杂的磷原子浓度例如是介于1×1017～1×1018原子/立方厘米之间。或者，沟道层例如掺杂有硼原子，且所掺杂的硼原子浓度例如是介于1×1016～5×1017原子/立方厘米之间。
另外，沟道层240例如是由第一浅掺杂非晶硅层242与第二浅掺杂非晶硅层244所构成。其中，第一浅掺杂非晶硅层242例如配置于栅极210上方的栅介电层220上，而第二浅掺杂非晶硅层244例如配置于第一浅掺杂非晶硅层上242。
而且，薄膜晶体管210例如更包括欧姆接触层250与保护层270。其中，欧姆接触层250例如配置于沟道层240与源极和漏极260之间，以加强两者的欧姆接触。保护层270例如配置于基板210上，且保护层270覆盖源极和漏极260、沟道层240以与栅介电层220。
值得注意的是，上述本发明较佳实施例的薄膜晶体管及薄膜晶体管的制造方法是用以举例说明，其特征仍在于沟道层的材质是采用浅掺杂非晶硅，任何具有此特征的薄膜晶体管及薄膜晶体管的制造方法皆应属与本发明的保护范围。
图3为本发明较佳实施例的薄膜晶体管其磷化氢的流量比与开启状态电流的关系图，而图4为本发明较佳实施例的薄膜晶体管其磷化氢的流量比与电子迁移率的关系图。首先请参照图3，由图中数据可发现薄膜晶体管的开启状态电流，会随着形成沟道层时所通入的磷化氢的流量比而显著提高。接着请参照图4，由图中数据可发现薄膜晶体管的沟道层的电子迁移率，亦会随着形成沟道层时所通入的磷化氢的流量比而显著提高。
此外，在经过测试后亦发现本发明较佳实施例的薄膜晶体管，其漏电流并未增加，而沟道层与源极和漏极的欧姆接触亦获得改善。
Claims (21)
1.一种薄膜晶体管的制造方法，其特征是，该方法包括：
在基板上形成栅极；
在该基板上形成栅介电层，且该栅介电层覆盖该栅极；
在该栅极上方的该栅介电层上形成沟道层，该沟道层的材质为浅掺杂非晶硅；
在该沟道层上形成互相分离的源极和漏极；
其中，该沟道层的形成方法包括：
形成第一浅掺杂非晶硅层于该栅极上方的该栅介电层上；以及
形成第二浅掺杂非晶硅层于该第一浅掺杂非晶硅层上。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征是，该沟道层的材质是N型浅掺杂非晶硅。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征是，该沟道层的材质是P型浅掺杂非晶硅。
4.如权利要求1所述的薄膜晶体管的制造方法，其特征是，该沟道层掺杂有磷原子，且所掺杂的磷原子浓度介于1×1017～1×1018原子/立方厘米之间。
5.如权利要求1所述的薄膜晶体管的制造方法，其特征是，该沟道层掺杂有硼原子，且所掺杂的硼原子浓度介于1×1016～5×1017原子/立方厘米之间。
6.如权利要求1所述的薄膜晶体管的制造方法，其特征是，形成该沟道层的方法包括化学气相沉积，且形成该沟道层所使用的反应气体包括硅甲烷、氢气与磷化氢，而磷化氢的流量比介于百万分之0.28至百万分之8之间。
7.如权利要求1所述的薄膜晶体管的制造方法，其特征是，形成该沟道层的方法包括化学气相沉积，且形成该沟道层所使用的反应气体包括硅甲烷、氢气与硼乙烷，而硼乙烷的流量比介于百万分之0.5至百万分之10之间。
8.如权利要求1所述的薄膜晶体管的制造方法，其特征是，该通道层的形成方法是：
以第一沉积速率形成第一浅掺杂非晶硅层于该栅极上方的该栅介电层上；以及
以第二沉积速率形成第二浅掺杂非晶硅层于该第一浅掺杂非晶硅层上。
9.如权利要求8所述的薄膜晶体管的制造方法，其特征是，形成该第一浅掺杂非晶硅层之该第一沉积速率以及形成该第二浅掺杂非晶硅层之该第二沉积速率是不同的。
10.如权利要求9所述的薄膜晶体管的制造方法，其特征是，该第一沉积速率小于该第二沉积速率。
11.如权利要求1所述的薄膜晶体管的制造方法，其特征是，在形成该沟道层之后以及在该沟道层两侧分别形成该源极和该漏极之前，更包括于该沟道层上形成一欧姆接触层。
12.如权利要求1所述的薄膜晶体管的制造方法，其特征是，该源极和该漏极形成之后更包括形成一保护层于该基板上，以覆盖住该源极和该漏极、该沟道层以及该栅介电层。
13.一种薄膜晶体管，包括：
基板；
栅极，配置于该基板上；
栅介电层，配置于该基板上且覆盖该栅极；
沟道层，配置于该栅极上方的该栅介电层上，其中，该沟道层的材质为浅掺杂非晶硅；
源极和漏极，互相分离地配置于该沟道层上；
其中，该沟道层包括：
第一浅掺杂非晶硅层，配置于该栅极上方的该栅介电层上；以及
第二浅掺杂非晶硅层，配置于该第一浅掺杂非晶硅层上。
14.如权利要求13所述的薄膜晶体管，其特征是，该沟道层的材质是N型浅掺杂非晶硅。
15.如权利要求13所述的薄膜晶体管，其特征是，该沟道层的材质是P型浅掺杂非晶硅。
16.如权利要求13所述的薄膜晶体管，其特征是，该沟道层掺杂有磷原子，且所掺杂的磷原子浓度介于1×1017～1×1018原子/立方厘米之间。
17.如权利要求13所述的薄膜晶体管，其特征是，该沟道层掺杂有硼原子，且所掺杂的硼原子浓度介于1×1016～5×1017原子/立方厘米之间。
18.如权利要求13所述的薄膜晶体管，其特征是，更包括一欧姆接触层，该欧姆接触层配置于该沟道层上，而该源极和该漏极配置于该欧姆接触层上且分别位于该沟道层之两侧。
19.如权利要求13所述的薄膜晶体管，其特征是，更包括一保护层，该保护层配置于该基板上，且该保护层覆盖该源极和该漏极、该沟道层以及该栅介电层。
20.如权利要求13所述的薄膜晶体管，其特征是，该第一浅掺杂非晶硅层之该第一沉积速率以及该第二浅掺杂非晶硅层之该第二沉积速率是不同的。
21.如权利要求20所述的薄膜晶体管，其特征是，该第一沉积速率小于该第二沉积速率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100085237A CN1307697C (zh) | 2004-03-11 | 2004-03-11 | 薄膜晶体管及薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100085237A CN1307697C (zh) | 2004-03-11 | 2004-03-11 | 薄膜晶体管及薄膜晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1560909A CN1560909A (zh) | 2005-01-05 |
| CN1307697C true CN1307697C (zh) | 2007-03-28 |
Family
ID=34439961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100085237A Expired - Fee Related CN1307697C (zh) | 2004-03-11 | 2004-03-11 | 薄膜晶体管及薄膜晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1307697C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101625977B (zh) * | 2008-07-11 | 2011-08-31 | 台湾薄膜电晶体液晶显示器产业协会 | 薄膜晶体管的制造方法 |
| KR20110099422A (ko) * | 2010-03-02 | 2011-09-08 | 삼성전자주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
| TWI493725B (zh) * | 2012-07-18 | 2015-07-21 | E Ink Holdings Inc | 半導體結構 |
| CN106611794B (zh) * | 2015-10-22 | 2019-10-25 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1388574A (zh) * | 2001-05-30 | 2003-01-01 | 达碁科技股份有限公司 | 平面显示器制造方法 |
| JP2003318193A (ja) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | デバイス、その製造方法及び電子装置 |
-
2004
- 2004-03-11 CN CNB2004100085237A patent/CN1307697C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1388574A (zh) * | 2001-05-30 | 2003-01-01 | 达碁科技股份有限公司 | 平面显示器制造方法 |
| JP2003318193A (ja) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | デバイス、その製造方法及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1560909A (zh) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | 42.2: World's largest (15‐inch) XGA AMLCD panel using IGZO oxide TFT | |
| EP3703111A1 (en) | Tft substrate, manufacturing method thereof and oled panel manufacturing method | |
| US8395156B2 (en) | Display device | |
| US7375372B2 (en) | Thin film transistor | |
| CN104134674B (zh) | 一种多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 | |
| US20080258143A1 (en) | Thin film transitor substrate and method of manufacturing the same | |
| US10068809B2 (en) | TFT backplane manufacturing method and TFT backplane | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN106910748A (zh) | 一种阵列基板、显示装置及其制作方法 | |
| CN103700706A (zh) | 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置 | |
| CN105161503A (zh) | 非晶硅半导体tft背板结构 | |
| US8748222B2 (en) | Method for forming oxide thin film transistor | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103762244A (zh) | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板 | |
| CN104362179A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN1307697C (zh) | 薄膜晶体管及薄膜晶体管的制造方法 | |
| CN111146212B (zh) | 半导体基板 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| CN100369266C (zh) | 控制薄膜晶体管及其制造方法与含其的电致发光显示装置 | |
| CN101409308A (zh) | 薄膜晶体管、像素结构及其制造方法 | |
| CN102024757B (zh) | 像素结构及其制造方法 | |
| US20050176188A1 (en) | Thin film transistor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070328 |