TWI493725B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI493725B
TWI493725B TW101125882A TW101125882A TWI493725B TW I493725 B TWI493725 B TW I493725B TW 101125882 A TW101125882 A TW 101125882A TW 101125882 A TW101125882 A TW 101125882A TW I493725 B TWI493725 B TW I493725B
Authority
TW
Taiwan
Prior art keywords
layer
inorganic dielectric
semiconductor structure
layers
oxide
Prior art date
Application number
TW101125882A
Other languages
English (en)
Other versions
TW201405825A (zh
Inventor
Tzung Wei Yu
Fang An Shu
Yao Chou Tsai
Kuan Yi Lin
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW101125882A priority Critical patent/TWI493725B/zh
Priority to US13/620,725 priority patent/US8941138B2/en
Priority to CN201310087323.4A priority patent/CN103579357B/zh
Publication of TW201405825A publication Critical patent/TW201405825A/zh
Application granted granted Critical
Publication of TWI493725B publication Critical patent/TWI493725B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種具有氧化物通道層之半導體結構。
以目前最為普及的液晶顯示器為例，其主要是由薄膜電晶體陣列基板、彩色濾光基板以及夾設於二者之間的液晶層所構成。在習知的薄膜電晶體陣列基板上，多採用非晶矽(a-Si)薄膜電晶體或低溫多晶矽薄膜電晶體作為各個子畫素的切換元件。近年來，已有研究指出氧化物半導體(oxide semiconductor)薄膜電晶體相較於非晶矽薄膜電晶體，具有較高的載子移動率(mobility)，而氧化物半導體薄膜電晶體相較於低溫多晶矽薄膜電晶體，則具有大面積低成本生產的優勢。因此，氧化物半導體薄膜電晶體有潛力成為下一代平面顯示器之關鍵元件。
在習知之氧化物半導體薄膜電晶體中，由於氧化物通道層在大氣環境之中容易受到水氣以及氧氣的影響，而使氧化物通道層本身的電性隨著時間飄移。如此一來，將影響氧化物半導體薄膜電晶體的電性表現以及可靠度。再者，氧化物通道層之臨界電壓(Vth)在受到短波長光線(如紫外光)照射時，將導致元件特性的不穩定，例如可能發生汲極引發能障降低(Drain Induced Barrier Lowering,DIBL)效應，而使元件容易產生漏電流現象，影響顯示品 質。因此，如何改善氧化物通道層的穩定性以減少外在環境所造成的影響以及氧化物半導體薄膜電晶體受短波長光線照射所導致的臨界電壓偏移，實為當前研發人員亟欲解決的議題之一。
本發明提供一種半導體結構，其藉由介電堆疊層層來改善氧化物通道層受水氣及氧氣的穿透而導致影響整體元件電性與穩定性的問題，且可反射短波長光線(如紫外光)。
本發明提出一種半導體結構，包括一閘極、一氧化物通道層、一閘絕緣層、一源極、一汲極以及一介電堆疊層。閘極配置於一基板上。氧化物通道層配置於基板上且堆疊於閘極上。閘絕緣層配置於閘極與氧化物通道層之間。源極及汲極皆配置於氧化物通道層之一側，且源極與汲極彼此平行配置。氧化物通道層的一部分暴露於源極與汲極之間。介電堆疊層配置於基板上，且包括多層具有一第一折射率的第一無機介電層以及多層具有一第二折射率的第二無機介電層。第一無機介電層與第二無機介電層交替堆疊。至少一第一無機介電層直接覆蓋源極、汲極與氧化物通道層的部分。第一折射率小於第二折射率。
在本發明之一實施例中，上述之每一第一無機介電層包括一氧化矽層。
在本發明之一實施例中，上述之第一折射率介於1.535 至1.56之間。
在本發明之一實施例中，上述之每一第二無機介電層包括一氮化矽層。
在本發明之一實施例中，上述之第二折射率介於1.98至2.08之間。
在本發明之一實施例中，上述之介電堆疊層更包括多層具有一第三折射率的第三無機介電層。第一無機介電層、第二無機介電層以及第三無機介電層交替配置。
在本發明之一實施例中，上述之每一第三無機介電層包括一氮氧化矽層。
在本發明之一實施例中，上述之第三折射率介於1.6至1.64之間。在本發明之一實施例中，上述之第一無機介電層與第二無機介電層的堆疊層數至少為五層。
在本發明之一實施例中，上述之第一無機介電層的厚度介於55奈米(nm)至85奈米之間。
在本發明之一實施例中，上述之第二無機介電層的厚度介於55奈米至85奈米之間。
在本發明之一實施例中，上述之氧化物通道層的材質包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)或氧化銦鋅(Indium-Zinc Oxide,IZO)。
在本發明之一實施例中，上述之半導體結構，更包括一透明導電層，配置於介電堆疊層上。介電堆疊層具有一接觸開口，透明導電層透過接觸開口與汲極電性連接。
基於上述，本發明之半導體結構具有與源極、汲極及 氧化物通道層直接接觸的介電堆疊層，因此除了可有效地阻絕氧氣與水氣進入氧化物通道層中，使得半導體結構具有較佳的穩定度與電性外，亦可選擇性反射短波長光線(如紫外光)，以降低氧化物通道層因照光所產生之光電流，進而提升半導體結構的光電特性以及壽命。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明之一實施例之一種半導體結構的剖面示意圖。請參考圖1，在本實施例中，半導體結構100a包括一閘極110、一閘絕緣層120、一氧化物通道層130、一源極140、一汲極145以及一介電堆疊層150a。
詳細來說，閘極110配置於一基板10上，其中閘極110可以是由金屬疊層所構成或是由單層金屬層所構成，其材質例如是導電良好的鋁、銅等金屬。當然，視實際需求，閘極110可以由非金屬導電材料所構成，於此並不加以限制。此外，基板10例如是一玻璃基板或一塑膠基板。氧化物通道層130配置於基板10上，且堆疊於閘極110上，其中氧化物通道層130的材質例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)或氧化銦鋅(Indium-Zinc Oxide,IZO)。
閘絕緣層120配置於閘極110與氧化物通道層130之間。源極140及汲極145皆配置於氧化物通道層130之一 側上，且源極140與汲極145彼此平行配置。氧化物通道層130的一部分C暴露於源極140與汲極145之間。介電堆疊層150a配置於基板10上，且包括多層具有一第一折射率的第一無機介電層152以及多層具有一第二折射率的第二無機介電層154。第一無機介電層152與第二無機介電層154交替堆疊。特別是，至少一第一無機介電層152直接覆蓋源極140、汲極145與氧化物通道層130的部分C。第一折射率小於第二折射率。
更具體來說，在本實施例中，第一無機介電層152具有阻絕水氣與氧氣的能力，其例如是一氧化矽層，且第一無機介電層152的第一折射率例如是介於1.535至1.56之間。第二無機介電層154具有阻絕水氣與氧氣的能力，其例如是一氮化矽層，且第二無機介電層154的第二折射率例如是介於1.98至2.08之間。較佳地，第一無機介電層152與第二無機介電層154的堆疊層數至少為五層，如圖1所示，三層之第一無機介電層152與二層之第二無機介電層154交替堆疊呈具有五層結構之介電堆疊層150a。此處，介電堆疊層150a可視為一種一維光子晶體結構。此外，本實施例之第一無機介電層152的厚度例如是介於_55奈米至_85奈米之間，而第二無機介電層154的厚度例如是介於55奈米至85奈米之間。
再者，本實施例之半導體結構100a可更包括一透明導電層160，其中透明導電層160配置於介電堆疊層150a上。在本實施例中，介電堆疊層150a具有一接觸開口151， 而透明導電層160透過接觸開口151與汲極145電性連接，其中透明導電層160是直接接觸介電堆疊層150a之最外層的第一無機介電層152。當然，介電堆疊層150a之最外層亦可為第二無機介電層154，於此並不加以限制。此處，半導體結構100a可視為一種畫素結構，而閘極110、閘絕緣層120、氧化物通道層130、源極140及汲極145可構成一薄膜電晶體T。
由於本實施例之半導體結構100a是透過介電堆疊層150a來做為薄膜電晶體T的保護層，其中介電堆疊層150a是由不同折射率且具有阻絕水氣與氧氣能力之第一無機介電層152及第二無機介電層154交替堆疊所構成，其可視為一種一維光子晶體結構。因此，除了可有效地阻絕氧氣與水氣進入氧化物通道層130中，以使得半導體結構100a具有較佳的穩定度與電性外，亦可選擇性反射短波長光線U(如紫外光)，可降低氧化物通道層130因照光所產生之光電流，進而提升半導體結構100a的光電特性以及壽命。
值得一提的是，本發明並不限定介電堆疊層150a的結構型態，雖然此處所提及的介電堆疊層150a具體化為第一無機介電層152與第二無機介電層154依序交替堆疊(alternately stacked)所構成。但，於其他未繪示的實施例中，介電堆疊層150a亦可是由非依序交替堆疊之第一無機介電層152與第二無機介電層154所構成，意即例如是多層堆疊之第一無機介電層152上堆疊一層第二無機介電 層154，此仍屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。此外，第一無機介電層152與第二無機介電層154的層數、厚度及排列方式，端視所需反射短波長光線的程度與所需之阻水氣及氧氣的程度而定，於此並不加以限制。
圖2為本發明之另一實施例之一種半導體結構的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。
請參考圖2，本實施例的半導體結構100b與前述實施例之半導體結構100a主要的差異是在於：本實施例之半導體結構100b之介電堆疊層150b更包括多層具有一第三折射率的第三無機介電層156。詳細來說，第一無機介電層152、第二無機介電層154以及第三無機介電層156交替配置，且第三無機介電層156具有阻水氣及氧氣的能力，其例如是一氮氧化矽層，而第三無機介電層156的第三折射率例如是介於1.6至1.64之間。
由於本實施例之半導體結構100b是透過具有阻水氣及氧氣能力之第一無機介電層152、第二無機介電層154以及第三無機介電層156交替配置所構成之介電堆疊層150b來做為薄膜電晶體T的保護層，因此除了可有效地阻絕氧氣與水氣進入氧化物通道層130中，以使得半導體結構100b具有較佳的穩定度與電性外，亦可選擇性反射短波 長光線U(如紫外光)，可降低氧化物通道層130因照光所產生之光電流，進而提升半導體結構100b的光電特性以及壽命。
綜上所述，本發明之半導體結構具有與源極、汲極及氧化物通道層直接接觸的介電堆疊層，因此除了可有效地阻絕氧氣與水氣進入氧化物通道層中，使得半導體結構具有較佳的穩定度與電性外，亦可選擇性反射短波長光線(如紫外光)，以降低氧化物通道層因照光所產生之光電流，進而提升半導體結構的光電特性以及壽命。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧基板
100a、100b‧‧‧半導體結構
110‧‧‧閘極
120‧‧‧閘絕緣層
130‧‧‧氧化物通道層
140‧‧‧源極
145‧‧‧汲極
150a、150b‧‧‧介電堆疊層
151‧‧‧接觸開口
152‧‧‧第一無機介電層
154‧‧‧第二無機介電層
156‧‧‧第三無機介電層
160‧‧‧透明導電層
C‧‧‧部分
T‧‧‧薄膜電晶體
U‧‧‧短波長光線
圖1為本發明之一實施例之一種半導體結構的剖面示意圖。
圖2為本發明之另一實施例之一種半導體結構的剖面示意圖。
10‧‧‧基板
100a‧‧‧半導體結構
110‧‧‧閘極
120‧‧‧閘絕緣層
130‧‧‧氧化物通道層
140‧‧‧源極
145‧‧‧汲極
150a‧‧‧介電堆疊層
151‧‧‧接觸開口
152‧‧‧第一無機介電層
154‧‧‧第二無機介電層
160‧‧‧透明導電層
C‧‧‧部分
T‧‧‧薄膜電晶體
U‧‧‧短波長光線

Claims (13)

  1. 一種半導體結構，包括：一閘極，配置於一基板上；一氧化物通道層，配置於該基板上，且堆疊於該閘極上；一閘絕緣層，配置於該閘極與該氧化物通道層之間；一源極，配置於該氧化物通道層之一側；一汲極，配置於該氧化物通道層之該側，且該源極與該汲極彼此平行配置，其中該氧化物通道層的一部分暴露於該源極與該汲極之間；以及一介電堆疊層，配置於該基板上，且包括多層具有一第一折射率的第一無機介電層以及多層具有一第二折射率的第二無機介電層，其中該些第一無機介電層與該些第二無機介電層非依序交替堆疊，且至少一該第一無機介電層直接覆蓋該源極、該汲極與該氧化物通道層的該部分，而該第一折射率小於該第二折射率。
  2. 如申請專利範圍第1項所述之半導體結構，其中各該第一無機介電層包括一氧化矽層。
  3. 如申請專利範圍第2項所述之半導體結構，其中該第一折射率介於1.535至1.56之間。
  4. 如申請專利範圍第1項所述之半導體結構，其中各該第二無機介電層包括一氮化矽層。
  5. 如申請專利範圍第4項所述之半導體結構，其中該第二折射率介於1.98至2.08之間。
  6. 如申請專利範圍第1項所述之半導體結構，其中該介電堆疊層更包括多層具有一第三折射率的第三無機介電層，該些第一無機介電層、該些第二無機介電層以及該些第三無機介電層交替配置。
  7. 如申請專利範圍第6項所述之半導體結構，其中各該第三無機介電層包括一氮氧化矽層。
  8. 如申請專利範圍第6項所述之半導體結構，其中該第三折射率介於1.6至1.64之間。
  9. 如申請專利範圍第1項所述之半導體結構，其中該些第一無機介電層與該些第二無機介電層的堆疊層數至少為五層。
  10. 如申請專利範圍第1項所述之半導體結構，其中該第一無機介電層的厚度介於55奈米至85奈米之間。
  11. 如申請專利範圍第1項所述之半導體結構，其中該第二無機介電層的厚度介於55奈米至85奈米之間。
  12. 如申請專利範圍第1項所述之半導體結構，其中該氧化物通道層的材質包括氧化銦鎵鋅、氧化鋅或氧化銦鋅。
  13. 如申請專利範圍第1項所述之半導體結構，更包括一透明導電層，配置於該介電堆疊層上，其中該介電堆疊層具有一接觸開口，該透明導電層透過該接觸開口與該汲極電性連接。
TW101125882A 2012-07-18 2012-07-18 半導體結構 TWI493725B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101125882A TWI493725B (zh) 2012-07-18 2012-07-18 半導體結構
US13/620,725 US8941138B2 (en) 2012-07-18 2012-09-15 Semiconductor structure comprising a stacked dielectric layer
CN201310087323.4A CN103579357B (zh) 2012-07-18 2013-03-11 半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101125882A TWI493725B (zh) 2012-07-18 2012-07-18 半導體結構

Publications (2)

Publication Number Publication Date
TW201405825A TW201405825A (zh) 2014-02-01
TWI493725B true TWI493725B (zh) 2015-07-21

Family

ID=49945803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125882A TWI493725B (zh) 2012-07-18 2012-07-18 半導體結構

Country Status (3)

Country Link
US (1) US8941138B2 (zh)
CN (1) CN103579357B (zh)
TW (1) TWI493725B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183550A (zh) * 2014-08-27 2014-12-03 上海华力微电子有限公司 一种选择性张应力接触孔刻蚀停止层的制作方法
CN104201101B (zh) * 2014-08-27 2020-02-21 上海华力微电子有限公司 一种双接触孔刻蚀停止层的制作方法
CN106057677B (zh) * 2016-06-02 2019-01-22 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法
CN107134482A (zh) 2017-05-09 2017-09-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示面板、显示装置
US11063111B2 (en) 2018-09-27 2021-07-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200822365A (en) * 2006-11-09 2008-05-16 Chunghwa Picture Tubes Ltd Trans-reflective liquid crystal display and manufacturing method thereof
TW201135941A (en) * 2009-11-06 2011-10-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4138077B2 (ja) * 1998-06-02 2008-08-20 株式会社半導体エネルギー研究所 反射型の液晶表示装置及び電子機器
JP2000111945A (ja) 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6268695B1 (en) * 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
US6642085B1 (en) 2000-11-03 2003-11-04 The Regents Of The University Of California Thin film transistors on plastic substrates with reflective coatings for radiation protection
JP4417072B2 (ja) 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
CN1307697C (zh) * 2004-03-11 2007-03-28 友达光电股份有限公司 薄膜晶体管及薄膜晶体管的制造方法
US7202504B2 (en) 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
JP2008070437A (ja) 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd 干渉フィルタ、液晶ディスプレイ、エレクトロルミネッセンスディスプレイ、プロジェクション表示装置
US8861087B2 (en) * 2007-08-12 2014-10-14 Toyota Motor Corporation Multi-layer photonic structures having omni-directional reflectivity and coatings incorporating the same
JP5537135B2 (ja) 2009-11-30 2014-07-02 三菱電機株式会社 光電変換装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200822365A (en) * 2006-11-09 2008-05-16 Chunghwa Picture Tubes Ltd Trans-reflective liquid crystal display and manufacturing method thereof
TW201135941A (en) * 2009-11-06 2011-10-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201405825A (zh) 2014-02-01
CN103579357B (zh) 2016-06-01
US8941138B2 (en) 2015-01-27
CN103579357A (zh) 2014-02-12
US20140021473A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
KR102418493B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US20170256569A1 (en) Semiconductor device and display device and manufacturing method thereof
KR101711870B1 (ko) 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
TWI493725B (zh) 半導體結構
US20150187948A1 (en) Semiconductor device and method for producing same
US11239259B2 (en) Substrate, manufacturing method thereof and transparent display device
US8274085B2 (en) Pixel structure and fabrication method thereof
US9142682B2 (en) Thin film transistor and manufacturing method thereof
ATE518253T1 (de) Anzeigevorrichtung
US10062868B2 (en) Pixel structure and manufacturing method thereof
US20130256666A1 (en) Thin film transistor and manufacturing method thereof
TWI678579B (zh) 顯示面板以及顯示裝置
TWI478344B (zh) 電晶體與其製造方法
KR20110124530A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
TW201530767A (zh) 半導體結構
KR20160027562A (ko) 유기 발광 표시 장치
KR102314488B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
TWI538221B (zh) 半導體裝置、顯示裝置及半導體裝置之製造方法
TWI594432B (zh) 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器
TWI508305B (zh) 主動元件
TWI470808B (zh) 半導體元件及其製作方法
KR20210120177A (ko) 표시 패널 및 이를 구비한 전자 기기
TW201403827A (zh) 畫素結構及畫素結構的製作方法
TWI463670B (zh) 主動元件