CN107134482A - 一种薄膜晶体管及其制作方法、显示面板、显示装置 - Google Patents

一种薄膜晶体管及其制作方法、显示面板、显示装置 Download PDF

Info

Publication number
CN107134482A
CN107134482A CN201710322800.9A CN201710322800A CN107134482A CN 107134482 A CN107134482 A CN 107134482A CN 201710322800 A CN201710322800 A CN 201710322800A CN 107134482 A CN107134482 A CN 107134482A
Authority
CN
China
Prior art keywords
layer
insulating
tft
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710322800.9A
Other languages
English (en)
Inventor
林俊仪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710322800.9A priority Critical patent/CN107134482A/zh
Publication of CN107134482A publication Critical patent/CN107134482A/zh
Priority to US16/067,524 priority patent/US11183546B2/en
Priority to PCT/CN2017/115379 priority patent/WO2018205590A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

本发明公开一种薄膜晶体管及其制作方法、显示面板、显示装置，用于改善显示面板的显示品质。所述薄膜晶体管包括形成在有源层上的绝缘层；所述绝缘层包括交替叠置的m个子绝缘层，且相邻的两个子绝缘层的折射率不同，m为大于等于2的整数。所述薄膜晶体管的制作方法，包括提供一衬底基板，在衬底基板上形成有源层，在有源层上形成绝缘层；所述绝缘层的形成方法包括：交替形成m个子绝缘层，使得m个子绝缘层交替叠置在一起，构成绝缘层；其中，相邻两个绝缘层的折射率不同，m为大于或等于2的整数。本发明提供的薄膜晶体管及其制作方法、显示面板、显示装置用于稳定薄膜晶体管的阈值电压。

Description

一种薄膜晶体管及其制作方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、显示面板、显示装置。
背景技术
薄膜晶体管(Thin Film Transistor，简称为TFT)作为开关器件在显示技术领域发挥着重要的作用。常见的薄膜晶体管至少包括有栅极、源极、漏极以及有源层等，而按照栅极与有源层之间的相对位置关系，可将薄膜晶体管划分为顶栅结构的薄膜晶体管和底栅结构的薄膜晶体管。
在显示面板中采用顶栅结构的薄膜晶体管，以控制显示面板中各对应子像素单元的显示时，如果薄膜晶体管的有源层被光线照射，比如被显示面板中发光层的出射光照射和/或发光层出射光因其他功能膜层等造成的反射光照射，则会影响有源层的导电性能，使得薄膜晶体管的阈值电压发生偏移，降低薄膜晶体管的电学性能，导致薄膜晶体管难以稳定控制各对应子像素单元的显示，造成显示面板显示不稳定的问题。
发明内容
本发明的目的在于提供一种薄膜晶体管及其制作方法、显示面板、显示装置，用于改善显示面板的显示品质。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种薄膜晶体管，包括形成在有源层上的绝缘层；绝缘层包括交替叠置的m个子绝缘层；其中，相邻的两个子绝缘层的折射率不同，m为大于等于2的整数。
与现有技术相比，本发明提供的薄膜晶体管具有如下有益效果：
在本发明提供的薄膜晶体管中，形成在有源层上的绝缘层，采用m个子绝缘层交替叠置构成，且确保相邻的两个子绝缘层的折射率不同，当存在非垂直入射至绝缘层的光线时，利用各子绝缘层对其入射光线进行各不同角度的折射和反射，使得该入射至绝缘层的光线在进行多次交替折射和交替反射的变化过程中，会出现多束具有不同光程的光线彼此碰撞的现象，此时如果其中某束光线的波峰与另一束具有相同振幅的光线的波谷相遇，将导致这两束光线消失，完成光线的相消干涉，也就是光线的破坏性干涉，这样也就使得该入射至绝缘层的光线能够被绝缘层有效吸收，避免出现光线照射至有源层的情况，也就能够避免有源层因光照而影响其导电性能，而造成薄膜晶体管的阈值电压偏移的问题。因此，本发明提供的薄膜晶体管有助于改善薄膜晶体管的电学性能，增强薄膜晶体管对其对应子像素单元显示的控制稳定性，确保显示面板的稳定显示，从而改善显示面板的显示品质。
基于上述薄膜晶体管的技术方案，本发明的第二方面提供一种薄膜晶体管的制作方法，所述制作方法包括：提供一衬底基板，在衬底基板上形成有源层，在有源层上形成绝缘层；其中，
绝缘层的形成方法包括：交替形成m个子绝缘层，使得m个子绝缘层交替叠置在一起，构成绝缘层；其中，相邻两个绝缘层的折射率不同，m为大于等于2的整数。
与现有技术相比，本发明提供的薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。
基于上述薄膜晶体管的技术方案，本发明的第三方面提供一种显示面板，所述显示面板包括上述技术方案所提供的薄膜晶体管。
与现有技术相比，本发明提供的显示面板所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。
基于上述显示面板的技术方案，本发明的第四方面提供一种显示装置，所述显示装置包括上述技术方案所提供的显示面板。
与现有技术相比，本发明提供的显示装置所能实现的有益效果，与上述技术方案提供的显示面板所能达到的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的薄膜晶体管的结构示意图；
图2为本发明实施例提供的绝缘层的结构示意图一；
图3为本发明实施例提供的绝缘层的结构示意图二；
图4为本发明实施例提供的显示面板的结构示意图；
图5为本发明实施例提供的薄膜晶体管的制作方法流程图一；
图6为本发明实施例提供的薄膜晶体管的制作方法流程图二；
图7为本发明实施例提供的绝缘层的制作方法流程图一；
图8为本发明实施例提供的绝缘层的制作方法流程图二。
附图标记：
1-衬底基板， 2-遮蔽层，
3-缓冲层， 4-有源层，
5-绝缘层， 51-层间绝缘层，
52-栅绝缘层， 6-栅极，
7-漏极， 8-源极，
9-钝化层， 10-平坦化层，
11-像素界定层， 12-发光结构，
121-阳极层， 122-发光功能层，
123-阴极层， 13-色阻层，
14-封装膜层。
具体实施方式
为了进一步说明本发明实施例提供的薄膜晶体管及其制作方法、显示面板、显示装置，下面结合说明书附图进行详细描述。
参阅图1，本发明实施例提供的薄膜晶体管包括形成在有源层4上的绝缘层5；绝缘层5包括交替叠置的m个子绝缘层；其中，相邻的两个子绝缘层的折射率不同，m为大于等于2的整数。
上述相邻的两个子绝缘层的折射率不同，参阅图2和图3，具体可以为m个子绝缘层的折射率均不同，也可以为构成m个子绝缘层的k组子绝缘层组中，每组子绝缘层组的各子绝缘层的折射率不同。需要补充的是，本领域技术人员可根据实际需要自行设定绝缘层5中子绝缘层的数量，以及设定各子绝缘层的折射率，以得到有利于光线入射至绝缘层5后发生相消干涉的绝缘层5。
通常，薄膜晶体管在衬底基板1的正投影，位于显示面板中发光结构在衬底基板的正投影之外，即发光结构的出射光并不会垂直照射至薄膜晶体管上。本发明实施例提供的薄膜晶体管在具体使用时，如果显示面板中发光层的出射光和/或发光层出射光因其他功能膜层等造成的反射光，非垂直入射至绝缘层5中时，利用各子绝缘层对该入射至绝缘层5的光线进行各不同角度的折射和反射，使得该入射至绝缘层5的光线在进行多次交替折射以及交替反射的变化过程中，会出现多束具有不同光程的光线彼此碰撞的现象，此时如果某束光线的波峰与另一束具有相同振幅光线的波谷相遇，将导致这两束光线消失，完成光线的相消干涉，也就是光线的破坏性干涉，使得绝缘层5有效吸收该入射至绝缘层5的光线。
通过上述具体实施过程可知，本发明实施例提供的薄膜晶体管能够利用形成在有源层4上具有多层结构的绝缘层5，有效吸收非垂直入射至绝缘层5的光线，避免出现光线照射至有源层4的情况，这样也就不会存在有源层4因光照而影响其导电性能，造成薄膜晶体管阈值电压偏移的问题。由此可知，本发明实施例提供的薄膜晶体管有助于改善薄膜晶体管的电学性能，能够增强薄膜晶体管对其对应子像素单元显示的控制稳定性，确保显示面板的稳定显示，从而改善显示面板的显示品质。
需要注意的是，上述实施例中，如果m个子绝缘层由k组子绝缘层组构成时，在每组子绝缘层组中，各子绝缘层的折射率依次增大或依次减小，当光线入射一组子绝缘层组后，利用折射率渐变的各子绝缘层，使得入射光线在一组子绝缘层组中可以发生规律性的变化，有利于实现入射光线在多组子绝缘层组中的光路控制。而且，在相邻的两组子绝缘层组中，一组子绝缘层组中折射率最低的子绝缘层，与另一组子绝缘层组中折射率最高的子绝缘层相邻设置，这样当光线从一组子绝缘层组进入另一组子绝缘层组中时，能够使得该光线发生最大角度的折射变化，有利于加速该光线完成破坏性干涉的进程，使得绝缘层5尽快完成其对该入射光线的有效吸收。另外，如果m个子绝缘层不采用分组的方式，即m个子绝缘层的折射率均不同时，其相邻的两个子绝缘层的折射率应保持较大差值，则同样也能提高绝缘层5对入射至绝缘层5光线的吸收效率。
需要补充的是，通常薄膜晶体管的绝缘层5包括栅绝缘层52和层间绝缘层51，在上述本发明实施例提供的薄膜晶体管中，绝缘层5可以是栅绝缘层52或层间绝缘层51二者中的一种，也可以同时包括栅绝缘层52和层间绝缘层51。当绝缘层5同时包括栅绝缘层52和层间绝缘层51时，具体的，栅绝缘层52包括多个交替叠置的子栅绝缘层，且相邻的两个子栅绝缘层的折射率不同；层间绝缘层51包括多个交替叠置的子层间绝缘层，且相邻的两个子层间绝缘层的折射率不同。
值得一提的是，继续参阅图1，上述实施例提供的薄膜晶体管具体是指顶栅结构的薄膜晶体管，该薄膜晶体管还包括：栅极6、源极8、漏极7、有源层4和钝化层9；其中，有源层4形成在衬底基板1上，栅绝缘层52形成在有源层4上，栅极6形成在栅绝缘层52上；层间绝缘层51形成在衬底基板1、有源层4以及栅极6上；漏极7和源极8分别形成在层间绝缘层51上，且漏极7和源极8分别与有源层4电连接；钝化层9覆盖漏极7、源极8以及层间绝缘层51。此外，在该薄膜晶体管中，衬底基板1与有源层4之间通常还设有缓冲层3，以及用于遮挡外界光线照射至有源层4的遮蔽层2，此时，对应的层间绝缘层51形成在缓冲层3、有源层4以及栅极6上。
本发明实施例还提供了一种薄膜晶体管的制作方法，用于制作上述实施例所述的薄膜晶体管，参阅图5，所述制作方法包括：
提供一衬底基板，在衬底基板上形成有源层，在有源层上形成绝缘层；其中，绝缘层的形成方法包括：
交替形成m个子绝缘层，使得m个子绝缘层交替叠置在一起，构成绝缘层；其中，相邻两个绝缘层的折射率不同，m为大于等于2的整数。
与现有技术相比，本发明实施例提供的薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。
需要说明的是，交替形成m个子绝缘层时，为确保相邻的两个子绝缘层的折射率不同，参阅图7，可以采用m种折射率不同的透光绝缘材料，在有源层上交替形成m个子绝缘层。
当然，为了方便绝缘层的制作，且降低绝缘层的制作成本，可减少使用绝缘层制作材料的种类，以分组的方式，按组形成k组子绝缘层组，使得k组子绝缘层组构成m个交替形成的子绝缘层，此时，只需每组子绝缘层组中各绝缘层的制作材料具有不同的折射率即可。具体的，参阅图8，采用至少两种折射率不同的透光绝缘材料，在有源层上按照折射率增大或减小的顺序层叠形成第1组子绝缘层组，然后在第1组子绝缘层组上依序形成k-1组子绝缘层组，使得k组子绝缘层组共同构成m个子绝缘层。需要补充的是，各组子绝缘层组中，子绝缘层的个数可以相同，也可不同，本发明实施例对此并不作具体限定。
为了提高绝缘层对入射至绝缘层光线的吸收效率，在本发明实施例提供的薄膜晶体管的制作方法中，当绝缘层采用分组的方式形成时，在相邻形成的两组子绝缘层组中，一组子绝缘层组中折射率最低的子绝缘层，与另一组子绝缘层组中折射率最高的子绝缘层相邻形成。这样当光线从一组子绝缘层组进入另一组子绝缘层组中时，能够使得该光线发生最大角度的折射变化，有利于加速该光线完成破坏性干涉的进程，使得绝缘层尽快完成其对该入射光线的有效吸收。此外，当采用m种折射率不同的透光绝缘材料形成绝缘层时，将折射率差值较大的两种透光绝缘材料相邻形成，同样也能提高绝缘层对入射至绝缘层光线的吸收效率。
需要说明的是，通常薄膜晶体管的绝缘层包括栅绝缘层和层间绝缘层，在上述本发明实施例提供的薄膜晶体管的制作方法中，绝缘层可以是栅绝缘层或层间绝缘层二者中的一种，也可以同时包括栅绝缘层和层间绝缘层。当绝缘层同时包括栅绝缘层和层间绝缘层时，具体的，栅绝缘层通过多个子栅绝缘层交替叠置形成，且相邻的两个子栅绝缘层的折射率不同；层间绝缘层通过多个子层间绝缘层交替叠置形成，且相邻的两个子层间绝缘层的折射率不同。
值得一提的是，上述实施例提供的薄膜晶体管具体是指顶栅结构的薄膜晶体管，当该薄膜晶体管的绝缘层包括栅绝缘层和层间绝缘层时，参阅图6，本发明实施例提供的薄膜晶体管的制作方法具体包括：
S1，提供一衬底基板，在衬底基板上形成有源层；
S2，在有源层上形成栅绝缘层，在栅绝缘层上形成栅极层；
S3，在栅极层、有源层以及衬底基板上形成层间绝缘层；
S4，在层间绝缘层上分别形成漏极层和源极层，使得漏极层和源极层分别与有源层电连接；
S5，在漏极层、源极层以及层间绝缘层上形成钝化层。
本发明实施例还提供了一种显示面板，所述显示面板包括上述实施例提供的薄膜晶体管。所述显示面板中的薄膜晶体管与上述实施例中的薄膜晶体管具有的优势相同，此处不再赘述。
示例性的，当显示面板为OLED显示面板时，参阅图4，OLED显示面板包括与薄膜晶体管一一对应设置的发光结构12；发光结构12在衬底基板1的正投影位于绝缘层在衬底基板1的正投影之内；其中，绝缘层为层间绝缘层51，换言之，在发光结构12与衬底基板1之间设置的层间绝缘层51，能够覆盖发光结构12出射光的照射区域，以及覆盖发光结构12出射光因衬底基板1和其他功能膜层比如缓冲层3、钝化层9等造成的反射区域，这样，利用层间绝缘层51由多个折射率不同的子层间绝缘层交替叠置形成的结构，能够吸收非垂直入射层间绝缘层51的光线，从而避免出现发光结构12所在子像素单元中发光结构12出射光对邻近子像素单元的漏光现象，防止影响显示面板的显示，有助于改善显示面板的显示品质。
在显示面板中，通常利用像素界定层11划分出多个阵列的子像素单元，并在每个子像素单元中对应设置有薄膜晶体管，以及与薄膜晶体管一一对应的发光结构12。需要说明的是，在OLED显示面板中，发光结构12是指OLED发光器件，OLED发光器件具体包括阳极层121、阴极层123以及设在阳极层121和阴极层123之间的发光功能层122，其中，发光功能层122具体可以为单层结构，即发光功能层122仅包括设置在阳极层121与阴极层123之间的发光层，发光功能层122也可以为多层结构，例如发光功能层122包括层叠设置在阳极层121与阴极层123之间的空穴传输层、发光层以及电子传输层等。需要补充的是，在本实施例提供的显示面板中，继续参阅图4，薄膜晶体管与发光结构12之间设有平坦化层10和像素界定层11，平坦化层10和薄膜晶体管的钝化层9在其对应源极8的部分设有过孔，使得发光结构12的阳极层121通过过孔与源极8电连接；而且，在发光结构12的出光一侧，与发光结构12的发光区域正对，在平坦化层10与钝化层3之间设置色阻层13，以实现显示面板的彩色显示。
此外，因构成OLED发光器件的材料对水、氧极为敏感，在OLED发光器件上设置高质量的封装膜层14，可以利用封装膜层14对OLED显示面板中的OLED发光器件进行防水保护和防氧保护，确保OLED发光器件的稳定使用，使得OLED发光器件具有一定的使用寿命。
尽管如上所述以OLED面板进行了示意性的说明，本领域技术人员容易理解背发光面板，如TFT-LCD等，或其它类型的自发光EL面板，如QLED、Micro LED等也均可为本技术方案所适用；同时，本申请也不限定所称的发光面板为顶发射或底发射类型。
本发明实施例还提供了一种显示装置，所述显示装置包括上述实施例提供的显示面板。所述显示装置中的显示面板与上述实施例中的显示面板具有的优势相同，此处不再赘述。
上述实施例提供的显示装置可以为手机、平板电脑、笔记本电脑、显示器、电视机、数码相框或导航仪等具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种薄膜晶体管，包括形成在有源层上的绝缘层；其特征在于，所述绝缘层包括交替叠置的m个子绝缘层；其中，相邻的两个子绝缘层的折射率不同，m为大于或等于2的整数。
2.根据权利要求1所述的薄膜晶体管，其特征在于，m个子绝缘层的折射率不同。
3.根据权利要求1所述的薄膜晶体管，其特征在于，m个子绝缘层分为k组子绝缘层组；每组所述子绝缘层组中，各所述子绝缘层的折射率依次增大或依次减小。
4.根据权利要求3所述的薄膜晶体管，其特征在于，相邻的两组所述子绝缘层组中，一组所述子绝缘层组中折射率最低的子绝缘层，与另一组所述子绝缘层组中折射率最高的子绝缘层相邻设置。
5.根据权利要求1～4任一项所述的薄膜晶体管，其特征在于，所述绝缘层包括栅绝缘层和/或层间绝缘层。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：栅极、源极、漏极、有源层和钝化层；所述绝缘层包括栅绝缘层和层间绝缘层；其中，
所述有源层形成在衬底基板上，所述栅绝缘层形成在所述有源层上，所述栅极形成在所述栅绝缘层上；
所述层间绝缘层形成在所述衬底基板、所述有源层以及所述栅极上；
所述漏极和所述源极分别形成在所述层间绝缘层上，且所述漏极和所述源极分别与所述有源层电连接；
所述钝化层覆盖所述漏极、所述源极以及所述层间绝缘层。
7.一种显示面板，其特征在于，包括如权利要求1-6任一项所述的薄膜晶体管。
8.根据权利要求7所述的显示面板，其特征在于，所述显示面板为OLED显示面板，所述OLED显示面板包括与所述薄膜晶体管一一对应的发光结构；所述发光结构在衬底基板的正投影位于所述绝缘层在所述衬底基板的正投影之内；其中，所述绝缘层为层间绝缘层。
9.一种显示装置，其特征在于，包括如权利要求7或8所述的显示面板。
10.一种薄膜晶体管的制作方法，包括提供一衬底基板，在所述衬底基板上形成有源层，在所述有源层上形成绝缘层；其特征在于，所述绝缘层的形成方法包括：
交替形成m个子绝缘层，使得m个子绝缘层交替叠置在一起，构成所述绝缘层；其中，相邻两个绝缘层的折射率不同，m为大于或等于2的整数。
11.根据权利要求10所述的薄膜晶体管的制作方法，其特征在于，交替形成m个子绝缘层时，采用m种折射率不同的透光绝缘材料形成。
12.根据权利要求10所述的薄膜晶体管的制作方法，其特征在于，交替形成m个子绝缘层时，分组形成k组子绝缘层组，使得k组所述子绝缘层组构成m个所述子绝缘层；
形成每组子绝缘层组时，采用至少两种折射率不同的透光绝缘材料，按照折射率增大或减小的顺序层叠形成。
13.根据权利要求12所述的薄膜晶体管的制作方法，其特征在于，相邻形成的两组所述子绝缘层组中，一组所述子绝缘层组中折射率最低的子绝缘层，与另一组所述子绝缘层组中折射率最高的子绝缘层相邻形成。
14.根据权利要10-13任一项所述的薄膜晶体管的制作方法，其特征在于，所述绝缘层包括栅绝缘层和/或层间绝缘层。
15.根据权利要求10所述的薄膜晶体管的制作方法，其特征在于，所述绝缘层包括栅绝缘层和层间绝缘层时，在所述有源层上形成绝缘层包括：在所述有源层上形成栅绝缘层，在所述栅绝缘层上形成栅极层，在所述栅极层、所述有源层以及所述衬底基板上形成所述层间绝缘层；
所述薄膜晶体管的制作方法还包括：
在所述层间绝缘层上分别形成漏极层和源极层，使得所述漏极层和所述源极层分别与所述有源层电连接；
在所述漏极层、所述源极层以及所述层间绝缘层上形成钝化层。
CN201710322800.9A 2017-05-09 2017-05-09 一种薄膜晶体管及其制作方法、显示面板、显示装置 Pending CN107134482A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710322800.9A CN107134482A (zh) 2017-05-09 2017-05-09 一种薄膜晶体管及其制作方法、显示面板、显示装置
US16/067,524 US11183546B2 (en) 2017-05-09 2017-12-11 Thin film transistor and method of manufacturing the same, display panel, and display device
PCT/CN2017/115379 WO2018205590A1 (zh) 2017-05-09 2017-12-11 薄膜晶体管及其制作方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710322800.9A CN107134482A (zh) 2017-05-09 2017-05-09 一种薄膜晶体管及其制作方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN107134482A true CN107134482A (zh) 2017-09-05

Family

ID=59732127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710322800.9A Pending CN107134482A (zh) 2017-05-09 2017-05-09 一种薄膜晶体管及其制作方法、显示面板、显示装置

Country Status (3)

Country Link
US (1) US11183546B2 (zh)
CN (1) CN107134482A (zh)
WO (1) WO2018205590A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205590A1 (zh) * 2017-05-09 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板、显示装置
CN110390900A (zh) * 2018-04-19 2019-10-29 群创光电股份有限公司 显示器装置以及拼接式电子装置
CN111063692A (zh) * 2019-12-03 2020-04-24 深圳市华星光电半导体显示技术有限公司 显示装置及显示装置的制作方法
CN111430376A (zh) * 2020-04-09 2020-07-17 Tcl华星光电技术有限公司 阵列基板及显示装置
CN111668235A (zh) * 2020-06-08 2020-09-15 Tcl华星光电技术有限公司 显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017685A1 (en) * 2000-05-12 2002-02-14 Kenji Kasahara Semiconductor device and method of fabricating thereof
CN103165680A (zh) * 2013-03-07 2013-06-19 北京京东方光电科技有限公司 一种透明薄膜及其制作方法、显示用基板及显示装置
CN103210494A (zh) * 2010-11-10 2013-07-17 夏普株式会社 显示装置用基板及其制造方法、显示装置
CN103579357A (zh) * 2012-07-18 2014-02-12 元太科技工业股份有限公司 半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101901832B1 (ko) * 2011-12-14 2018-09-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102206412B1 (ko) 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
CN104979405B (zh) * 2015-07-22 2019-05-21 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN107134482A (zh) 2017-05-09 2017-09-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示面板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017685A1 (en) * 2000-05-12 2002-02-14 Kenji Kasahara Semiconductor device and method of fabricating thereof
CN103210494A (zh) * 2010-11-10 2013-07-17 夏普株式会社 显示装置用基板及其制造方法、显示装置
CN103579357A (zh) * 2012-07-18 2014-02-12 元太科技工业股份有限公司 半导体结构
CN103165680A (zh) * 2013-03-07 2013-06-19 北京京东方光电科技有限公司 一种透明薄膜及其制作方法、显示用基板及显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205590A1 (zh) * 2017-05-09 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板、显示装置
US11183546B2 (en) 2017-05-09 2021-11-23 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, display panel, and display device
CN110390900A (zh) * 2018-04-19 2019-10-29 群创光电股份有限公司 显示器装置以及拼接式电子装置
CN110390900B (zh) * 2018-04-19 2023-10-13 群创光电股份有限公司 显示器装置以及拼接式电子装置
CN111063692A (zh) * 2019-12-03 2020-04-24 深圳市华星光电半导体显示技术有限公司 显示装置及显示装置的制作方法
CN111430376A (zh) * 2020-04-09 2020-07-17 Tcl华星光电技术有限公司 阵列基板及显示装置
CN111430376B (zh) * 2020-04-09 2022-12-23 Tcl华星光电技术有限公司 阵列基板及显示装置
CN111668235A (zh) * 2020-06-08 2020-09-15 Tcl华星光电技术有限公司 显示面板及其制备方法
CN111668235B (zh) * 2020-06-08 2023-10-17 Tcl华星光电技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
US20210043708A1 (en) 2021-02-11
US11183546B2 (en) 2021-11-23
WO2018205590A1 (zh) 2018-11-15

Similar Documents

Publication Publication Date Title
CN107134482A (zh) 一种薄膜晶体管及其制作方法、显示面板、显示装置
CN107340928B (zh) 触控显示面板及其制造方法、触控显示装置
KR101700558B1 (ko) 유기 발광 표시 장치
US9978976B2 (en) Array substrate, method for producing the same and display apparatus
KR102605957B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN102403334B (zh) 有机电致发光显示器件
US9728587B2 (en) Organic light emitting diode device with a color calibration layer
US10205112B2 (en) Organic light-emitting diode display panel and organic light-emitting diode display device
EP2280435B1 (en) Organic light emitting diode display device
JP2019208027A (ja) 表示装置
KR20170031846A (ko) 표시 장치
CN107369702B (zh) 一种oled显示面板及其制作方法
CN101859794B (zh) 显示装置及制造显示装置的方法
KR20140006180A (ko) 유기전계발광 표시장치 및 이의 제조 방법
KR20170085157A (ko) 유기 발광 표시 장치
KR20160104766A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN100521849C (zh) 双面显示装置及其制作方法
KR20190073636A (ko) 유기 발광 표시 장치
CN107316888A (zh) 一种基板和显示装置
CN101395967B (zh) 有机el显示装置
CN114005861A (zh) 显示基板以及显示装置
CN109994535A (zh) 一种显示面板及显示装置
CN110459586A (zh) 一种阵列基板和显示面板
KR20140090458A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US10985343B1 (en) Display panel and manufacturing method of display panel and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170905