CN110459586A - 一种阵列基板和显示面板 - Google Patents

Abstract

本发明公开了一种阵列基板和显示面板。该阵列基板包括衬底；至少两组像素电路膜层，每组像素电路膜层包括至少一个像素电路；沿衬底的厚度方向，至少两组像素电路膜层存在交叠。通过在衬底上设置至少两组像素电路膜层，沿衬底的厚度方向，至少两组像素电路膜层存在交叠，从而可以减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。

Description

一种阵列基板和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种阵列基板和显示面板。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)显示凭借其高对比度、高响应速度、低功耗、自发光和独有的柔性可弯曲等优势，成为当前主流的显示技术。

为了实现显示面板色彩的独立控制，OLED显示面板采用RGB三色子像素的单独控制来实现彩色化。然而，目前制造每英寸像素(Pixel per inch，PPI)比较高的OLED显示面板依然存在较大的难度。

发明内容

本发明提供一种阵列基板和显示面板，以提高显示面板的像素密度。

第一方面，本发明实施例提供了一种阵列基板，包括：

衬底；

至少两组像素电路膜层，每组所述像素电路膜层包括至少一个像素电路；沿所述衬底的厚度方向，至少两组所述像素电路膜层存在交叠。

可选地，至少两组所述像素电路膜层包括远离所述衬底依次设置的第一像素电路膜层、第二像素电路膜层和第三像素电路膜层。

可选地，每组所述像素电路膜层包括用于连接发光器件的第一电极层和第二电极层，所述第一电极层包括第一电极，所述第二电极层包括第二电极；

所述阵列基板还包括多个开口，所述开口贯穿除最靠近所述衬底设置的像素电路膜层外的其他像素电路膜层，并暴露各组所述像素电路膜层的所述第一电极和所述第二电极。

可选地，沿所述衬底的厚度方向，所述开口的截面形状为倒梯形；

优选地，所述倒梯形的斜边为阶梯状，各所述第一电极以及各所述第二电极呈阶梯排布。

可选地，所述阵列基板具有显示区和非显示区；所述像素电路膜层位于所述显示区，所述非显示区还设置有至少两组扫描驱动电路膜层，所述扫描驱动电路膜层与所述像素电路膜层一一对应，每组所述扫描驱动电路膜层与对应的所述像素电路膜层连接。

第二方面，本发明实施例还提供了一种显示面板，包括：衬底；

至少两组像素电路膜层，每组所述像素电路膜层包括由薄膜晶体管构成的至少一个像素电路；沿所述衬底的厚度方向，至少两组所述像素电路膜层存在交叠；

至少两组发光器件膜层，所述发光器件膜层与所述像素电路膜层一一对应，每组所述发光器件膜层与对应的所述像素电路膜层连接；

优选地，至少两组所述发光器件膜层存在交叠。

可选地，相邻所述发光器件膜层之间设置有绝缘层；

优选地，所述绝缘层为光学增透绝缘层；

优选地，所述光学增透绝缘层的厚度与对应的像素电路膜层的厚度相等。

可选地，所述发光器件膜层包括层叠设置的第三电极、发光功能层和第四电极；所述发光功能层位于所述第三电极远离所述衬底的一侧；

所述显示面板为顶发射显示面板时，沿所述衬底指向所述发光器件膜层的方向，第一个所述第三电极为透明电极或不透明电极，所述第四电极和其他所述第三电极为透明电极；

所述显示面板为底发射显示面板时，沿所述发光器件膜层指向所述衬底的方向，第一个所述第四电极为透明电极或不透明电极，所述第三电极和其他所述第四电极为透明电极。

可选地，所述像素电路膜层包括像素定义层；沿所述衬底的厚度方向，所述像素定义层的厚度与所述发光功能层的厚度相等。

可选地，至少两组所述像素电路膜层包括远离所述衬底依次设置的第一像素电路膜层、第二像素电路膜层和第三像素电路膜层；

至少两组所述发光器件膜层包括沿远离所述衬底依次设置的第一发光器件膜层、第二发光器件膜层和第三发光器件膜层，所述第一发光器件膜层、第二发光器件膜层和第三发光器件膜层分别与所述第一像素电路膜层、第二像素电路膜层和第三像素电路膜层连接；

优选地，沿垂直于所述衬底的厚度方向，所述第一发光器件膜层的面积小于所述第二发光器件膜层的面积，所述第二发光器件膜层的面积小于所述第三发光器件膜层的面积；

进一步优选地，所述第一发光器件膜层为绿色有机发光器件膜层，所述第二发光器件膜层为红色有机发光器件膜层，所述第三发光器件膜层为蓝色有机发光器件膜层。

本发明实施例的技术方案，通过在衬底上设置至少两组像素电路膜层，沿衬底的厚度方向，至少两组像素电路膜层存在交叠，从而可以减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。或者，在不改变像素电路的排布密度时，阵列基板上包括更多的空间可以布置发光单元，提高阵列基板构成的显示面板的开口率。

附图说明

图1为现有的一种显示面板的结构示意图；

图2为本发明实施例提供的一种阵列基板的结构示意图；

图3为本发明实施例提供的另一种阵列基板的结构示意图；

图4为图3局部10的放大示意图；

图5为本发明实施例提供的另一种阵列基板的结构示意图；

图6为本发明实施例提供的一种显示面板的结构示意图；

图7为图6沿AA’剖线剖面得到的剖面示意图；

图8为本发明实施例提供的另一种显示面板的结构示意图；

图9为图8沿BB’剖线剖面得到的剖面结构示意图；

图10为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有的一种显示面板的结构示意图。如图1所示，该显示面板包括红色子像素R、绿色子像素G和蓝色子像素B。红色子像素R、绿色子像素G和蓝色子像素B排布在显示面板上，每一个子像素具有一定的开口面积，因此每一个子像素占用显示面板的一定面积。红色子像素R、绿色子像素G和蓝色子像素B组成一个像素单元，则红色子像素R、绿色子像素G和蓝色子像素B占用显示面板的面积为像素单元占用的显示面板面积。每个像素单元占用的显示面板的面积比较大，导致显示面板的PPI比较低。在形成不同发光颜色的子像素时，可以采用精密掩膜版蒸镀不同发光颜色的发光材料至子像素的开口内。而随着对显示面板的PPI的要求提高，在显示面板的面积一定时，每一个显示单元占用显示面板的面积需要减小，即减小子像素的开口面积或提高子像素的开口率。对应的蒸镀不同发光颜色的发光材料时使用的精密掩膜版的张网和对位精度需要提高。而由于精密掩膜版张网和对位的工艺精度比较低，使得精密掩膜版的张网和对位精度提高困难，导致提高显示面板的PPI存在很大的难度。目前蒸镀型的RGB的OLED显示面板最高可做到500～600PPI。

针对上述技术问题，本发明提供了一种阵列基板。图2为本发明实施例提供的一种阵列基板的结构示意图。如图2所示，该阵列基板包括衬底和至少两组像素电路膜层，每组像素电路膜层包括至少一个像素电路；沿衬底的厚度方向，至少两组像素电路膜层存在交叠。

具体地，像素电路用于驱动显示面板的发光器件发光。不同的像素电路膜层包括的像素电路可以用于驱动不同发光颜色的发光器件发光。图2中示例性地示出了阵列基板包括两组像素电路膜层，分别为第一像素电路膜层120和第二像素电路膜层130。第一像素电路膜层120和第二像素电路膜层130包括的像素电路可以为不同发光颜色的发光器件对应的像素电路。两组像素电路膜层位于衬底110上，每组像素电路膜层可以包括薄膜晶体管，用于构成像素电路。像素电路为独立的电路，可以单独驱动与其对应的发光器件发光。示例性地，像素电路可以为2T1C电路(两个薄膜晶体管和一个电容构成)，也可以为7T1C电路。每组像素电路膜层中的薄膜晶体管可以构成多个像素电路，多个像素电路可以驱动发光颜色相同的多个发光器件。不同的像素电路膜层构成的像素电路可以分别驱动与其对应的发光器件，不同的像素电路膜层对应的发光器件可以为发光颜色不同的发光器件，因此不同发光颜色的发光器件能够实现单独控制。两组像素电路膜层包括的像素电路的结构可以相同，即像素电路包括的薄膜晶体管的数量和连接关系相同，沿衬底110的厚度方向，即沿Y方向，两组像素电路膜层存在交叠，即两组像素电路膜层中包括的像素电路存在交叠，换句话说，两个像素电路为呈沿Y方向的堆叠式结构，一像素电路在另一像素电路的上方。在像素电路的个数相同的情况下，可以减少整体像素电路沿X方向占用的面积，从而可以减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。或者，在不改变像素电路的排布密度时，阵列基板上包括更多的空间可以布置发光单元，提高阵列基板构成的显示面板的开口率。

示例性地，每组像素电路膜层包括缓冲层121，缓冲层121位于基板110上，且覆盖基板110。缓冲层121包括无机层或有机层中的一种或多种。缓冲层121阻挡氧和湿气，防止湿气或杂质通过基板110扩散，并且在基板110的上表面上提供平坦的表面。在缓冲层121远离基板110的一侧设置有薄膜晶体管和存储电容。以顶栅型的薄膜晶体管为例，薄膜晶体管包括位于缓冲层121上的半导体有源层122，半导体有源层122包括第一半导体区1221和第二半导体区1222，本征多晶硅的第一半导体区1221被设置在半导体有源层122的中心部，掺杂了杂质的多晶硅的第二半导体区1222被设置在第一半导体区1221的两侧。第一半导体区1221用作薄膜晶体管的沟道，第二半导体区1222用作薄膜晶体管的源区和漏区。诸如采用二氧化硅和/或硅的氮化物的无机绝缘材料的栅极绝缘层123形成在半导体层122上，栅极层124形成在栅极绝缘层123上。在栅极层124上还形成有第一中间绝缘层，第一中间绝缘层上形成有电容层125，用于形成电容的一个极板。在电容层125上还形成有第二中间绝缘层和第三中间绝缘层，然后形成源漏极层126。源漏极层126用于形成源极1261和漏极1262，源极1261和漏极1262彼此分开。在源漏极层126上还形成有平坦化层，用于平坦化源漏极层126。在平坦化层上还形成有第一电极层127，第一电极层127通过过孔连接至薄膜晶体管的漏极1262。在第一电极层127上还包括像素定义层128，像素定义层128用于定义像素的位置。像素定义层128上还包括第二电极层129，第二电极层129为显示面板的发光器件提供电压信号。

可选地，沿衬底110的厚度方向，即沿Y方向，两组像素电路膜层的投影重叠，此时两组像素电路膜层包括的像素电路重叠，两组像素电路膜层中的像素电路占用阵列基板的面积为现有的像素电路占用阵列基板面积的一半，从而可以最大限度的减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。或者，在不改变像素电路的排布密度时，阵列基板上包括更多的空间可以布置发光单元，提高阵列基板构成的显示面板的开口率。

本实施例的技术方案，通过在衬底上设置至少两组像素电路膜层，沿衬底的厚度方向，至少两组像素电路膜层存在交叠，从而可以减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。或者，在不改变像素电路的排布密度时，阵列基板上包括更多的空间可以布置发光单元，从而可以提高阵列基板构成的显示面板的开口率。

图3为本发明实施例提供的另一种阵列基板的结构示意图。如图3所示，至少两组像素电路膜层包括远离衬底依次设置的第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140。

具体地，第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140中的像素电路用于驱动不同发光颜色的发光器件发光。第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140存在交叠，第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140中的像素电路存在交叠，从而可以进一步地减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。或者，在不改变像素电路的排布密度时，阵列基板上包括更多的空间可以布置发光单元，提高阵列基板构成的显示面板的开口率。

可选地，沿衬底110的厚度方向，即沿Y方向，第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140的投影重叠，此时三组像素电路膜层包括的像素电路重叠，三组像素电路膜层中的像素电路占用阵列基板的面积为现有的像素电路占用阵列基板面积的三分之一，从而可以进一步地减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。或者，在不改变像素电路的排布密度时，阵列基板上包括更多的空间可以布置发光单元，提高阵列基板构成的显示面板的开口率。

继续参考图2和图3，每组像素电路膜层包括用于连接发光器件的第一电极层127和第二电极层129，第一电极层127包括第一电极，第二电极层129包括第二电极。阵列基板还包括多个开口150，开口150贯穿除最靠近衬底110设置的像素电路膜层外的其他像素电路膜层，并暴露各组像素电路膜层的第一电极和第二电极。

具体地，当阵列基板包括第一像素电路膜层120和第二像素电路膜层130时，开口150贯穿第二像素电路膜层130，并暴露第一像素电路膜层120和第二像素电路膜层130的第一电极和第二电极。当阵列基板包括第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140时，开口150贯穿第二像素电路膜层130和第三像素电路膜层140，并暴露第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140的第一电极和第二电极。开口150内设置不同像素电路膜层对应的发光器件。以图3为例进行说明，当阵列基板包括第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140时，开口150内可以设置三种不同发光颜色的发光器件。不同发光颜色的发光器件可以通过与其对应的像素电路膜层暴露的第一电极和第二电极与像素电路膜层中的像素电路电连接，从而可以通过像素电路驱动对应的发光器件发光。此时不同发光颜色的发光器件同样可以实现单独控制，从而实现显示面板的彩色化。开口150贯穿第二像素电路膜层130和第三像素电路膜层140，并暴露各组像素电路膜层的第一电极和第二电极，使得不同发光颜色的发光器件均设置在开口150内，不同发光颜色的发光器件占用显示面板的面积存在交叠，从而减小了像素单元占用显示面板的面积。因此，在不增加显示面板面积的基础上，可以增加显示面板上像素单元的个数，提高显示面板的PPI。

继续参考图2和图3，沿衬底110的厚度方向，即沿Y方向，开口150的截面形状为倒梯形。

具体地，开口150的截面形状为倒梯形，使得第一像素电路膜层120对应的发光器件的开口面积最小，第三像素电路膜层140对应的发光器件的开口面积最大，从而在采用蒸镀工艺形成不同的发光器件时容易蒸镀。

在本发明实施例中，各第一电极以及各第二电极呈阶梯排布，相对于开口的侧面为平面的情况，增加了各像素电路膜层的第一电极和第二电极暴露在开口150内的表面积，使得第一电极和第二电极与发光器件的电极电连接时更加容易实搭接，同时增加了第一电极和第二电极与发光器件的电极的接触面积，提高了像素电路驱动发光器件发光的可靠性。

可选地，第一电极和第二电极暴露在开口150内的长度为2μm，此时既可以保证第一电极和第二电极与发光器件的电极容易实现搭接，保证搭接面积，实现像素电路为发光器件提供电信号的稳定性。还可以避免开口150面积过大，造成像素单元占用显示面板的面积增加，从而降低显示面板的PPI。

图5为本发明实施例提供的另一种阵列基板的结构示意图。如图5所示，阵列基板具有显示区AA和非显示区NAA；像素电路膜层位于显示区AA，非显示区NAA还设置有至少两组扫描驱动电路膜层160，扫描驱动电路膜层160与像素电路膜层一一对应，每组扫描驱动电路膜层160与对应的像素电路膜层连接。

具体地，扫描驱动电路膜层160包括扫描驱动电路。每组像素电路膜层包括的像素电路，用于驱动与其对应的发光器件发光。而像素电路在驱动发光器件发光的过程中，扫描驱动电路膜层160中的扫描驱动电路为像素电路膜层中的像素电路提供扫描信号。扫描驱动电路膜层160包括薄膜晶体管，多个薄膜晶体管构成独立的扫描驱动电路。在对应的扫描驱动电路膜层160和像素电路膜层中，扫描驱动电路膜层160中的薄膜晶体管与像素电路膜层中的薄膜晶体管可以同层设置。即，在形成薄膜晶体管的不同膜层时，同时在显示区AA形成像素驱动电路膜层中薄膜晶体管膜层和非显示区NAA形成扫描驱动电路膜层160中薄膜晶体管膜层，并且同层设置，从而实现扫描驱动电路膜层160和像素电路膜层对应。例如，在形成薄膜晶体管的源漏极层时，可以同时在显示区AA形成像素驱动电路膜层中薄膜晶体管的源漏极层和在非显示区NAA形成扫描驱动电路膜层160中薄膜晶体管的源漏极层，且两者同层设置。

至少两组扫描驱动电路膜层160与像素电路膜层一一对应，即沿衬底的厚度方向，至少两组扫描驱动电路膜层160存在交叠，即至少两组扫描驱动电路膜层160中包括的扫描驱动电路存在交叠，换句话说，至少两个扫描驱动电路为沿衬底的厚度方向的堆叠式结构，一扫描驱动电路在另一扫描驱动电路的上方。在扫描驱动电路的数量相同的情况下，不仅可以减少扫描驱动电路膜层160占用非显示区NAA的面积，有利于显示面板的窄边框设计，而且在扫描驱动电路膜层160与像素电路膜层电连接时，可以实现同层连接，避免扫描驱动电路膜层160通过过孔与像素电路膜层连接，有利于实现扫描驱动电路膜层与对应的像素电路膜层连接。

本发明实施例还提供了一种显示面板。图6为本发明实施例提供的一种显示面板的结构示意图。图7为图6沿AA’剖线剖面得到的剖面示意图。如图6和图7所示，该显示面板包括衬底110、至少两组像素电路膜层和至少两组发光器件膜层。每组像素电路膜层包括由薄膜晶体管构成的至少一个像素电路；沿衬底110的厚度方向，即沿Y方向，至少两组像素电路膜层存在交叠；也即构成阵列基板，该基板可以是本发明任意实施例提供的阵列基板。发光器件膜层与像素电路膜层一一对应，每组发光器件膜层与对应的像素电路膜层连接。

具体地，图7示例性地示出了显示面板包括两组像素电路膜层和两组发光器件膜层。两组像素电路膜层分别为第一像素电路膜层120和第二像素电路膜层130。两组发光器件膜层分别为第一发光器件膜层170和第二发光器件膜层180。沿衬底110的厚度方向，即沿Y方向，两组像素电路膜层存在交叠，即两组像素电路膜层中包括的像素电路存在交叠，换句话说两个像素电路为呈沿Y方向的堆叠式结构，一像素电路在另一像素电路的上方。在像素电路的个数相同的情况下，可以减少整体像素电路沿X方向占用的面积，从而可以减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。或者，在不改变像素电路的排布密度时，阵列基板上包括更多的空间可以布置发光单元，提高阵列基板构成的显示面板的开口率。

第一发光器件膜层170和第二发光器件膜层180可以包括不同发光颜色的发光器件。第一发光器件膜层170与第一像素电路膜层120连接，第二发光器件膜层180与第二像素电路膜层130连接，即第一像素电路膜层120中的像素电路驱动第一发光器件膜层170中的发光器件，第二像素电路膜层130中的像素电路驱动第二发光器件膜层180中的发光器件，从而实现了不同发光颜色的发光器件单独控制。

继续参考图7，至少两组发光器件膜层存在交叠。

具体地，至少两组发光器件膜层存在交叠，即至少两组发光器件膜层中的发光器件在衬底110的厚度方向Y存在交叠，使得至少两组发光器件膜层中的发光器件占用显示面板的面积存在交叠，减小了像素单元占用显示面板的面积。因此，在不增加显示面板面积的基础上，可以增加显示面板上像素单元的个数，提高显示面板的PPI。

继续参考图7，相邻发光器件膜层之间设置有绝缘层200。优选地，绝缘层200为光学增透绝缘层。

具体地，像素电路膜层包括用于形成薄膜晶体管和存储电容的膜层，而像素定义层与发光器件膜层中的发光功能层的厚度相等，发光器件膜层中的第三电极与像素电路膜层中的第一电极层的厚度相等，发光器件膜层中的第四电极与像素电路膜层中的第二电极层的厚度相等，与像素电路膜层中形成薄膜晶体管和存储电容的膜层厚度相对的相邻发光器件膜层之间设置绝缘层200，可以更加匹配像素电路膜层中形成薄膜晶体管和存储电容的膜层厚度，防止发光器件膜层中的电极与其对应的电极层的搭接不良。可选地，光学增透绝缘层的厚度与对应的像素电路膜层的厚度相等，可以最大限度的减少发光器件膜层中的电极与其对应的电极层的搭接不良。

示例性地，绝缘层200可以为光学增透绝缘层，在防止发光器件膜层中的电极与其对应的电极层的搭接不良的同时，可以提高发光器件膜层的透光率，提高相邻发光器件膜层中第三电极和第四电极的绝缘性能，防止相邻发光器件膜层中的第三电极和第四电极发生短路。例如，绝缘层200可以为高折射率的盖帽层(capping layer，CPL)，可以提高发光器件膜层的出光率，同时具有较好的绝缘性能，避免相邻发光器件膜层中的第三电极和第四电极发生短路。

继续参考图7，发光器件膜层包括层叠设置的第三电极、发光功能层和第四电极；发光功能层位于第三电极远离衬底110的一侧；显示面板为顶发射显示面板时，沿衬底110指向发光器件膜层的方向，第一个第三电极为透明电极或不透明电极，第四电极和其他第三电极为透明电极；显示面板为底发射显示面板时，沿发光器件膜层指向衬底110的方向，第一个第四电极为透明电极或不透明电极，第三电极和其他第四电极为透明电极。

具体地，图7示例性地示出了显示面板包括两组发光器件膜层。第一发光器件膜层170包括第三电极171、第一发光功能层172和第四电极173，第二发光器件膜层180包括第三电极181、第二发光功能层182和第四电极183。第一发光器件膜层170和第二发光器件膜层180分别与第一像素电路膜层120和第二像素电路膜层130连接，即第一发光器件膜层170的第三电极171与第一像素电路膜层120的第一电极层127连接，第一发光器件膜层170的第四电极173与第一像素电路膜层120的第二电极层129连接，第二发光器件膜层180的第三电极181与第二像素电路膜层130的第一电极层连接，第二发光器件膜层180的第四电极183与第二像素电路膜层130的第二电极层连接，从而实现第一像素电路膜层120中的像素电路驱动第一发光器件膜层170中的发光器件发光，第二像素电路膜层130中的像素电路驱动第二发光器件膜层180中的发光器件发光。优选地，发光器件膜层中的第三电极与像素电路膜层中的第一电极层的厚度和材料相同，发光器件膜层中的第四电极与像素电路层中的第二电极层的厚度和材料相同，可以在保证电极与电极层搭接的稳定性，以及显示面板的出光效率的同时降低制作显示面板的工艺难度和成本。

另外，各组发光器件膜层的第三电极可以为阳极，第四电极可以为阴极。继续参考图7，第一发光器件膜层170为距离衬底110最近的一组发光器件膜层，第一发光器件膜层170的第三电极171位于发光功能层靠近衬底110的一侧，当发光器件膜层中的发光器件为顶发射时，第一发光器件膜层170的第三电极171的透光率不会影响阵列基板的出光效率，第一发光器件膜层170的第三电极171可以为透明电极或不透明电极。优选地，第一发光器件膜层170的第三电极171为不透明电极，例如为氧化铟锡/银/氧化铟锡(ITO/Ag/ITO)，此时第一发光器件膜层170的第三电极171为全反射膜层，可以提高发光器件膜层组成的微腔的微腔效应，从而提高发光器件膜层的出光效率。第二发光器件膜层180的第三电极181位于第一发光功能层172远离衬底110的一侧，其透光率影响第一发光功能层172的出光效率，因此第二发光器件膜层180的第三电极181的材料为透光率比较高的材料，例如为3，4-乙撑二氧噻吩单体(EDOT)的聚合物(即为PEDOT)和聚苯乙烯磺酸盐(PSS)形成的高分子聚合物(PEDOT：PSS)，石墨烯，ITO等形成的透明电极，厚度可以为10-100nm，避免影响第一发光功能层172的出光效率。第四电极同样可以为Al、Au、Cu或Mg/Ag合金形成的透明电极，厚度可以为3-100nm。同理，当发光器件膜层中的发光器件为底发射时，第二发光器件膜层180中的第四电极183不会影响阵列基板的出光效率，第二发光器件膜层180的第四电极183可以为透明电极或不透明电极。优选地，第二发光器件膜层180的第四电极183为不透明电极，例如，第二发光器件膜层180的第四电极183可以为全反射膜层，提高发光器件膜层组成的微腔的微腔效应，从而提高发光器件膜层的出光效率。第二发光器件膜层180的第三电极181和第一发光器件膜层170的第三电极171和第四电极173均可以为透明电极，避免影响阵列基板的出光效率。

另外，当显示面板包括多组发光器件膜层时，发光器件膜层中的发光器件为顶发射时，沿像素电路膜层指向发光器件膜层的方向，第一个发光器件膜层中的第三电极为不透明电极，其余的第三电极和所有的第四电极为透明电极。发光器件膜层中的发光器件为底发射时，沿发光器件膜层指向像素电路膜层的方向，第一个发光器件膜层中的第四电极为不透明电极，其余的第四电极和所有的第三电极为透明电极，避免影响阵列基板的出光效率。

需要说明的是，由于第一发光器件膜层170的第三电极171位于发光功能层靠近衬底110的一侧，其与第一像素电路膜层120中的第一电极层127同层设置，并且材料可以相同。因此第一发光器件膜层170的第三电极171可以在制作第一像素电路膜层120中的第一电极层127的工艺中形成，可以减少制作第一发光器件膜层170的工艺步骤。

继续参考图7，像素电路膜层包括像素定义层(如图7中第一像素电路膜层120中的像素定义层128)，沿衬底的厚度方向，即沿Y方向，像素定义层的厚度与发光器件膜层中的发光功能层的厚度相等，使得发光器件膜层中的第三电极与对应的像素电路膜层中的第一电极层同层，第四电极与对应的像素电路膜层中的第二电极层同层，从而在第三电极与第一电极层搭接，第四电极与第二电极层搭接时避免存在搭接高度差，从而降低了第三电极与第一电极层，以及第四电极与第二电极层的搭接不良问题，提高了搭接的可靠性。示例性地，发光功能层的厚度范围可以为5-200nm，则像素定义层的厚度范围为5-200nm。另外，像素定义层的材料可以为原子层沉积SiN，Al₂O₃或TiO₂等，使像素定义层具有良好的台阶覆盖性能和良好的绝缘性能，可以防止同一发光器件膜层中的第三电极和第四电极在搭接过程中短路。

发光功能层包括发光层，第一发光器件膜层170中的第一发光功能层172与第二发光器件膜层180中的第二发光功能层182的材料不同，使第一发光器件膜层170和第二发光器件膜层180发出的光的颜色不同。在其他实施例中，发光功能层还可以包括空穴注入层、空穴传输层、空穴阻挡层、电子传输层和电子注入层中的至少一层。

沿衬底110的厚度方向，即沿Y方向，至少两组像素电路膜层存在交叠，从而可以减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。或者，在不改变像素电路的排布密度时，阵列基板上包括更多的空白面积，从而可以提高阵列基板的透光率。

可选地，继续参考图7，沿衬底110的厚度方向，即沿Y方向，第一发光器件膜层170的投影位于第二发光器件膜层180的投影内，此时两组发光器件膜层对应的不同发光颜色的发光器件在显示面板上占用的面积为一个发光器件在显示面板上占用的面积，从而可以减小不同发光颜色的子像素占用显示面板的面积，进而减小了像素单元占用的显示面板面积。因此，在不增加显示面板面积的基础上，可以增加显示面板上像素单元的个数，提高显示面板的PPI。

示例性地，图6仅是示例性地示出了两组发光器件膜层包括的发光器件分别为红色发光器件和蓝色发光器件。若红色子像素、绿色子像素和蓝色子像素中发光器件的开口面积相等，则图6中红色子像素、绿色子像素和蓝色子像素组成的像素单元占用的显示面板面积为现有的红色子像素、绿色子像素和蓝色子像素组成的像素单元占用的显示面板面积的三分之二，从而在不增加显示面板面积的基础上，可以增加显示面板上像素单元的个数，提高显示面板的PPI。

需要说明的是，图6仅是一种显示面板的示例。在其他实施例中，当两组发光器件膜层中的发光器件分别为红色发光器件和绿色发光器件组合，或为绿色发光器件和蓝色发光器件组合时，图6中交叠的子像素的颜色分别为红色子像素和绿色子像素，或为绿色子像素和蓝色子像素。

图8为本发明实施例提供的另一种显示面板的结构示意图。图9为图8沿BB’剖线剖面得到的剖面结构示意图。如图8和图9所示，至少两组像素电路膜层包括远离衬底依次设置的第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140；至少两组发光器件膜层包括沿远离衬底110依次设置的第一发光器件膜层170、第二发光器件膜层180和第三发光器件膜层190，第一发光器件膜层170、第二发光器件膜层180和第三发光器件膜层190分别与第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140连接。

具体地，第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140中的像素电路用于驱动不同发光颜色的发光器件发光。第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140存在交叠，可以进一步地减少像素电路占用阵列基板的整体面积，使得阵列基板可以排布更多的像素电路，有利于提高显示面板的像素排布密度，提高显示面板的PPI。或者，在不改变像素电路的排布密度时，阵列基板上包括更多的空间可以布置发光单元，提高阵列基板构成的显示面板的开口率。

另外，第三发光器件膜层190同样可以包括第三电极191、第三发光功能层192和第四电极193。第三发光器件膜层190的第三电极191同样可以为透明电极，避免影响第一发光功能层172和第二发光功能层182的出光率。沿衬底110的厚度方向，即沿Y方向，第一发光器件膜层170、第二发光器件膜层180和第三发光器件膜层190存在交叠，使得第一发光器件膜层170和第二发光器件膜层180的投影位于第三发光器件膜层190的投影内，此时三组发光器件膜层中对应的不同发光颜色的发光器件在显示面板上占用的面积为一个发光器件在显示面板上占用的面积，从而可以进一步地减小不同发光颜色的子像素占用显示面板的面积，进而减小了像素单元占用的显示面板面积。因此，在不增加显示面板面积的基础上，可以增加显示面板上像素单元的个数，提高显示面板的PPI。

示例性地，当第一像素电路膜层120、第二像素电路膜层130和第三像素电路膜层140中的像素电路分别驱动红色子像素、绿色子像素和蓝色子像素中的发光器件时，若红色子像素、绿色子像素和蓝色子像素中发光器件的开口面积相等，则图8中红色子像素、绿色子像素和蓝色子像素组成的像素单元占用的显示面板面积为现有的红色子像素、绿色子像素和蓝色子像素组成的像素单元占用的显示面板面积的三分之一，从而在不增加显示面板面积的基础上，可以增加显示面板上像素单元的个数，提高显示面板的PPI。

需要说明的是，当红色子像素、绿色子像素和蓝色子像素的开口面积不相等时，则存在交叠子像素的像素单元相对现有的像素单元减少的占用显示面板面积为发光器件开口面积比较小的子像素占用的显示面板面积。

可选地，继续参考图9，沿垂直于衬底110的厚度方向，第一发光器件膜层170的面积小于第二发光器件膜层180的面积，第二发光器件膜层180的面积小于第三发光器件膜层190的面积。

具体地，沿衬底110的厚度方向，即沿Y方向，像素电路膜层的开口150的截面形状为倒梯形，对应的至少两组发光器件膜层的截面也为倒梯形，与开口150匹配。通过设置至少两组发光器件膜层的截面为正梯形，可以避免在蒸镀发光功能层时，第一发光功能层172的面积大于第二发光功能层182和/或第三发光功能层192，无法实现对小面积的第二发光功能层182和/或第三发光功能层192进行蒸镀。

优选地，第一发光器件膜层170可以为绿色有机发光器件膜层，第二发光器件膜层180可以为红色有机发光器件膜层，第三发光器件膜层190为可以蓝色有机发光器件膜层。

具体地，蓝色发光层的发光效率比较低，因此可以设置第三发光器件膜层190为蓝色有机发光器件膜层，使得蓝色发光层的面积大于其他颜色的发光层的面积，从而弥补蓝色发光层的发光效率不足造成的显示面板色偏。另外，随着观看显示面板的视角增加，红光的衰减速度大于蓝光和绿光的衰减速度，因此可以设置第二发光器件膜层180为红色有机发光器件膜层，用于补偿红色有机发光器件膜层发出的红光衰减速度快形成的色偏。

本实施例的技术方案，通过在相邻发光器件膜层之间设置有光学增透绝缘层，可以更加匹配像素电路膜层中形成薄膜晶体管和存储电容的膜层厚度，防止发光器件膜层中的电极与其对应的电极层的搭接不良。而且，光学增透绝缘层可以提高发光器件膜层的透光率，提高相邻发光器件膜层中第三电极和第四电极的绝缘性能，防止相邻发光器件膜层中的第三电极和第四电极发生短路。

本发明实施例还提供一种显示装置。图10为本发明实施例提供的一种显示装置的结构示意图。如图10所示，该显示装置100包括本发明任意实施例提供的显示面板101。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种阵列基板，其特征在于，包括：

衬底；

至少两组像素电路膜层，每组所述像素电路膜层包括至少一个像素电路；沿所述衬底的厚度方向，至少两组所述像素电路膜层存在交叠。

2.根据权利要求1所述的阵列基板，其特征在于，至少两组所述像素电路膜层包括远离所述衬底依次设置的第一像素电路膜层、第二像素电路膜层和第三像素电路膜层。

3.根据权利要求1所述阵列基板，其特征在于，每组所述像素电路膜层包括用于连接发光器件的第一电极层和第二电极层，所述第一电极层包括第一电极，所述第二电极层包括第二电极；

所述阵列基板还包括多个开口，所述开口贯穿除最靠近所述衬底设置的像素电路膜层外的其他像素电路膜层，并暴露各组所述像素电路膜层的所述第一电极和所述第二电极。

4.根据权利要求3所述的阵列基板，其特征在于，沿所述衬底的厚度方向，所述开口的截面形状为倒梯形；

优选地，所述倒梯形的斜边为阶梯状，各所述第一电极以及各所述第二电极呈阶梯排布。

5.根据权利要求1所述的阵列基板，所述阵列基板具有显示区和非显示区；所述像素电路膜层位于所述显示区，所述非显示区还设置有至少两组扫描驱动电路膜层，所述扫描驱动电路膜层与所述像素电路膜层一一对应，每组所述扫描驱动电路膜层与对应的所述像素电路膜层连接。

6.一种显示面板，其特征在于，包括：

衬底；

至少两组像素电路膜层，每组所述像素电路膜层包括由薄膜晶体管构成的至少一个像素电路；沿所述衬底的厚度方向，至少两组所述像素电路膜层存在交叠；

至少两组发光器件膜层，所述发光器件膜层与所述像素电路膜层一一对应，每组所述发光器件膜层与对应的所述像素电路膜层连接；

优选地，至少两组所述发光器件膜层存在交叠。

7.根据权利要求6所述的显示面板，其特征在于，相邻所述发光器件膜层之间设置有绝缘层；

优选地，所述绝缘层为光学增透绝缘层；

优选地，所述光学增透绝缘层的厚度与对应的像素电路膜层的厚度相等。

8.根据权利要求6所述的显示面板，其特征在于，所述发光器件膜层包括层叠设置的第三电极、发光功能层和第四电极；所述发光功能层位于所述第三电极远离所述衬底的一侧；

所述显示面板为顶发射显示面板时，沿所述衬底指向所述发光器件膜层的方向，第一个所述第三电极为透明电极或不透明电极，所述第四电极和其他所述第三电极为透明电极；

所述显示面板为底发射显示面板时，沿所述发光器件膜层指向所述衬底的方向，第一个所述第四电极为透明电极或不透明电极，所述第三电极和其他所述第四电极为透明电极。

9.根据权利要求6所述的显示面板，其特征在于，所述像素电路膜层包括像素定义层；沿所述衬底的厚度方向，所述像素定义层的厚度与所述发光功能层的厚度相等。

10.根据权利要求6所述的显示面板，其特征在于，至少两组所述像素电路膜层包括远离所述衬底依次设置的第一像素电路膜层、第二像素电路膜层和第三像素电路膜层；

至少两组所述发光器件膜层包括沿远离所述衬底依次设置的第一发光器件膜层、第二发光器件膜层和第三发光器件膜层，所述第一发光器件膜层、第二发光器件膜层和第三发光器件膜层分别与所述第一像素电路膜层、第二像素电路膜层和第三像素电路膜层连接；

优选地，沿垂直于所述衬底的厚度方向，所述第一发光器件膜层的面积小于所述第二发光器件膜层的面积，所述第二发光器件膜层的面积小于所述第三发光器件膜层的面积；

进一步优选地，所述第一发光器件膜层为绿色有机发光器件膜层，所述第二发光器件膜层为红色有机发光器件膜层，所述第三发光器件膜层为蓝色有机发光器件膜层。