JPH03159250A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPH03159250A JPH03159250A JP29761789A JP29761789A JPH03159250A JP H03159250 A JPH03159250 A JP H03159250A JP 29761789 A JP29761789 A JP 29761789A JP 29761789 A JP29761789 A JP 29761789A JP H03159250 A JPH03159250 A JP H03159250A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- layer
- gate electrode
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 230000014759 maintenance of location Effects 0.000 claims description 20
- 230000001678 irradiating effect Effects 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 9
- 238000003475 lamination Methods 0.000 claims description 8
- 125000004429 atom Chemical group 0.000 abstract description 79
- 125000004437 phosphorous atom Chemical group 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 177
- 238000009792 diffusion process Methods 0.000 description 26
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 239000011521 glass Substances 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 10
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 9
- 229910010271 silicon carbide Inorganic materials 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 125000002524 organometallic group Chemical group 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- -1 phosphorus nitride Chemical class 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910000410 antimony oxide Inorganic materials 0.000 description 3
- AOPJVJYWEDDOBI-UHFFFAOYSA-N azanylidynephosphane Chemical compound P#N AOPJVJYWEDDOBI-UHFFFAOYSA-N 0.000 description 3
- 229910010277 boron hydride Inorganic materials 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000007888 film coating Substances 0.000 description 3
- 238000009501 film coating Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- RFSDQDHHBKYQOD-UHFFFAOYSA-N 6-cyclohexylmethyloxy-2-(4'-hydroxyanilino)purine Chemical compound C1=CC(O)=CC=C1NC1=NC(OCC2CCCCC2)=C(N=CN2)C2=N1 RFSDQDHHBKYQOD-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- QGQFOJGMPGJJGG-UHFFFAOYSA-K [B+3].[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [B+3].[O-]N=O.[O-]N=O.[O-]N=O QGQFOJGMPGJJGG-UHFFFAOYSA-K 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 229910000074 antimony hydride Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- OUULRIDHGPHMNQ-UHFFFAOYSA-N stibane Chemical compound [SbH3] OUULRIDHGPHMNQ-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、エレクトロルミネッセンスデイスプレィ、液
晶デイスプレィ等の駆動用等に利用されるＭＯＳ型半導
体装置の製造方法に係り、特に、その動作特性の向上が
図れる薄膜のＭＯＳ型半導体装置の製造方法に関するも
のである。
晶デイスプレィ等の駆動用等に利用されるＭＯＳ型半導
体装置の製造方法に係り、特に、その動作特性の向上が
図れる薄膜のＭＯＳ型半導体装置の製造方法に関するも
のである。
［従来の技術］
薄膜のＭＯＳ型半導体装置としては、第５図〜第６図に
示すようにガラス基板（ａ）と、このガラス基板（ａ）
上に形成されたゲート電極（ｂ）と、このゲート電極（
ｂ）を被覆するゲート絶縁膜（Ｃ）と、このゲート絶縁
膜（Ｃ）上に被着された第一半導体層（ｄ）と、必要に
応じてこの第一半導体層（ｄ）上に設けられた保護膜（
ｅ）と、上記第一半導体層（ｄ）の両端部に設けられ第
二半導体層（ｆ）、拡散防止１（ｊ）、及び、配線用台
ｊｌ（ｍ）が接続されたソース・ドレイン電極（１（ｈ
）とでその主要部を構成する「逆スタガー型」と称、す
るものや、第７図〜第８図に示すようにガラス基板（ａ
）と、このガラス基板（ａ）上に設けられた第一半導体
層（ｄ）と、この第一半導体層（（ｊ）の両端部に設け
られ金属層（ｊ）、第二半導体層（ｆ）、及び、配線部
（ｍ）（ｍ）が接続されたソース・ドレイン電極（ｇ）
（ｈ）と、上記第一半導体層（ｄ）を被着するゲート絶
縁積層 （ｃ）と、このゲート絶縁膜（Ｃ）上に形成さ
れたゲート電極（ｂ）とでその主要部を構成する「スタ
ガー型Ｊと称するもの等が知られている。
示すようにガラス基板（ａ）と、このガラス基板（ａ）
上に形成されたゲート電極（ｂ）と、このゲート電極（
ｂ）を被覆するゲート絶縁膜（Ｃ）と、このゲート絶縁
膜（Ｃ）上に被着された第一半導体層（ｄ）と、必要に
応じてこの第一半導体層（ｄ）上に設けられた保護膜（
ｅ）と、上記第一半導体層（ｄ）の両端部に設けられ第
二半導体層（ｆ）、拡散防止１（ｊ）、及び、配線用台
ｊｌ（ｍ）が接続されたソース・ドレイン電極（１（ｈ
）とでその主要部を構成する「逆スタガー型」と称、す
るものや、第７図〜第８図に示すようにガラス基板（ａ
）と、このガラス基板（ａ）上に設けられた第一半導体
層（ｄ）と、この第一半導体層（（ｊ）の両端部に設け
られ金属層（ｊ）、第二半導体層（ｆ）、及び、配線部
（ｍ）（ｍ）が接続されたソース・ドレイン電極（ｇ）
（ｈ）と、上記第一半導体層（ｄ）を被着するゲート絶
縁積層 （ｃ）と、このゲート絶縁膜（Ｃ）上に形成さ
れたゲート電極（ｂ）とでその主要部を構成する「スタ
ガー型Ｊと称するもの等が知られている。
そして、これ等のＭＯＳ型半導体装置は、上記ソース・
ドレイン電極（（Ｊ）（ｈ）１ｍにドレイン電圧（Ｖｏ
）を印加し、かつ、ゲート電極（ｂ）にゲート電圧（■
、）を印加することで上記第一半導体層（ｄ）にチャン
ネルが形成されトランジスタはＯＮ状態となってドレイ
ン電流（■、）が流れる一方、上記ゲート電圧（Ｖｇ）
を下げていくに従い第一半導体層（ｄ）にチャンネルが
形成されなくなりトランジスタはＯＦＦ状態になってド
レイン電圧流（１，）が流れな（なるもので、各種装置
の駆動用等に利用されているものである。
ドレイン電極（（Ｊ）（ｈ）１ｍにドレイン電圧（Ｖｏ
）を印加し、かつ、ゲート電極（ｂ）にゲート電圧（■
、）を印加することで上記第一半導体層（ｄ）にチャン
ネルが形成されトランジスタはＯＮ状態となってドレイ
ン電流（■、）が流れる一方、上記ゲート電圧（Ｖｇ）
を下げていくに従い第一半導体層（ｄ）にチャンネルが
形成されなくなりトランジスタはＯＦＦ状態になってド
レイン電圧流（１，）が流れな（なるもので、各種装置
の駆動用等に利用されているものである。
ところで、この種のＭＯＳ型半導体装置の製造工程中に
おいてその第一半導体層（ｄ）にソース・ドレイン電極
（Ｑ）（ｈ）を形成する場合、上記第一半導体層（ｄ）
の電極形成部位に３１１ｉ又は５価の原子を導入しその
形成部位の導電性を高める工程が必要であった。
おいてその第一半導体層（ｄ）にソース・ドレイン電極
（Ｑ）（ｈ）を形成する場合、上記第一半導体層（ｄ）
の電極形成部位に３１１ｉ又は５価の原子を導入しその
形成部位の導電性を高める工程が必要であった。
そして、従来におけるその導入手段として、例えば、大
規模集積回路（ＬＳ Ｉ ）の製造に広く利用されてい
るイオン注入法が一部において適用されている。すなわ
ち、この導入方法は第一半導体層の電極形成部位を部分
的に露出し、その露出部位から第一半導体層へ３価又は
５価の原子イオンを注入してソース・ドレイン電極を形
成する方法である。
規模集積回路（ＬＳ Ｉ ）の製造に広く利用されてい
るイオン注入法が一部において適用されている。すなわ
ち、この導入方法は第一半導体層の電極形成部位を部分
的に露出し、その露出部位から第一半導体層へ３価又は
５価の原子イオンを注入してソース・ドレイン電極を形
成する方法である。
しかし、この方法に使用されるイオン注入装置は、本来
、単結晶シリコン基板を用いた半導体装置の製造用に開
発されたもので、比較的小面積の領域へ効率良くイオン
を注入できるように構成されているものであった。
、単結晶シリコン基板を用いた半導体装置の製造用に開
発されたもので、比較的小面積の領域へ効率良くイオン
を注入できるように構成されているものであった。
このため、ガラス基板等大面積基板を用いる薄膜の半導
体装置の製造には不適切な装置であり、しかも、イオン
注入装置自体が高価なため、得られる半導体装置の製造
コストが割高になる欠点があった。
体装置の製造には不適切な装置であり、しかも、イオン
注入装置自体が高価なため、得られる半導体装置の製造
コストが割高になる欠点があった。
一方、上記以外の導入手段を用いたソース・ドレイン電
極の第二の形成方法としては、上記第一半導体層の電極
形成部位へ３価又は５価の原子が導入された良導電性の
半導体皮膜を積層する方法が知られている。
極の第二の形成方法としては、上記第一半導体層の電極
形成部位へ３価又は５価の原子が導入された良導電性の
半導体皮膜を積層する方法が知られている。
すなわち、この第二の形成方法は、第９図（Ａ）に示す
ようにゲート電極（ｂ）、ゲート絶縁膜用皮膜（Ｃ’）
、第一半導体層用皮膜（ｄ’） 、保護膜（ｅ）、３
価又は５価の原子が導入された良導電性の半導体皮１！
（ｆ’） 、拡散防止層用皮膜（ｊｏ）、及び、フォ
トレジストＩ（ｒ’）等が形成された基板（ａ）上に、
フォトマスク（Ｍ）を介して光照射し、その露光部位の
フォトレジスト層（ｒ゛）を現像処理により除去してレ
ジスト膜（ｒ）（ｒ）を形成すると共に（第９図Ｂ参照
）、このレジスト膜（ｒ）（ｒ）から露出する拡散防止
層用皮膜（ｊｏ）と３価又は５価の原子が導入された良
導電性の半導体皮膜＜ｒ’＞とをエツチング処理により
除去し、第９図（Ｃ）に示すような第一半導体層（ｄ）
と第二半導体層（ｆ）とで構成されるソース・ドレイン
電極（Ｑ）（ｈ）を形成する方法である。
ようにゲート電極（ｂ）、ゲート絶縁膜用皮膜（Ｃ’）
、第一半導体層用皮膜（ｄ’） 、保護膜（ｅ）、３
価又は５価の原子が導入された良導電性の半導体皮１！
（ｆ’） 、拡散防止層用皮膜（ｊｏ）、及び、フォ
トレジストＩ（ｒ’）等が形成された基板（ａ）上に、
フォトマスク（Ｍ）を介して光照射し、その露光部位の
フォトレジスト層（ｒ゛）を現像処理により除去してレ
ジスト膜（ｒ）（ｒ）を形成すると共に（第９図Ｂ参照
）、このレジスト膜（ｒ）（ｒ）から露出する拡散防止
層用皮膜（ｊｏ）と３価又は５価の原子が導入された良
導電性の半導体皮膜＜ｒ’＞とをエツチング処理により
除去し、第９図（Ｃ）に示すような第一半導体層（ｄ）
と第二半導体層（ｆ）とで構成されるソース・ドレイン
電極（Ｑ）（ｈ）を形成する方法である。
しかし、この第二の形成方法を適用した場合、形成時に
おける基板（ａ）とフォトマスク（Ｍ）との７ライメン
ト誤差を考慮した技術的要請に基づいて上記ゲート電極
（ｂ）とソース・トレイン電極（Ｑ）（ｈ）間に必ずオ
ーバーラツプ部（０［）（０１，）が形成されてしまう
ため、得られる半導体装置の浮遊容量が増加してその動
作スピードが遅くなったり、フィードスルーの増大等を
もたらす欠点があった。
おける基板（ａ）とフォトマスク（Ｍ）との７ライメン
ト誤差を考慮した技術的要請に基づいて上記ゲート電極
（ｂ）とソース・トレイン電極（Ｑ）（ｈ）間に必ずオ
ーバーラツプ部（０［）（０１，）が形成されてしまう
ため、得られる半導体装置の浮遊容量が増加してその動
作スピードが遅くなったり、フィードスルーの増大等を
もたらす欠点があった。
そこで、これ等第−〜第二の形成方法に代って、イオン
拡散法を利用した第三のソース・ドレイン電極形成方法
が開発されている。
拡散法を利用した第三のソース・ドレイン電極形成方法
が開発されている。
すなわら、この形成方法は第１０図（Ａ）に示すように
、基板（ａ）面上に第一半導体層（ｄ）を形成し、かつ
、この面上にゲート絶縁膜用皮膜（Ｃｏ）を−様に積層
した後、このゲート絶縁膜用皮１１１（ｃ’）上にゲー
ト電極（ｂ）を形成する。
、基板（ａ）面上に第一半導体層（ｄ）を形成し、かつ
、この面上にゲート絶縁膜用皮膜（Ｃｏ）を−様に積層
した後、このゲート絶縁膜用皮１１１（ｃ’）上にゲー
ト電極（ｂ）を形成する。
次いで、上記グ＝ト電極（ｂ）をマスクとしてエツチン
グ処理を施し、ゲート電極（ｂ）から露出するゲート絶
縁膜用皮膜（Ｃｏ）を除去して第１０図（Ｂ）に示すよ
うにゲート絶縁膜（Ｃ）を形成すると共に、第一半導体
層（ｄ）のソース・ドレイン電極形成部位を露出させる
。
グ処理を施し、ゲート電極（ｂ）から露出するゲート絶
縁膜用皮膜（Ｃｏ）を除去して第１０図（Ｂ）に示すよ
うにゲート絶縁膜（Ｃ）を形成すると共に、第一半導体
層（ｄ）のソース・ドレイン電極形成部位を露出させる
。
次に、第一半導体層（ｄ＞のソース・ドレイン電極形成
部位が露出された基板（ａ）を、３価又は５価の原子が
含まれたドーパント・ガス、例えば、ＰＣｌ３ガスの雰
囲気中に、導入し、かつ、加熱処理と光化学反応処理を
施すことにより上記第一半導体層（ｄ）の露出部へドー
パントを拡散導入して、第１０図（Ｃ）〜（Ｄ）に示す
ようにソース・ドレイン電極（ｏ）（ｈ）を形成する。
部位が露出された基板（ａ）を、３価又は５価の原子が
含まれたドーパント・ガス、例えば、ＰＣｌ３ガスの雰
囲気中に、導入し、かつ、加熱処理と光化学反応処理を
施すことにより上記第一半導体層（ｄ）の露出部へドー
パントを拡散導入して、第１０図（Ｃ）〜（Ｄ）に示す
ようにソース・ドレイン電極（ｏ）（ｈ）を形成する。
更に、第１０図（Ｅ）に示すようにこの面上にパシベー
ション躾（ｐ）を−様に形成し、かつ、図示外のフンタ
クトホールを穿設した後、金属膜（ｍ）〜（ｍ）をパタ
ーン状に被着させて第１０図（Ｆ）に示すようなＭＯＳ
型半導体装置を得る方法であった。
ション躾（ｐ）を−様に形成し、かつ、図示外のフンタ
クトホールを穿設した後、金属膜（ｍ）〜（ｍ）をパタ
ーン状に被着させて第１０図（Ｆ）に示すようなＭＯＳ
型半導体装置を得る方法であった。
そして、この方法においては上記ゲート電極（ｂ）がマ
スクとなってソース・ドレイン電極（ｇ）（ｈ）の形成
部位をＭ制しているため、ゲート電極（ｂ）とソース・
ドレイン電極（Ｇ）（ｈ）ｌｉａｌにオーバーラツプ部
が形成されない利点を有している反面、製造途上におい
て第一半導体層（ｄ）の一部が露出された基板（ａ）を
ドーパント・ガスの雰囲気中に導入させる工程が必要と
なるため、大気圧下における連続製造が不可能となり生
産効率が悪い欠点があった。
スクとなってソース・ドレイン電極（ｇ）（ｈ）の形成
部位をＭ制しているため、ゲート電極（ｂ）とソース・
ドレイン電極（Ｇ）（ｈ）ｌｉａｌにオーバーラツプ部
が形成されない利点を有している反面、製造途上におい
て第一半導体層（ｄ）の一部が露出された基板（ａ）を
ドーパント・ガスの雰囲気中に導入させる工程が必要と
なるため、大気圧下における連続製造が不可能となり生
産効率が悪い欠点があった。
そこで、第一半導体層の一部をドーパント・ガス雰囲気
中に晒す第三の形成方法に代って、３価又は５価の原子
を保持する拡散原子保持皮膜を用い第一半導体層の電極
形成部位へ３価又は５価の原子を拡散導入する第四の方
法が開発されている。
中に晒す第三の形成方法に代って、３価又は５価の原子
を保持する拡散原子保持皮膜を用い第一半導体層の電極
形成部位へ３価又は５価の原子を拡散導入する第四の方
法が開発されている。
すなわち、この第四の形成方法は第三の方法と同様、ま
ず、基板（ａ）上に第一半導体層（ｄ）、ゲート絶縁膜
用皮膜（Ｃ’） 、及び、ゲート電極（ｂ）を形成した
後（第１１図Ａ参照）、このゲート電極（ｂ）をマスク
にしてエツチング処理を施し、第１１図（Ｂ）に示すよ
うにゲート絶縁膜（Ｃ）を形成すると共に第−半導体１
ｍ（（ｊ）のソース・ドレイン電極形成部位を露出させ
る。
ず、基板（ａ）上に第一半導体層（ｄ）、ゲート絶縁膜
用皮膜（Ｃ’） 、及び、ゲート電極（ｂ）を形成した
後（第１１図Ａ参照）、このゲート電極（ｂ）をマスク
にしてエツチング処理を施し、第１１図（Ｂ）に示すよ
うにゲート絶縁膜（Ｃ）を形成すると共に第−半導体１
ｍ（（ｊ）のソース・ドレイン電極形成部位を露出させ
る。
次に、この面上に、第１１図（Ｃ）に示すように３価又
は５価の原子を保持する拡散原子保持皮膜（ｑ）を被着
し、かつ、第１１図（Ｄ）に示すようにこの拡散原子保
持皮１１（Ｑ）面ヘレーザ光等の光エネルギを照射し、
第１１図（Ｅ）に示すように拡散原子保持皮膜（Ｑ）か
ら３６１［ｉ又は５価の原子を隣接する第一半導体層（
ｄ）内へ熱拡散させて導入しソース・ドレイン電極（１
（ｈ）を形成する。この場合、上記ゲート電極（ｂ）に
遮蔽されて第一半導体層（ｄ）のチャンネル形成領域へ
３価又は５価の原子が導入されることは無い。
は５価の原子を保持する拡散原子保持皮膜（ｑ）を被着
し、かつ、第１１図（Ｄ）に示すようにこの拡散原子保
持皮１１（Ｑ）面ヘレーザ光等の光エネルギを照射し、
第１１図（Ｅ）に示すように拡散原子保持皮膜（Ｑ）か
ら３６１［ｉ又は５価の原子を隣接する第一半導体層（
ｄ）内へ熱拡散させて導入しソース・ドレイン電極（１
（ｈ）を形成する。この場合、上記ゲート電極（ｂ）に
遮蔽されて第一半導体層（ｄ）のチャンネル形成領域へ
３価又は５価の原子が導入されることは無い。
次いで、第１１図（Ｆ）に示すように拡散原子保持皮膜
（ｑ）を除去した後、第三の形成方法と同様にこの面上
にパシベーション膜（ｐ＞を−様に形成しく第１１図Ｇ
参照）、かつ、図示外のコンタクトホールを穿設した後
、金属膜（ｍ）〜（ｍ）をパターン状に被着させて第１
１図（Ｈ）に示すようなＭＯＳ型半導体装置を得る方法
である。
（ｑ）を除去した後、第三の形成方法と同様にこの面上
にパシベーション膜（ｐ＞を−様に形成しく第１１図Ｇ
参照）、かつ、図示外のコンタクトホールを穿設した後
、金属膜（ｍ）〜（ｍ）をパターン状に被着させて第１
１図（Ｈ）に示すようなＭＯＳ型半導体装置を得る方法
である。
そして、この第四の形成方法は、ドーパント・ガス雰囲
気中に晒してソース・ドレイン電極を形成する第三の形
成方法と巽なり、上述したように第一半導体層（ｄ＞に
被着させた拡散原子保持皮膜（ｑ）を利用してソース・
ドレイン電極（９）（ｈ）を形成する方法で、大気圧下
における連続的製造工程が可能となるため、第三の形成
方法に較べてその生産性が向上する利点を有するもので
あった。
気中に晒してソース・ドレイン電極を形成する第三の形
成方法と巽なり、上述したように第一半導体層（ｄ＞に
被着させた拡散原子保持皮膜（ｑ）を利用してソース・
ドレイン電極（９）（ｈ）を形成する方法で、大気圧下
における連続的製造工程が可能となるため、第三の形成
方法に較べてその生産性が向上する利点を有するもので
あった。
［発明が解決しようとする課題］
しかしながら、この第四の形成方法においては第一半導
体層に被着された拡散原子保持皮膜面へ光エネルギを照
射してその原子を第一半導体層内へ拡散導入する際、ゲ
ート絶縁膜の両側端部面にも拡散原子保持皮膜が接触し
ているため（第１１図りのα参照）、ゲート絶縁膜の端
部側から拡散原子がゲート絶縁膜内に導入されてしまう
場合があり、ゲート絶縁膜の絶縁耐圧が低下して半導体
装置の動作特性を著しく劣化させる問題点があった。
体層に被着された拡散原子保持皮膜面へ光エネルギを照
射してその原子を第一半導体層内へ拡散導入する際、ゲ
ート絶縁膜の両側端部面にも拡散原子保持皮膜が接触し
ているため（第１１図りのα参照）、ゲート絶縁膜の端
部側から拡散原子がゲート絶縁膜内に導入されてしまう
場合があり、ゲート絶縁膜の絶縁耐圧が低下して半導体
装置の動作特性を著しく劣化させる問題点があった。
また、この第四の形成方法においては上記拡散原子保持
皮膜の全面へ光エネルギを照射している関係上、拡散原
子保持皮膜内の原子が熱拡散されて皮膜自体が導電性と
なるため、この拡散原子保持皮膜を介してゲート電極と
ソース・ドレイン電極が電気的に接続されることになる
。
皮膜の全面へ光エネルギを照射している関係上、拡散原
子保持皮膜内の原子が熱拡散されて皮膜自体が導電性と
なるため、この拡散原子保持皮膜を介してゲート電極と
ソース・ドレイン電極が電気的に接続されることになる
。
従って、ソース・ドレイン電極形成後において上記拡散
原子保持皮膜を除去する必要があるため製造工程が繁雑
となる問題点があり、かつ、この除去■稈の際に各種除
去剤がソース・ドレイン電極部に付着して半導体装置の
動作特性を劣化させる原因となる問題点があった。
原子保持皮膜を除去する必要があるため製造工程が繁雑
となる問題点があり、かつ、この除去■稈の際に各種除
去剤がソース・ドレイン電極部に付着して半導体装置の
動作特性を劣化させる原因となる問題点があった。
［課題を解決するための手段］
本発明は以上の問題点に着目してなされたもので、その
課題とするところは、製造効率が良好で、しかも、動作
特性の向上が図れるＭＯＳ型半導体装置の製造方法を提
供することにある。
課題とするところは、製造効率が良好で、しかも、動作
特性の向上が図れるＭＯＳ型半導体装置の製造方法を提
供することにある。
すなわち請求項１に係る発明は、絶縁性基板と、この基
板上に設けられたゲート電極と、ゲート絶縁膜を介し上
記ゲート電極に対向して設けられた半導体層と、この半
導体層に設けられたソース・ドレイン電極とを備えるＭ
ＯＳ型半導体装置の製造方法を前提とし、 光不透過性のゲート電極が形成された基板面上に、ゲー
ト絶縁膜、半導体層、及び、フォトレジスト層を順次積
層する積層工程と、 上記基板側から光照射してゲート電極に相当する部位以
外のフォトレジスト層を露光する露光工程と、 露光された部位のフォトレジスト層を現像処理（より選
択的に除去する現像工程と、 上記ゲート電極と対応する部位にフォトレジスト層が部
分的に残留する半導体層上に、３価又は５価の原子を保
持する絶縁性の拡散原子保持皮膜を積層する皮膜積層工
程と、 上記フォトレジスト層とこのフォトレジスト層上に積層
された拡散原子保持皮膜とを除去する除去工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備することを特徴とするものであり、また、請求
項２に係る発明は、絶縁性基板と、この基板上に設けら
れたゲート電極と、ゲート絶縁膜を介し上記グーミル電
極に対向して設けられた半導体層と、この半導体層に設
けられたソース・ドレイン電極とを備えるＭＯＳ型半導
体装置の製造方法を前提とし、 光不透過性のゲート電極が形成された基板面上に、ゲー
ト絶縁膜、半導体層、絶縁層、及び、フォトレジスト層
を順次Ｗ４Ｍｊる積層工程と、上記基板側から光照射し
てゲート電極に相当する部位以外のフォトレジスト層を
露光する露光■稈と、 露光された部位のフォトレジスト層を現像処理により選
択的に除去すると共に、除去されたフォトレジスト層か
ら露出する絶縁層を現像処理により選択的に除去する現
像工程と、 残留するフォトレジスト層を除去した後、上記ゲート電
極と対応する部位に絶縁層が部分的に残留する半導体層
上に、３価又は５価の原子を保持し、かつ、光エネルギ
が照射されてもその絶縁性を維持する拡散原子保持皮膜
を積層する皮膜積層工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備することを特徴とするものである。
板上に設けられたゲート電極と、ゲート絶縁膜を介し上
記ゲート電極に対向して設けられた半導体層と、この半
導体層に設けられたソース・ドレイン電極とを備えるＭ
ＯＳ型半導体装置の製造方法を前提とし、 光不透過性のゲート電極が形成された基板面上に、ゲー
ト絶縁膜、半導体層、及び、フォトレジスト層を順次積
層する積層工程と、 上記基板側から光照射してゲート電極に相当する部位以
外のフォトレジスト層を露光する露光工程と、 露光された部位のフォトレジスト層を現像処理（より選
択的に除去する現像工程と、 上記ゲート電極と対応する部位にフォトレジスト層が部
分的に残留する半導体層上に、３価又は５価の原子を保
持する絶縁性の拡散原子保持皮膜を積層する皮膜積層工
程と、 上記フォトレジスト層とこのフォトレジスト層上に積層
された拡散原子保持皮膜とを除去する除去工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備することを特徴とするものであり、また、請求
項２に係る発明は、絶縁性基板と、この基板上に設けら
れたゲート電極と、ゲート絶縁膜を介し上記グーミル電
極に対向して設けられた半導体層と、この半導体層に設
けられたソース・ドレイン電極とを備えるＭＯＳ型半導
体装置の製造方法を前提とし、 光不透過性のゲート電極が形成された基板面上に、ゲー
ト絶縁膜、半導体層、絶縁層、及び、フォトレジスト層
を順次Ｗ４Ｍｊる積層工程と、上記基板側から光照射し
てゲート電極に相当する部位以外のフォトレジスト層を
露光する露光■稈と、 露光された部位のフォトレジスト層を現像処理により選
択的に除去すると共に、除去されたフォトレジスト層か
ら露出する絶縁層を現像処理により選択的に除去する現
像工程と、 残留するフォトレジスト層を除去した後、上記ゲート電
極と対応する部位に絶縁層が部分的に残留する半導体層
上に、３価又は５価の原子を保持し、かつ、光エネルギ
が照射されてもその絶縁性を維持する拡散原子保持皮膜
を積層する皮膜積層工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備することを特徴とするものである。
この様な請求項１〜２に係る発明において、絶縁性基板
を構成する材料としてはガラス板や石英板等が利用でき
る。尚、光エネルギ照射工程時において、上記基板から
のナトリウムイオン等不純物の拡散を防止するため、基
板面上にＳｉＯ２等の拡散抑制膜を設けてもよい。
を構成する材料としてはガラス板や石英板等が利用でき
る。尚、光エネルギ照射工程時において、上記基板から
のナトリウムイオン等不純物の拡散を防止するため、基
板面上にＳｉＯ２等の拡散抑制膜を設けてもよい。
また、この基板に形成される半導体層としては、３価又
は５価の原子が導入されてないイントリンシックアモル
ファスシリコンや、これを結晶化させた多結晶シリコン
、あるいは、３価又は５価の原子が導入されたアモルフ
ァスシリコン等が利用でき、一方、上記ゲート絶縁膜の
構成材料としては、Ｓ ｉ Ｏ２、Ｓ ’ Ｎ ｘ
（シリコンナイトライド）及び、Ｓ ＋ Ｏｘ Ｎ ｙ
（シリコンオキシナイトライド）等の絶縁性材料が
適用できる。
は５価の原子が導入されてないイントリンシックアモル
ファスシリコンや、これを結晶化させた多結晶シリコン
、あるいは、３価又は５価の原子が導入されたアモルフ
ァスシリコン等が利用でき、一方、上記ゲート絶縁膜の
構成材料としては、Ｓ ｉ Ｏ２、Ｓ ’ Ｎ ｘ
（シリコンナイトライド）及び、Ｓ ＋ Ｏｘ Ｎ ｙ
（シリコンオキシナイトライド）等の絶縁性材料が
適用できる。
尚、ＳｉＮｘ （シリコンナイトライド）製のゲート絶
縁膜を基板面上に形成した場合には、このＳｉＮ 自
体が不純物の拡散を防止する性質を具錨しているため、
上記拡散抑制膜゛を設ける必要が無い。
縁膜を基板面上に形成した場合には、このＳｉＮ 自
体が不純物の拡散を防止する性質を具錨しているため、
上記拡散抑制膜゛を設ける必要が無い。
次に、請求項１に係る発明において、３価又は５価の原
子を保持する絶縁性の拡散原子保持皮膜を構成する材料
としては、この発明をｎ型の半導体装置に適用した場合
、リン（Ｐ）、アンチモン（Ｓｂ）、ひ素（Ａｓ）等５
価の原子を保持する絶縁材料が利用でき、一方、ｐ型の
半導体装置においてはアルミニウム（ＡＩ）、ガリウム
（Ｇａ）ボロン（Ｂ）、インジウム（Ｉｎ）等３価の原
子を保持する絶縁材料が利用できる。
子を保持する絶縁性の拡散原子保持皮膜を構成する材料
としては、この発明をｎ型の半導体装置に適用した場合
、リン（Ｐ）、アンチモン（Ｓｂ）、ひ素（Ａｓ）等５
価の原子を保持する絶縁材料が利用でき、一方、ｐ型の
半導体装置においてはアルミニウム（ＡＩ）、ガリウム
（Ｇａ）ボロン（Ｂ）、インジウム（Ｉｎ）等３価の原
子を保持する絶縁材料が利用できる。
以下、具体的にその材料を挙げると、ｎ型の半導体装置
においては、アンチモン単体膜、リン等５価の原子を含
むシリコン膜、リンの水素化物（Ｐ ： Ｈ） 、リン
を含んだＳｉＯ２膜（ＰＳＧ＞、リンを含んだ窒化シリ
コン膜（ＳｉＮ）、リンを含んだ炭化ケイ素膜（ＳｉＣ
）、ＰＮ１Ｐ２Ｎ３、Ｐ３Ｎ５等の窒化リン（ＰＮＸ）
、及び、酸化アンチモン（Ｓｂ２０．）等があり、 また、ｐ型の半導体装置においては、ボロン等３価の原
子を含むシリコン膜、■ｎ２０３やＩＴＯ（Ｉｎ Ｏ
−８ｎＯ２）等の導電性酸化膜、３ ＡＩＮやＧａＮ等の窒化物、ボロンナイトライド（ＢＮ
）、ボロンを含んだＳｉＯ２膜（ＢＳＧ）、ボロンの水
素化物（Ｂ：Ｈ）、ボロンを含んだ窒化シリコン膜（Ｓ
ｉＮ）、ボロンを含んだ炭化ケイ素Ｍｌ（ＳｉＣ）、及
び、酸化アルミニウム（Ａｌ２Ｏ２）等がある。
においては、アンチモン単体膜、リン等５価の原子を含
むシリコン膜、リンの水素化物（Ｐ ： Ｈ） 、リン
を含んだＳｉＯ２膜（ＰＳＧ＞、リンを含んだ窒化シリ
コン膜（ＳｉＮ）、リンを含んだ炭化ケイ素膜（ＳｉＣ
）、ＰＮ１Ｐ２Ｎ３、Ｐ３Ｎ５等の窒化リン（ＰＮＸ）
、及び、酸化アンチモン（Ｓｂ２０．）等があり、 また、ｐ型の半導体装置においては、ボロン等３価の原
子を含むシリコン膜、■ｎ２０３やＩＴＯ（Ｉｎ Ｏ
−８ｎＯ２）等の導電性酸化膜、３ ＡＩＮやＧａＮ等の窒化物、ボロンナイトライド（ＢＮ
）、ボロンを含んだＳｉＯ２膜（ＢＳＧ）、ボロンの水
素化物（Ｂ：Ｈ）、ボロンを含んだ窒化シリコン膜（Ｓ
ｉＮ）、ボロンを含んだ炭化ケイ素Ｍｌ（ＳｉＣ）、及
び、酸化アルミニウム（Ａｌ２Ｏ２）等がある。
一方、請求項２に係る発明において、３価又は５価の原
子を保持し、かつ、光エネルギが照射されてもその絶縁
性を維持する拡散原子保持皮膜用の構成材料として、こ
の発明をｎ型の半導体装置に適用した場合、具体的には
、上記材料群の中からリンを含んだＳｉＯ２膜（ＰＳＧ
） 、リンを含んだ窒化シリコン膜（ＳｉＮ）、リンを
含んだ炭化ケイ素膜（ＳｉＣ）、Ｐ Ｎ 、Ｐ２Ｎ
３、５ ＰＮＷの窒化リン（ＰＮＸ）、及び、酸化アンチモン（
Ｓｂ２０５）等があり、また、この発明をｎ型の半導体
装置に適用した場合には、ボロンナイトライト（ＢＮ）
、ボロンを含んだＳ＋０２ａ（ＢＳＧ） 、ボロンの水
素化物（Ｂ：Ｈ）、ボロンを含んだ窒化シリコン膜（Ｓ
ｉＮ）、ボロンを含んだ炭化ケイ素膜（Ｓ ｔ Ｃ）
、及び、酸化アルミニウム（Ａｌ２Ｏ２）等がある。
子を保持し、かつ、光エネルギが照射されてもその絶縁
性を維持する拡散原子保持皮膜用の構成材料として、こ
の発明をｎ型の半導体装置に適用した場合、具体的には
、上記材料群の中からリンを含んだＳｉＯ２膜（ＰＳＧ
） 、リンを含んだ窒化シリコン膜（ＳｉＮ）、リンを
含んだ炭化ケイ素膜（ＳｉＣ）、Ｐ Ｎ 、Ｐ２Ｎ
３、５ ＰＮＷの窒化リン（ＰＮＸ）、及び、酸化アンチモン（
Ｓｂ２０５）等があり、また、この発明をｎ型の半導体
装置に適用した場合には、ボロンナイトライト（ＢＮ）
、ボロンを含んだＳ＋０２ａ（ＢＳＧ） 、ボロンの水
素化物（Ｂ：Ｈ）、ボロンを含んだ窒化シリコン膜（Ｓ
ｉＮ）、ボロンを含んだ炭化ケイ素膜（Ｓ ｔ Ｃ）
、及び、酸化アルミニウム（Ａｌ２Ｏ２）等がある。
そして、上記拡散原子保持皮膜の形成方法としては、各
種構成原子を用いた電子ビーム蒸着法、スパッタリング
法、及び、ＣＶＤ法（化学的気相成長法）等が適用でき
る。
種構成原子を用いた電子ビーム蒸着法、スパッタリング
法、及び、ＣＶＤ法（化学的気相成長法）等が適用でき
る。
以下、各材料毎にその形成方法について説明する。
「ｎ型の半導体装置」
◎アンチモン単体膜：
電子ビーム蒸着法、スパッタリング法。
０５価の原子を含むシリコン膜：
■Ｓｉ：Ｐ・・・ＳｉＨ４とＰＨ３の混合ガスを用いた
プラズマＣＶＤ法又は減圧ＣＶＤ法、ＰＨ３とＡｒｔｔ
囲気中のシリコンのスパッタリング法。
プラズマＣＶＤ法又は減圧ＣＶＤ法、ＰＨ３とＡｒｔｔ
囲気中のシリコンのスパッタリング法。
■Ｓ ｉ ：Ｓｂ、 Ｓ ｉ ：Ａｓ・・・ｓｂ又はＡ
ＳをドープしたＳｉのスパッタリング法、Ｓ ｉ Ｈａ
とＡｓＨ３、あるいは５ｔＨ４とＳｂＨ３の混合ガスを
用いたプラズマＣＶＤ法。
ＳをドープしたＳｉのスパッタリング法、Ｓ ｉ Ｈａ
とＡｓＨ３、あるいは５ｔＨ４とＳｂＨ３の混合ガスを
用いたプラズマＣＶＤ法。
◎リンの水素化物（Ｐ：１−１）：
ＰＨ３とＡｒの混合ガスを用いたプラズマＣＶＤ法。
Ｏリンを含んだＳ ｉ ０２ ＩＩ （Ｐ Ｓ Ｇ ）
：ＳｉＨとＰＨ３と０２の混合ガスを用いた常圧ＣＶ
Ｄ法、減圧ＣＶＤ法、又は、プラズマＣＶＤ法、及び、
ＳＯＧ （塗布焼成酸化膜）塗布法。
：ＳｉＨとＰＨ３と０２の混合ガスを用いた常圧ＣＶ
Ｄ法、減圧ＣＶＤ法、又は、プラズマＣＶＤ法、及び、
ＳＯＧ （塗布焼成酸化膜）塗布法。
◎リンを含んだ窒化シリコン膜（ＳｉＮ）：ＳｉＨ４と
ＮＨ３とＰＨ３の混合ガスを用いたプラズマＣＶＤ法。
ＮＨ３とＰＨ３の混合ガスを用いたプラズマＣＶＤ法。
◎リンを含んだ炭化ケイ素（ＳｉＣ）：ＳｉＨとＣＨ４
とＰＨ３の混合ガスを用いたプラズマＣＶＤ法。
とＰＨ３の混合ガスを用いたプラズマＣＶＤ法。
Ｏ窒化リン（ＰＮ）：
ＰＨとＮＨ３の混合ガスを用いたプラズマＣＶＤ法。
◎酸化アンチモン（Ｓｂ２０５）：
ｓｂの反応性蒸着法、又は、ｓｂのターゲットを用いた
スパッタリング法。
スパッタリング法。
ｒｐ型の半導体装置」
０３価の原子を含むシリコン膜：
■Ｓｉ：ＡＪ・・・Ｓ＋＋４と有機金属ガスであるトリ
メチルアルミニウム（ＴＭＡ）の混合ガスを用いたプラ
ズマＣＶＤ法。
メチルアルミニウム（ＴＭＡ）の混合ガスを用いたプラ
ズマＣＶＤ法。
■Ｓｉ：８・・・ＳｉＨ４とＢ２Ｈ５の混合ガスを用い
たプラズマＣＶＤ法。
たプラズマＣＶＤ法。
■３ｉ：Ｑａ・・・Ｓ ｒ Ｈａと有機金属ガスである
トリメチルガリウム（ＴＭＧ）の混合ガスを用いたプラ
ズマＣＶＤ法。
トリメチルガリウム（ＴＭＧ）の混合ガスを用いたプラ
ズマＣＶＤ法。
■Ｓｉ：ｌｎ・・・ＳｉＨ４と有機金属ガスであるトリ
メチルインジウム（ＴＭ Ｉ ）の混合ガスを用いたプ
ラズマＣＶＤ法。
メチルインジウム（ＴＭ Ｉ ）の混合ガスを用いたプ
ラズマＣＶＤ法。
Ｏ導電性酸化膜（Ｉｎ Ｏ、ＩＴＯ）：３
ＡｒとＯガス雰囲気中でのＩｎ２Ｏ３とＩＴＯのターゲ
ットを用いたスパッタリング法、０２を僅かに入れた［
ｎの反応性電子ビーム蒸着法。
ットを用いたスパッタリング法、０２を僅かに入れた［
ｎの反応性電子ビーム蒸着法。
◎窒化物（Ａ＃Ｎ５ＧａＮ）：
上記有機金属ガス（ＴＭＡ又はＴＭＧ＞とＮＨ３の混合
ガスを用いたプラズマＣＶＤ法。
ガスを用いたプラズマＣＶＤ法。
Ｏボロンナイトライド（ＢＮ）：
Ｂ２Ｈ５とＮＨ３の混合ガスを用いたプラズマＣＶ［）
法。
法。
◎ボロンを含んだＳｉＯ２膜（ＢＳＧ）：Ｓ ｉ Ｈ４
と８２Ｈ５と０２の混合ガスを用いたプラズマＣＶＤ法
、ＳｉＨ４とＢ２Ｈ５とＮ２０の混合ガスを用いたプラ
ズマＣＶＤ法。
と８２Ｈ５と０２の混合ガスを用いたプラズマＣＶＤ法
、ＳｉＨ４とＢ２Ｈ５とＮ２０の混合ガスを用いたプラ
ズマＣＶＤ法。
◎ボロンの水素化物（Ｂ：Ｈ）：
８２Ｈ５とＡｒの混合ガスを用いたプラズマＣＶＤ法。
◎ボロンを含んだ窒化シリコン膜（ＳｉＮ）：Ｓ ｉ
ｌ−１とＮＨ３と８２Ｈ５の混合ガスを用いたプラズマ
ＣＶＤ法。
ｌ−１とＮＨ３と８２Ｈ５の混合ガスを用いたプラズマ
ＣＶＤ法。
◎ボロンを含んだ炭化シリコンｇ！（ＳｉＣ）：ＳｉＨ
とＣＨ４と８２１−（５の混合ガスを用いたプラズマＣ
ＶＤ法。
とＣＨ４と８２１−（５の混合ガスを用いたプラズマＣ
ＶＤ法。
◎酸化アルミニウム（Ａ１２０ｊ ）：Ａｒと０２ガス
雰囲気中でのＡＩツタ−ットを用いた反応性スパッタリ
ング法、 Ａｌ２Ｏ３の電子ビーム蒸着法、あるいは、有機金属ガ
ス（ＴＭＡ）と０２の混合ガスを用いた（熱＞ ＣＶＯ
法。
雰囲気中でのＡＩツタ−ットを用いた反応性スパッタリ
ング法、 Ａｌ２Ｏ３の電子ビーム蒸着法、あるいは、有機金属ガ
ス（ＴＭＡ）と０２の混合ガスを用いた（熱＞ ＣＶＯ
法。
次に、請求項１〜２に係る発明において適用される光不
透過性のゲート電極については、光不透過性で高融点の
導電性材料にてこれを構成することを要し、例えば、タ
ングステン（Ｗ）、モリブデン（ＭＯ）、チタン（Ｔ
ｉ ） 、タンタル（Ｔａ）等の金属や、これ等金属と
シリコン（Ｓ ＋ ＞どの化合物であるタングステンシ
リサイド（Ｗ Ｓ ｉ ２ ）、モリブデンシリサイド
（Ｍｏｓｔ２）、チタンシリサイド（ＴｉＳ１２）、及
び、タンタルシリサイド（ＴａＳｉ２）等が適用できる
。
透過性のゲート電極については、光不透過性で高融点の
導電性材料にてこれを構成することを要し、例えば、タ
ングステン（Ｗ）、モリブデン（ＭＯ）、チタン（Ｔ
ｉ ） 、タンタル（Ｔａ）等の金属や、これ等金属と
シリコン（Ｓ ＋ ＞どの化合物であるタングステンシ
リサイド（Ｗ Ｓ ｉ ２ ）、モリブデンシリサイド
（Ｍｏｓｔ２）、チタンシリサイド（ＴｉＳ１２）、及
び、タンタルシリサイド（ＴａＳｉ２）等が適用できる
。
また、請求項１〜２に係る発明の光エネルギ照射手段に
おける光源としては、これ等光源から照射された熱エネ
ルギにより拡散原子保持皮膜が加熱され、この加熱され
た拡散原子保持皮膜よりこれと隣接する半導体層内へ上
記拡散原子を拡散導入できるものなら任意であり、例え
ば、Ａｒ”）（ｒ十等のイオンレーザや、ＣＯ２等のガ
スレーザ、及び、ＡｒＦ、ＸｅＣｌ、ＫｒＦ等のエキシ
マレーザ等が利用できる。
おける光源としては、これ等光源から照射された熱エネ
ルギにより拡散原子保持皮膜が加熱され、この加熱され
た拡散原子保持皮膜よりこれと隣接する半導体層内へ上
記拡散原子を拡散導入できるものなら任意であり、例え
ば、Ａｒ”）（ｒ十等のイオンレーザや、ＣＯ２等のガ
スレーザ、及び、ＡｒＦ、ＸｅＣｌ、ＫｒＦ等のエキシ
マレーザ等が利用できる。
更に、これ等光源におけるパワーや照射時間等照射条件
については、上記拡散原子の種類、拡散原子保持皮膜の
性質、並びに半導体層の性質等を考慮して適宜設定され
る。尚、基板の反対側から拡散原子保持皮膜面へ光エネ
ルギを照射する場合、拡散原子保持皮膜面が露出されて
いる状態で光照射を行ってもよいが、拡散原子の蒸発現
象に伴う損失を防止する観点からは拡散原子保持皮膜面
上に８１０２等のキャップ層（パシベーション膜を兼ね
てもよい）を形成することが望ましい。この場合、光源
としては、半導体層の吸収係数が大ぎい波長領域、例え
ば、２５０．３〜０．６μｍのものが望ましい。
については、上記拡散原子の種類、拡散原子保持皮膜の
性質、並びに半導体層の性質等を考慮して適宜設定され
る。尚、基板の反対側から拡散原子保持皮膜面へ光エネ
ルギを照射する場合、拡散原子保持皮膜面が露出されて
いる状態で光照射を行ってもよいが、拡散原子の蒸発現
象に伴う損失を防止する観点からは拡散原子保持皮膜面
上に８１０２等のキャップ層（パシベーション膜を兼ね
てもよい）を形成することが望ましい。この場合、光源
としては、半導体層の吸収係数が大ぎい波長領域、例え
ば、２５０．３〜０．６μｍのものが望ましい。
また、請求項２に係る発明において、ゲート電極と対応
する部位に部分的に残留する絶縁層としては、５ｌｏ２
．８Ｎ、ＰＮ、５ＩＣ１ＳｒＮｘ。
する部位に部分的に残留する絶縁層としては、５ｌｏ２
．８Ｎ、ＰＮ、５ＩＣ１ＳｒＮｘ。
及び、５ｉＯｘＮ、（ＳｉＯとＳｉＮの複合系）等の絶
縁材料でこれを構成することができる。
縁材料でこれを構成することができる。
尚、請求項１〜２に係る発明において、拡散原子保持皮
膜より光エネルギ照射用の光源側に位置する各種構成績
については、当然のことながらゲート電極を除き光透過
性の優れた材料でもってこれを構成することが望ましい
。
膜より光エネルギ照射用の光源側に位置する各種構成績
については、当然のことながらゲート電極を除き光透過
性の優れた材料でもってこれを構成することが望ましい
。
［作用］
請求項１に係る発明によれば、
光不透過性のゲート電極が形成された基板面上に、ゲー
ト絶縁膜、半導体層、及び、フォトレジスト層を順次積
層する積層工程と、 上記基板側から光照射してゲート電極に相当する部位以
外のフォトレジスト層を露光する露光工程と、 露光された部位のフォトレジスト層を現像処理により選
択的に除去する現像工程と、 上記ゲート電極と対応する部位にフォトレジスト層が部
分的に残留する半導体層上に、３価又は５価の原子を保
持する絶縁性の拡散原子保持皮膜を積層する皮膜積層工
程と、 上記フォトレジスト層とこのフォトレジスト層上に積層
された拡散原子保持皮膜とを除去する除去工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備し、 半導体層を中央に挟んでゲート絶縁膜と拡散原子保持皮
膜とが互いに別の面に形成されているためゲート絶縁膜
内への拡散原子の拡散導入が起こらず、しかも、半導体
層のゲート電極と対応する部位には残留するフォトレジ
スト層に遮られて拡散原子保持皮膜が積層されないこと
から、この拡散原子保持皮膜を介してソース電極とドレ
イン電極とが電気的に接続されることがないため、この
拡散原子保持皮膜をも除去する必要が無い。
ト絶縁膜、半導体層、及び、フォトレジスト層を順次積
層する積層工程と、 上記基板側から光照射してゲート電極に相当する部位以
外のフォトレジスト層を露光する露光工程と、 露光された部位のフォトレジスト層を現像処理により選
択的に除去する現像工程と、 上記ゲート電極と対応する部位にフォトレジスト層が部
分的に残留する半導体層上に、３価又は５価の原子を保
持する絶縁性の拡散原子保持皮膜を積層する皮膜積層工
程と、 上記フォトレジスト層とこのフォトレジスト層上に積層
された拡散原子保持皮膜とを除去する除去工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備し、 半導体層を中央に挟んでゲート絶縁膜と拡散原子保持皮
膜とが互いに別の面に形成されているためゲート絶縁膜
内への拡散原子の拡散導入が起こらず、しかも、半導体
層のゲート電極と対応する部位には残留するフォトレジ
スト層に遮られて拡散原子保持皮膜が積層されないこと
から、この拡散原子保持皮膜を介してソース電極とドレ
イン電極とが電気的に接続されることがないため、この
拡散原子保持皮膜をも除去する必要が無い。
一方、請求項２に係る発明によれば、
光不透過性のゲート電極が形成された基板面上に、ゲー
ト絶縁膜、半導体層、絶縁層、及び、フォトレジスト層
を順次積層する積層工程と、上記基板側から光照射して
ゲート電極に相当する部位以外のフォトレジスト層を露
光する露光工程と、 露光された部位のフォトレジスト層を現像処理により選
択的に除去すると共に、除去されたフォトレジスト層か
ら露出する絶縁層を現像処理により選択的に除去する現
像工程と、 残留するフォトレジスト層を除去した後、上記ゲート電
極と対応する部位に絶縁層が部分的に残留する半導体層
上に、３価又は５価の原子を保持し、かつ、光エネルギ
が照射されてもその絶縁性を維持する拡散原子保持皮膜
を積層する皮膜積層工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備し、 半導体層を中央に挟んでゲート絶縁膜と拡散原子保持皮
膜とが〃いに別の面に形成されているためゲート絶縁膜
内への拡散原子の拡散導入が起こらないと共に、半導体
層のゲートＮ極と対応する部位には絶縁層が設けられて
いるため製造途上において半導体層の上記部位が露出す
ることがなく、かつ、拡散原子保持皮膜は光エネルギが
照射されてもその絶縁性を維持する性質を具備し、この
拡散原子保持皮膜を介してソース電極とドレイン電極と
が電気的に接続されることがないため、この拡散原子保
持皮膜を除去する必要が無い。
ト絶縁膜、半導体層、絶縁層、及び、フォトレジスト層
を順次積層する積層工程と、上記基板側から光照射して
ゲート電極に相当する部位以外のフォトレジスト層を露
光する露光工程と、 露光された部位のフォトレジスト層を現像処理により選
択的に除去すると共に、除去されたフォトレジスト層か
ら露出する絶縁層を現像処理により選択的に除去する現
像工程と、 残留するフォトレジスト層を除去した後、上記ゲート電
極と対応する部位に絶縁層が部分的に残留する半導体層
上に、３価又は５価の原子を保持し、かつ、光エネルギ
が照射されてもその絶縁性を維持する拡散原子保持皮膜
を積層する皮膜積層工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備し、 半導体層を中央に挟んでゲート絶縁膜と拡散原子保持皮
膜とが〃いに別の面に形成されているためゲート絶縁膜
内への拡散原子の拡散導入が起こらないと共に、半導体
層のゲートＮ極と対応する部位には絶縁層が設けられて
いるため製造途上において半導体層の上記部位が露出す
ることがなく、かつ、拡散原子保持皮膜は光エネルギが
照射されてもその絶縁性を維持する性質を具備し、この
拡散原子保持皮膜を介してソース電極とドレイン電極と
が電気的に接続されることがないため、この拡散原子保
持皮膜を除去する必要が無い。
［実施例］
以下、本発明の実施例について図面を参照して詳細に説
明する。
明する。
Ｏ第一実施例
この実施例は、請求項１に係る発明を第１図〜第２図に
示したＭＯＳ型トランジスタに適用したものである。
示したＭＯＳ型トランジスタに適用したものである。
まず、第３図（Ａ）に示すように、ガラス基板１０ＹＡ
ガラス社製商品名ＨＡ−４０） （１）上に、ＳｉＨ
４とＮ２０との混合ガスを用いたプラズマＣＶＤ法にて
厚さ１μｍのシリコン酸化膜製拡散抑制御１ｌ（１０）
を被着し、かつ、その面上に、スパッタリング法により
厚さ１０００オングストローム−のモリブデン（ＭＯ）
製ゲート電極形成用金属膜（５°）を着膜させた後、こ
の面上のゲート電極形成部位にフォトリソグラフィー法
によりレジスト膜（ｒ）を形成する。
ガラス社製商品名ＨＡ−４０） （１）上に、ＳｉＨ
４とＮ２０との混合ガスを用いたプラズマＣＶＤ法にて
厚さ１μｍのシリコン酸化膜製拡散抑制御１ｌ（１０）
を被着し、かつ、その面上に、スパッタリング法により
厚さ１０００オングストローム−のモリブデン（ＭＯ）
製ゲート電極形成用金属膜（５°）を着膜させた後、こ
の面上のゲート電極形成部位にフォトリソグラフィー法
によりレジスト膜（ｒ）を形成する。
次いで、エツチング処理により第３図（Ｂ）に示すよう
なゲート電極（５）を形成し、この面上に３５０℃の条
件下、プラズマＣＶＤ法により厚さ１０００オングスト
ロームの５ｉ０２１４ゲート絶縁膜用皮膜（４°）を被
着しく第３図Ｃ参照）、かつ、６００℃、５時間の加熱
処理を施して上記皮膜を緻密化させた後、５５０℃の条
件下、減圧ＣＶＤ法に、より厚さ５００オングストロー
ムの半導体層形成用のアモルファスシリコン膜を連続的
に被着させる。
なゲート電極（５）を形成し、この面上に３５０℃の条
件下、プラズマＣＶＤ法により厚さ１０００オングスト
ロームの５ｉ０２１４ゲート絶縁膜用皮膜（４°）を被
着しく第３図Ｃ参照）、かつ、６００℃、５時間の加熱
処理を施して上記皮膜を緻密化させた後、５５０℃の条
件下、減圧ＣＶＤ法に、より厚さ５００オングストロー
ムの半導体層形成用のアモルファスシリコン膜を連続的
に被着させる。
更に、炉中において６００℃、５時間の加熱処理を施し
、上記アモルファスシリコン膜を結晶化させてポリシリ
コン膜の半導体層（３）とした（第３図Ｃ参照）。
、上記アモルファスシリコン膜を結晶化させてポリシリ
コン膜の半導体層（３）とした（第３図Ｃ参照）。
尚、プラズマＣＶＤ法と減圧ＣＶＤ法によりゲート絶縁
膜用皮膜（４°）と半導体層（３）とを連続的に被着さ
せているが、この方法に換えてマルチ・ターゲットを用
いたスパッタリング法を採っでも、真空を破らずに上記
山皮膜（４’＞ （３）の連続的形成が可能である。
膜用皮膜（４°）と半導体層（３）とを連続的に被着さ
せているが、この方法に換えてマルチ・ターゲットを用
いたスパッタリング法を採っでも、真空を破らずに上記
山皮膜（４’＞ （３）の連続的形成が可能である。
次に、第３図（Ｄ）に示すように上記半導体層（３）面
上にポジ型のフォトレジストＭｌ（ｒ’）を全面に塗布
形成し、かつ、第３図（Ｅ）に示すようにガラス基板（
１）側からゲート電極（５）を介し露光処理を施して露
光部位のフォトレジスト層（「°）を現像剤により溶解
可能な性質に変化させた後、現像剤で上記露光部位を溶
解除去しレジストＨ（ｒ）を形成する（第３図１参照）
。
上にポジ型のフォトレジストＭｌ（ｒ’）を全面に塗布
形成し、かつ、第３図（Ｅ）に示すようにガラス基板（
１）側からゲート電極（５）を介し露光処理を施して露
光部位のフォトレジスト層（「°）を現像剤により溶解
可能な性質に変化させた後、現像剤で上記露光部位を溶
解除去しレジストＨ（ｒ）を形成する（第３図１参照）
。
次いで、常温下、ＰＨと５ＩＨ４の混合ガスを用いたプ
ラズマＣＶＤ法により上記全面に１％のリンを含んだ厚
さ １００〜３００オングストロームのアモルファスシ
リコン製ドープ躾（２）を被着しく第３図Ｃ参照）、ア
ッシングし、かつ、アセトンやエタノール等有機溶剤中
に浸漬して上記レジスト膜（ｒ）を除去すると共に、こ
のレジスト膜（ｒ）に積層されたドープＦＪ （２）を
も除去し、半導体層（３）のソース・ドレイン電極形成
部位と隣接するドープ膜（２）のみを残留させる（第３
図１参照）。
ラズマＣＶＤ法により上記全面に１％のリンを含んだ厚
さ １００〜３００オングストロームのアモルファスシ
リコン製ドープ躾（２）を被着しく第３図Ｃ参照）、ア
ッシングし、かつ、アセトンやエタノール等有機溶剤中
に浸漬して上記レジスト膜（ｒ）を除去すると共に、こ
のレジスト膜（ｒ）に積層されたドープＦＪ （２）を
も除去し、半導体層（３）のソース・ドレイン電極形成
部位と隣接するドープ膜（２）のみを残留させる（第３
図１参照）。
次に、この面上にプラズマＣＶＤ法により厚さ７０００
オングストロームの５ｉ０２製パシベーシヨン膜（８）
を被着しく第３図１参照）、かつ、大気中においてガラ
ス基板（１）の反対側からＸｅＣｌエキシマレーザ（波
長３０８ ｒｖ）を照射し、上記ドープＩＩ（２）全面
を１シヨツト２００〜８００ＩＪ／ ｃｉの条件で加熱
処理する。この加熱処理により露光されたドープ膜（２
）が軟化すると共にその膜内のリン原子が熱拡散し、こ
のドープｌ１ｌ（２）と隣接した半導体層（３）にリン
原子が拡散導入されて、第３図（Ｊ）に示すようにソー
ス・ドレイン電極（６）（７）が形成される。
オングストロームの５ｉ０２製パシベーシヨン膜（８）
を被着しく第３図１参照）、かつ、大気中においてガラ
ス基板（１）の反対側からＸｅＣｌエキシマレーザ（波
長３０８ ｒｖ）を照射し、上記ドープＩＩ（２）全面
を１シヨツト２００〜８００ＩＪ／ ｃｉの条件で加熱
処理する。この加熱処理により露光されたドープ膜（２
）が軟化すると共にその膜内のリン原子が熱拡散し、こ
のドープｌ１ｌ（２）と隣接した半導体層（３）にリン
原子が拡散導入されて、第３図（Ｊ）に示すようにソー
ス・ドレイン電極（６）（７）が形成される。
次いで、上記パシベーションＭｌ（８）の所定部位にバ
ッフ７−ドフツ酸（フッ酸とフッ化アンモンを重石比１
：１０の割合いで混合させた混合物）で構成されたエツ
チング剤を用いるウェットエツチング法によりコンタク
トホール（８１）〜（８３）を開口し、かつ、Ａｊ−８
ｉ系の合金で構成された配線用金属（９１）〜（９３）
を取付けて第７図（Ｋ）に示すようなｎ型のＭＯＳトラ
ンジスタを得るものである。
ッフ７−ドフツ酸（フッ酸とフッ化アンモンを重石比１
：１０の割合いで混合させた混合物）で構成されたエツ
チング剤を用いるウェットエツチング法によりコンタク
トホール（８１）〜（８３）を開口し、かつ、Ａｊ−８
ｉ系の合金で構成された配線用金属（９１）〜（９３）
を取付けて第７図（Ｋ）に示すようなｎ型のＭＯＳトラ
ンジスタを得るものである。
そして、この実施例に係る製造方法においては、上記半
導体層（３）を中央に挟んでゲート絶縁膜用皮膜（４°
）とドープ膜（２）とが互いに別の面に形成され、ドー
プ積層 （２）とゲート絶縁膜用度Ｉ！（４°）とが非
接触でゲート絶縁膜用皮膜（４°）内へのリン原子の拡
散導入が起らないため、ゲート絶縁膜（４）の絶縁耐圧
低下に伴うトランジスタの特性劣化を防止できる利点を
有している。
導体層（３）を中央に挟んでゲート絶縁膜用皮膜（４°
）とドープ膜（２）とが互いに別の面に形成され、ドー
プ積層 （２）とゲート絶縁膜用度Ｉ！（４°）とが非
接触でゲート絶縁膜用皮膜（４°）内へのリン原子の拡
散導入が起らないため、ゲート絶縁膜（４）の絶縁耐圧
低下に伴うトランジスタの特性劣化を防止できる利点を
有している。
また、半導体１！（３）面上に形成されるドー１１１（
２）は連続しておらず、このドープＩＩ （２）を介し
てソース電極（６）とドレイン電極（７）とが電気的に
接続されることがないため、このドープ膜（２）を半導
体層（３）から除去する必要がなく、従来法に較べて製
造工程数の低減が図れ生産性が向上する利点を有してい
る。
２）は連続しておらず、このドープＩＩ （２）を介し
てソース電極（６）とドレイン電極（７）とが電気的に
接続されることがないため、このドープ膜（２）を半導
体層（３）から除去する必要がなく、従来法に較べて製
造工程数の低減が図れ生産性が向上する利点を有してい
る。
また、この実施例においては、熱エネルギ照射工程（第
３図Ｊに示す工程）時に半導体層（３）のチャンネル形
成領域がエキシマレーザにより照射されて再結晶化する
ため、電界効果移動度が５０〜１００ｄ／ Ｖ、Ｓとい
う高い値となりその動作特性が更に向上する利点を有し
ている。
３図Ｊに示す工程）時に半導体層（３）のチャンネル形
成領域がエキシマレーザにより照射されて再結晶化する
ため、電界効果移動度が５０〜１００ｄ／ Ｖ、Ｓとい
う高い値となりその動作特性が更に向上する利点を有し
ている。
◎ｔＪＪＬ勇
この実施例は、請求項２に係る発明を第１図〜第２図に
示したＭＯＳ型トランジスタに適用したものである。
示したＭＯＳ型トランジスタに適用したものである。
まず、第４図（Ａ）に示すように、ガラス基板（ＨＯＹ
Ａガラス社製商品名Ｎ＾−４０）（１）上に、ＳｉＨと
Ｎ２０との混合ガスを用いたプラズマＣＶＤ法にて厚さ
１μｍのシリコン酸化膜製拡散抑制御（１Ｇ）を被着し
、かつ、その面上に、スパッタリング法により厚さ１０
００オングストロームのモリブデン（ＭＯ）製ゲート電
極形成用金属膜（５゛）を着膜させた後、この面上のゲ
ート電極形成部位にフォトリソグラフィー法によりレジ
スト膜（ｒ）を形成する。
Ａガラス社製商品名Ｎ＾−４０）（１）上に、ＳｉＨと
Ｎ２０との混合ガスを用いたプラズマＣＶＤ法にて厚さ
１μｍのシリコン酸化膜製拡散抑制御（１Ｇ）を被着し
、かつ、その面上に、スパッタリング法により厚さ１０
００オングストロームのモリブデン（ＭＯ）製ゲート電
極形成用金属膜（５゛）を着膜させた後、この面上のゲ
ート電極形成部位にフォトリソグラフィー法によりレジ
スト膜（ｒ）を形成する。
次いで、エツチング処理により第４図（Ｂ）に示すよう
なゲート電極（５）を形成し、この面上に３５０℃の条
件下、プラズマＣＶＤ法により厚さ１０００オングスト
ロームのＳｉＯ２製ゲート絶縁膜用皮膜（４°）を被着
しく第４図Ｃ参照）、かつ、６００℃、５時間の加熱処
理を施して上記皮膜を緻密化させた後、５５０℃の条件
下、減圧ｃｖｏａにより厚さ５００オ゛ングストＯ−ム
の半導体層形成用のアモルファスシリコン膜を被着させ
ると共に、この面上に３５０℃の条件下、プラズマＣＶ
Ｄ法により厚さ１０００〜３０００オングストロームの
５ｔＯ２製絶縁層絶縁膜（１００°）を被着させた。更
に、炉中において、６００℃、５時間の加熱処理を施し
、上記アモルファスシリコン膜を結晶化させてポリシリ
コン膜の半導体層（３）とした（第４図Ｃ参照）。
なゲート電極（５）を形成し、この面上に３５０℃の条
件下、プラズマＣＶＤ法により厚さ１０００オングスト
ロームのＳｉＯ２製ゲート絶縁膜用皮膜（４°）を被着
しく第４図Ｃ参照）、かつ、６００℃、５時間の加熱処
理を施して上記皮膜を緻密化させた後、５５０℃の条件
下、減圧ｃｖｏａにより厚さ５００オ゛ングストＯ−ム
の半導体層形成用のアモルファスシリコン膜を被着させ
ると共に、この面上に３５０℃の条件下、プラズマＣＶ
Ｄ法により厚さ１０００〜３０００オングストロームの
５ｔＯ２製絶縁層絶縁膜（１００°）を被着させた。更
に、炉中において、６００℃、５時間の加熱処理を施し
、上記アモルファスシリコン膜を結晶化させてポリシリ
コン膜の半導体層（３）とした（第４図Ｃ参照）。
次に、第４図（Ｄ）に示すように上記絶縁層用皮ｙ！（
１００°）面上にポジ型のフォトレジスト膜（「°）を
全面に塗布形成し、かつ、第４図（Ｅ）に示すようにガ
ラス基板（１）側からゲート電極（５）を介し露光処理
を施して露光部位のフォトレジスト層（ｒｏ）を現像剤
により溶解可能な性質に変化させた後、現像剤で上記露
光部位を溶解除去しレジストｌ！１（ｒ）を形成する（
第４図１参照）すると共に、このレジスト膜（ｒ）から
露出する５１０２製絶縁層用皮膜（１０Ｇ’ ）を上記
バッフ７−ドフツ酸で構成されたエツチング剤を用いる
ウェットエツチング法により除去して絶縁＠ （１０Ｇ
）を形成しく第４図Ｃ参照）、更に、０２アツシング処
理により上記絶縁層（１０Ｇ）上のレジスト層（ｒ）を
も除去する。
１００°）面上にポジ型のフォトレジスト膜（「°）を
全面に塗布形成し、かつ、第４図（Ｅ）に示すようにガ
ラス基板（１）側からゲート電極（５）を介し露光処理
を施して露光部位のフォトレジスト層（ｒｏ）を現像剤
により溶解可能な性質に変化させた後、現像剤で上記露
光部位を溶解除去しレジストｌ！１（ｒ）を形成する（
第４図１参照）すると共に、このレジスト膜（ｒ）から
露出する５１０２製絶縁層用皮膜（１０Ｇ’ ）を上記
バッフ７−ドフツ酸で構成されたエツチング剤を用いる
ウェットエツチング法により除去して絶縁＠ （１０Ｇ
）を形成しく第４図Ｃ参照）、更に、０２アツシング処
理により上記絶縁層（１０Ｇ）上のレジスト層（ｒ）を
も除去する。
次いで、純水で希釈したフッ酸（１００：１ ）により
ポリシリコン膜の半導体１１（３）表面を処理し、かつ
、常温下、ＰＨ３とＳｉＨ４とＮ２０の混合ガスを用い
たプラズマＣＶＤ法により、上記全面に１％のリンを含
んだ厚さ１００〜３００オングストロームのＳ ｉ Ｏ
２製ドープＩＩ（２）を−様に被着させた後（第４図１
参照）、この面上にプラズマＣＶＤ法により厚さ１００
０オングストロームの５ｉｎ２製パシベーシヨン膜（８
）を被着しく第４図１参照）、かつ、大気中においてガ
ラス基板（１）の反対側からＸｅＣ１エキシマレーザ（
波長３０８ ｎｇ＋）を照射し、上記ドープ膜（２）全
面を１シヨツト２００〜８００ｓＪ／ ｃｄの条件で加
熱処理する。この加熱処理により露光されたドープ膜（
２）が軟化すると共にその膜内のリン原子が熱拡散し、
このドープ膜（２）と隣接した半導体ＩＩ （３）にリ
ン原子が拡散導入されて、第４図（Ｊ）に示すようにソ
ース・ドレイン電極（６）（７）が形成される。
ポリシリコン膜の半導体１１（３）表面を処理し、かつ
、常温下、ＰＨ３とＳｉＨ４とＮ２０の混合ガスを用い
たプラズマＣＶＤ法により、上記全面に１％のリンを含
んだ厚さ１００〜３００オングストロームのＳ ｉ Ｏ
２製ドープＩＩ（２）を−様に被着させた後（第４図１
参照）、この面上にプラズマＣＶＤ法により厚さ１００
０オングストロームの５ｉｎ２製パシベーシヨン膜（８
）を被着しく第４図１参照）、かつ、大気中においてガ
ラス基板（１）の反対側からＸｅＣ１エキシマレーザ（
波長３０８ ｎｇ＋）を照射し、上記ドープ膜（２）全
面を１シヨツト２００〜８００ｓＪ／ ｃｄの条件で加
熱処理する。この加熱処理により露光されたドープ膜（
２）が軟化すると共にその膜内のリン原子が熱拡散し、
このドープ膜（２）と隣接した半導体ＩＩ （３）にリ
ン原子が拡散導入されて、第４図（Ｊ）に示すようにソ
ース・ドレイン電極（６）（７）が形成される。
次いで、上記パシベーション膜（８）の所定部位にバッ
フアートフッ酸で構°成されたエツチング剤を用いるウ
ェットエツチング法によりコンタクトホール（８１）〜
（８３）を開口し、かつ、Ａｊ−８ｉ系の合金で構成さ
れた配線用金属（９１）〜（９３）を取付けて第４図（
Ｋ）に示すようなｎ型のＭＯＳトランジスタを得るもの
である。
フアートフッ酸で構°成されたエツチング剤を用いるウ
ェットエツチング法によりコンタクトホール（８１）〜
（８３）を開口し、かつ、Ａｊ−８ｉ系の合金で構成さ
れた配線用金属（９１）〜（９３）を取付けて第４図（
Ｋ）に示すようなｎ型のＭＯＳトランジスタを得るもの
である。
そして、この実施例に係る製造方法においても、上記半
導体層（３）を中央に挟んでゲート絶縁膜用皮膜（４°
）とドープ膜（２）とが互いに別の面に形成され、ドー
プ膜（２）とゲート絶縁膜用皮膜（４′）とが非接触で
ゲート絶縁膜用皮膜（４°）内へのリン原子の拡散導入
が起らないため、ゲート絶縁１１（４）の絶縁耐圧低下
に伴うトランジスタの特性劣化を防止できる利点を有し
ている。
導体層（３）を中央に挟んでゲート絶縁膜用皮膜（４°
）とドープ膜（２）とが互いに別の面に形成され、ドー
プ膜（２）とゲート絶縁膜用皮膜（４′）とが非接触で
ゲート絶縁膜用皮膜（４°）内へのリン原子の拡散導入
が起らないため、ゲート絶縁１１（４）の絶縁耐圧低下
に伴うトランジスタの特性劣化を防止できる利点を有し
ている。
また、半導体層（３）のゲート電極（５）と対応する部
位には絶縁層（１０Ｇ）が設けられ製造途上において上
記部位の半導体１１（３）表面が露出されないため、こ
の部位がエツチング剤等により汚染されなくなってトラ
ンジスタの特性劣化を防止できる利点を有している。
位には絶縁層（１０Ｇ）が設けられ製造途上において上
記部位の半導体１１（３）表面が露出されないため、こ
の部位がエツチング剤等により汚染されなくなってトラ
ンジスタの特性劣化を防止できる利点を有している。
更に、上記ドープ膜（２）は、リンを含んだＳ ｉ Ｏ
２にて構成され、光エネルギが照射されてもその絶縁性
を維持する性質を具備しているため、このドープＪｌ！
（２）を介してソース電極（６）とドレイン電極（７）
とが電気的に接続されることがないため、このドープ膜
（２）を半導体層（３）から除去する必要がなく、従来
法に較べて製造工程数の低減が図れ生産性が向上する利
点を有している。
２にて構成され、光エネルギが照射されてもその絶縁性
を維持する性質を具備しているため、このドープＪｌ！
（２）を介してソース電極（６）とドレイン電極（７）
とが電気的に接続されることがないため、このドープ膜
（２）を半導体層（３）から除去する必要がなく、従来
法に較べて製造工程数の低減が図れ生産性が向上する利
点を有している。
尚、上述した第一実施例〜第二実施例においてはｐ型の
ＭＯＳトランジスタに触れなかったが、この場合、ドー
プ膜として３価の原子が導入された材料を用いればよい
。
ＭＯＳトランジスタに触れなかったが、この場合、ドー
プ膜として３価の原子が導入された材料を用いればよい
。
［発明の効果］
請求項１に係る発明によれば、
半導体層を中央に挟んでゲート絶縁膜と拡散原子保持皮
膜とが互いに別の面に形成されているためゲート絶縁膜
内への拡散原子の拡散導入が起こらず、しかも、半導体
層のゲート電極と対応する部位には残留するフォトレジ
スト層に遮られて拡散原子保持皮膜が積層されないこと
から、この拡７敗原子保持皮膜を介してソース電極とド
レイン電極とが電気的に接続されることがないためこの
拡散原子保持皮膜をも除去する必要が無い。
膜とが互いに別の面に形成されているためゲート絶縁膜
内への拡散原子の拡散導入が起こらず、しかも、半導体
層のゲート電極と対応する部位には残留するフォトレジ
スト層に遮られて拡散原子保持皮膜が積層されないこと
から、この拡７敗原子保持皮膜を介してソース電極とド
レイン電極とが電気的に接続されることがないためこの
拡散原子保持皮膜をも除去する必要が無い。
従って、ゲート絶縁膜内への拡散原子の拡散導入が起こ
らないため動作特性の優れたＭＯＳ型半導体装置を提供
できる効果を有しており、更に、ゲート絶縁膜用皮膜や
拡散原子保持皮膜を除去する必要が無いため製造工程数
の低減が図れて生産性が向上する効果を有している。
らないため動作特性の優れたＭＯＳ型半導体装置を提供
できる効果を有しており、更に、ゲート絶縁膜用皮膜や
拡散原子保持皮膜を除去する必要が無いため製造工程数
の低減が図れて生産性が向上する効果を有している。
一方、請求項２に係る発明によれば、
半導体層を中央に挟んでゲート絶縁膜と拡散原子保持皮
膜とが互いに別の面に形成されているためゲート絶縁膜
内への拡散原子の拡散導入が起こらないと共に、半導体
層のゲート電極と対応する部位には絶縁層が設けられて
いるため製造途上において半導体層の上記部位が露出す
ることがなく、かつ、拡散原子保持皮膜は光エネルギが
照射されてもその絶縁性を維持する性質を具備し、この
拡散原子保持皮膜を介してソース電極とドレイン電極と
が電気的に接続されることがないためこの拡散原子保持
皮膜を除去する必要が無い。
膜とが互いに別の面に形成されているためゲート絶縁膜
内への拡散原子の拡散導入が起こらないと共に、半導体
層のゲート電極と対応する部位には絶縁層が設けられて
いるため製造途上において半導体層の上記部位が露出す
ることがなく、かつ、拡散原子保持皮膜は光エネルギが
照射されてもその絶縁性を維持する性質を具備し、この
拡散原子保持皮膜を介してソース電極とドレイン電極と
が電気的に接続されることがないためこの拡散原子保持
皮膜を除去する必要が無い。
従って、製造途上において半導体層のチャンネル形成領
域が汚染され難く、かつ、ゲート絶縁膜内への拡散原子
の拡散導入が起こらないため動作特性の優れたＭＯＳ型
半導体装置を提供できる効果を有しており、 更に、ゲート絶縁膜用皮膜や拡散原子保持皮膜を除去す
る必要が無いため製造工程数の低減が図れて生産性が向
上する効果を有している。
域が汚染され難く、かつ、ゲート絶縁膜内への拡散原子
の拡散導入が起こらないため動作特性の優れたＭＯＳ型
半導体装置を提供できる効果を有しており、 更に、ゲート絶縁膜用皮膜や拡散原子保持皮膜を除去す
る必要が無いため製造工程数の低減が図れて生産性が向
上する効果を有している。
第１図〜第４図は本発明の実施例を示しており、第１図
は第一実施例に係るＭＯＳ型トランジスタの概略斜視図
、第２図は第１図の■−■面断面図、第３図（Ａ）〜（
Ｋ）はこの第一実施例に係るＭＯＳ型トランジスタの製
造工程図、第４図（Ａ）〜（Ｋ）は第二実施例に係るＭ
ＯＳ型トランジスタの［造工程図を示し、また、第５図
は従来の「逆スタガー型」のＭＯＳ型半導体装置の概略
斜視図、第６図は第５図のＶＩ−Ｖ１１側面図、第７図
は従来の「スタガー型」のＭＯＳ型半導体装置の概略斜
視図、第８図は第７図の■−■面断面図を示し、また、
第９図（Ａ）〜（Ｃ）、第１０図（Ａ）〜（Ｆ）、及び
、第１１図（Ａ）〜（Ｈ）は、夫々、従来のＭＯＳ型半
導体装置の製造工程を示す工程図である。 ［符号説明］ （１）・・・ガラス基板 （２）・・・ドープ膜 （３） −・・半導体層 （４）・・・ゲート絶縁膜 （５）・・・ゲート電極 （６）・・・ソース電極 （７）・・・ドレイン電極 特 許 出 願 人 富士ゼロックス株式会社代 理
人 弁理士 中 村 智 廣 （外２名
）第 ３ 図 第 図 第 ３ 図 第 図 第 図 ＋１ｆｒｌｌｌｌｌ 第４図 第 ７ 図 第 図 第 図 ＪＬ Ｌ 第１０図 第１１図 １ｊｊｌｌｌｌｌ 第１０図 第１１図
は第一実施例に係るＭＯＳ型トランジスタの概略斜視図
、第２図は第１図の■−■面断面図、第３図（Ａ）〜（
Ｋ）はこの第一実施例に係るＭＯＳ型トランジスタの製
造工程図、第４図（Ａ）〜（Ｋ）は第二実施例に係るＭ
ＯＳ型トランジスタの［造工程図を示し、また、第５図
は従来の「逆スタガー型」のＭＯＳ型半導体装置の概略
斜視図、第６図は第５図のＶＩ−Ｖ１１側面図、第７図
は従来の「スタガー型」のＭＯＳ型半導体装置の概略斜
視図、第８図は第７図の■−■面断面図を示し、また、
第９図（Ａ）〜（Ｃ）、第１０図（Ａ）〜（Ｆ）、及び
、第１１図（Ａ）〜（Ｈ）は、夫々、従来のＭＯＳ型半
導体装置の製造工程を示す工程図である。 ［符号説明］ （１）・・・ガラス基板 （２）・・・ドープ膜 （３） −・・半導体層 （４）・・・ゲート絶縁膜 （５）・・・ゲート電極 （６）・・・ソース電極 （７）・・・ドレイン電極 特 許 出 願 人 富士ゼロックス株式会社代 理
人 弁理士 中 村 智 廣 （外２名
）第 ３ 図 第 図 第 ３ 図 第 図 第 図 ＋１ｆｒｌｌｌｌｌ 第４図 第 ７ 図 第 図 第 図 ＪＬ Ｌ 第１０図 第１１図 １ｊｊｌｌｌｌｌ 第１０図 第１１図
Claims (2)
- （１）絶縁性基板と、この基板上に設けられたゲート電
極と、ゲート絶縁膜を介し上記ゲート電極に対向して設
けられた半導体層と、この半導体層に設けられたソース
・ドレイン電極とを備えるＭＯＳ型半導体装置の製造方
法において、 光不透過性のゲート電極が形成された基板面上に、ゲー
ト絶縁膜、半導体層、及び、フォトレジスト層を順次積
層する積層工程と、 上記基板側から光照射してゲート電極に相当する部位以
外のフォトレジスト層を露光する露光工程と、 露光された部位のフォトレジスト層を現像処理により選
択的に除去する現像工程と、 上記ゲート電極と対応する部位にフォトレジスト層が部
分的に残留する半導体層上に、３価又は５価の原子を保
持する絶縁性の拡散原子保持皮膜を積層する皮膜積層工
程と、 上記フォトレジスト層とこのフォトレジスト層上に積層
された拡散原子保持皮膜とを除去する除去工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備することを特徴とするＭＯＳ型半導体装置の製
造方法。 - （２）絶縁性基板と、この基板上に設けられたゲート電
極と、ゲート絶縁膜を介し上記ゲート電極に対向して設
けられた半導体層と、この半導体層に設けられたソース
・ドレイン電極とを備えるＭＯＳ型半導体装置の製造方
法において、 光不透過性のゲート電極が形成された基板面上に、ゲー
ト絶縁膜、半導体層、絶縁層、及び、フォトレジスト層
を順次積層する積層工程と、上記基板側から光照射して
ゲート電極に相当する部位以外のフォトレジスト層を露
光する露光工程と、 露光された部位のフォトレジスト層を現像処理により選
択的に除去すると共に、除去されたフォトレジスト層か
ら露出する絶縁層を現像処理により選択的に除去する現
像工程と、 残留するフォトレジスト層を除去した後、上記ゲート電
極と対応する部位に絶縁層が部分的に残留する半導体層
上に、３価又は５価の原子を保持し、かつ、光エネルギ
が照射されてもその絶縁性を維持する拡散原子保持皮膜
を積層する皮膜積層工程と、 上記基板の反対側から拡散原子保持皮膜へ光エネルギを
照射し、この拡散原子保持皮膜からこれと隣接する半導
体層へ３価又は５価の原子を拡散させてソース・ドレイ
ン電極を形成する光エネルギ照射工程、 とを具備することを特徴とするＭＯＳ型半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29761789A JP2819694B2 (ja) | 1989-11-17 | 1989-11-17 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29761789A JP2819694B2 (ja) | 1989-11-17 | 1989-11-17 | Ｍｏｓ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03159250A true JPH03159250A (ja) | 1991-07-09 |
| JP2819694B2 JP2819694B2 (ja) | 1998-10-30 |
Family
ID=17848877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29761789A Expired - Lifetime JP2819694B2 (ja) | 1989-11-17 | 1989-11-17 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819694B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147415A (ja) * | 1993-06-21 | 1995-06-06 | Gold Star Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH07161999A (ja) * | 1993-10-06 | 1995-06-23 | Micron Semiconductor Inc | 薄フィルム電界効果形トランジスターの形成方法 |
| US5858821A (en) * | 1993-05-12 | 1999-01-12 | Micron Technology, Inc. | Method of making thin film transistors |
| US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
| JP2001223174A (ja) * | 1999-12-28 | 2001-08-17 | Xerox Corp | 半導体材料をドープする方法 |
| US6344378B1 (en) | 1999-03-01 | 2002-02-05 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors |
| US6441468B1 (en) | 1995-12-14 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2003318193A (ja) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | デバイス、その製造方法及び電子装置 |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| US11935963B2 (en) | 2018-03-23 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1989
- 1989-11-17 JP JP29761789A patent/JP2819694B2/ja not_active Expired - Lifetime
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858821A (en) * | 1993-05-12 | 1999-01-12 | Micron Technology, Inc. | Method of making thin film transistors |
| US6376287B1 (en) | 1993-05-12 | 2002-04-23 | Micron Technology, Inc. | Method of making field effect |
| JPH07147415A (ja) * | 1993-06-21 | 1995-06-06 | Gold Star Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US6251714B1 (en) | 1993-10-06 | 2001-06-26 | Micron Technology, Inc. | Method of making thin film field effect transistors |
| JPH07161999A (ja) * | 1993-10-06 | 1995-06-23 | Micron Semiconductor Inc | 薄フィルム電界効果形トランジスターの形成方法 |
| US5923965A (en) * | 1993-10-06 | 1999-07-13 | Micron Technology, Inc. | Thin film transistors and method of making |
| US6025215A (en) * | 1993-10-06 | 2000-02-15 | Micron Technology, Inc. | Method of making field effect transistors |
| US5847406A (en) * | 1993-10-06 | 1998-12-08 | Micron Technology, Inc. | Thin film field effect transistor |
| US6150201A (en) * | 1993-10-06 | 2000-11-21 | Micron Technology, Inc. | Methods of forming top-gated thin film field effect transistors |
| US6235562B1 (en) | 1993-10-06 | 2001-05-22 | Micron Technology, Inc. | Method of making field effect transistors |
| US5807769A (en) * | 1993-10-06 | 1998-09-15 | Micron Technology, Inc. | Methods of making thin film transistors |
| US6867434B2 (en) | 1995-11-17 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display with an organic leveling layer |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| US6787887B2 (en) | 1995-12-14 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6441468B1 (en) | 1995-12-14 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6445059B1 (en) | 1995-12-14 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
| US6344378B1 (en) | 1999-03-01 | 2002-02-05 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors |
| US6504170B1 (en) | 1999-03-01 | 2003-01-07 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, and a thin film transistor |
| US7329552B2 (en) | 1999-03-01 | 2008-02-12 | Micron Technology, Inc. | Field effect transistor fabrication methods, field emission device fabrication methods, and field emission device operational methods |
| JP2001223174A (ja) * | 1999-12-28 | 2001-08-17 | Xerox Corp | 半導体材料をドープする方法 |
| JP2003318193A (ja) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | デバイス、その製造方法及び電子装置 |
| US11935963B2 (en) | 2018-03-23 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2819694B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193803B2 (ja) | 半導体素子の作製方法 | |
| JP2923700B2 (ja) | 半導体装置およびその作製方法 | |
| WO2015123903A1 (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| WO2015123913A1 (zh) | 制作低温多晶硅薄膜晶体管和阵列基板的方法 | |
| US7271041B2 (en) | Method for manufacturing thin film transistor | |
| JPH03159250A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US20050184293A1 (en) | Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus | |
| JPH02177443A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| US4704784A (en) | Method of making thin film field effect transistors for a liquid crystal display device | |
| KR100488959B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 | |
| KR100522436B1 (ko) | 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법 | |
| JPH03194937A (ja) | 薄膜トランジスタの製造方法 | |
| JP2916524B2 (ja) | 薄膜半導体装置 | |
| JP3146702B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03159249A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP2585860B2 (ja) | 半導体装置およびその作製方法 | |
| JP3316203B2 (ja) | 半導体素子の作製方法 | |
| JP3336274B2 (ja) | 半導体装置の作製方法 | |
| US20200111818A1 (en) | Low temperature poly-silicon thin film transistor array substrate and method of producing the same | |
| JPH04206837A (ja) | 半導体装置の製造方法 | |
| JP3426163B2 (ja) | 液晶表示装置 |