JPH02177443A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の４！ｔ？Ｉ Ｃ従来の技術 Ｄ　発明が解決しようとする課題 Ｂ　！！題を解決するための手段 Ｆ　作用 Ｇ　実施例 １（発明の効果 八、産業上の利用分野 本発明は薄膜トランジスタの製造方法、即ら薄膜半導体
層に絶縁ゲート型電界効果トランジスタが形成される薄
膜トランジスタの製造方法に係わる。

Ｂ１発明の概要 本発明はＶＷ膜トランジスタの製造方法、特に非晶質半
導体層に対する結晶化或いは（および）微細多結晶半導
体層に対する再結晶化を行う光ビームアニーリング工程
を有する薄膜トランジスタの製造方法において、その光
ビームアニーリング前の非晶質半導体層或いは微細多結
晶半導体層のソースおよびドレインを形成する領域に不
純物原子の注入あるいは不純物原子含有層の形成を行っ
て後に光ビームアニーリング工程を行うことによって非
晶質半導体に対する結晶化或いは（および）微細多結晶
半導体層の再結晶化即ち結晶粒の成長を行うと同時にソ
ースおよびドレイン領域を確実に形成するものであり、
１回の光ビームアニーリング工程によって非晶質或いは
微細多結晶半導体層に対する結晶化ないしは再結晶化の
作業とソースおよびドレイン形成の不純物の拡散ないし
は活性化処理の７ニールを同時に行うことができるよう
にして製造の簡易化をはかるものである。

Ｃ０従来の技術 ブラダ７　ＣＶ　Ｄ　（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｕ
ｒ　Ｄｏｐｏｓｌｔｉｏｎ）によって形成した水素化非
晶質シリコン（以下ａ−３ｉｌｌと記す）膜をパルスレ
ーザ−照射によって常温雰囲気下で結晶化することによ
りキャリアの移動度の大きい良質の多結晶シリコン膜を
低温で作製することが可能になった。このような技術の
適用により多結晶シリコン薄膜による薄膜トランジスタ
（Ｔ　Ｐ　Ｔ）が３００℃以下の低温工程で実現できる
ようになった（丁、Ｓａｍｅｓｈｌａ＋ａ　ａｎｄ　Ｓ
、ＵｓｕｉＨＭａｔａｒｉａｌａ　　Ｒｅ５ｅａｒｃｈ
　　５ｏｃｌｅＬｙ　　５ｙｓｐｏａｌｕｓ　　Ｐｒｏ
ｃｅｅｄｉｎｇｓ　ｖｏｌ、７１（１９８６）Ｐ４３５
〜４４０参照）。

上述したパルスレーザ−照射によるレーザーアニール法
を用いた多結晶シリコンによるＴＰＴ製造工程において
は、通常その結晶化とソース、ドレイン形成のためのイ
オン注入によるドーパント即ち不純物原子の活性化のた
めのレーザー処理とを別工程によって行っている。第９
Ｉ２Ｉを参照して従来のＴＰＴの製造方法の一例を工程
順に説明する。第９図へに示すように、例えばガラス基
板１１１上にプラズマＣＶＤ法によってａ−３ｉ：Ｉｆ
の非晶質半導体層（２）を全面的に被着して後、選択的
エツチング等によるパターニングによって非晶質半導体
層（２）のアイランドを形成する。そしてこの非晶質半
導体ｊ！　＋２１に対して例えばエキシマレーザ−光し
によるパルスレーザ−照射を行う。

このようにして第９図Ｂに示すように非晶質半導体層（
２）が多結晶化された多結晶半導体層（３）を形成する
。そしてこのアイランド杖の多結晶半導体層（３）のＩ
ｌ終的にＴＦＴのゲート部を形成する部分に、それぞれ
例えば５１０８あるいはＳＩＮの絶縁層によるゲート絶
縁層（４）とゲート電極（５）とを被着形成する。その
後全面的にソースおよびドレインを形成する不純物質え
ばｎ型の不純物を含むガス、例えばフォスフインＰ１１
３とシリコンを含む原料ガス例えばモノシラン５ｌ１１
．を用いてプラズマＣＶＤによって、不純物含有層＋６
）を形成する。

その後再びエキシマレーザ−光りの照射を行って第９図
Ｃに示すように、不純物含有Ｊｉｆｆ　＋６１中の不純
物例えば燐Ｐを多結晶半導体層（３Ｂのゲート絶縁層（
４）およびゲート電極（５）によって覆われていない部
分に拡散して高不純物濃度の例えばｎ型のソースおよび
ドレイン領域（７）および（８）の形成を行う。

次に第９図りに示すように、ソース領域（７）およびド
レイン領域（８）上にそれぞれソース電極（９）および
ドレイン電極０１をオーミックに被着して目的とするＴ
　Ｐ　Ｔ　（１１）を得るものである。

Ｄ１発明が解決しようとする課題 ところがこのような方法による場合、第９図ＡおよびＢ
で説明した非晶質半導体層（２）の結晶化のためのレー
ザー照射作業と、不純物含有層（６）の不純物を多結晶
半導体層（３）中に導入（拡散）するレーザー照射との
２回の工程を必要としてその作業が繁雑となる。

さらにまた、特に第９図Ｂの工程における不純物のドー
ピングのためのレーザー光照射に際してはすでにゲート
ｌｌ！ｌ縁層（４）およびゲート電極（５）によるゲー
ト部が、多結晶半導体層（３）上に突出して形成されて
いることから干渉作用によってこのゲート部近傍におい
てレーザー光照射が不充分で、不純物含有層（６）から
の不純物ドーピング量が、特に特性上大きく影響するゲ
ート部近傍で不充分となるという特性の不安定性、信転
性の低下を来すおそれがあるという課題がある。

また第９図で説明した例においては、不純物含有筋（６
）を設けてこれよりの不純物を多結晶半導体層（３）中
に拡散するようにした場合であるが、多結晶半導体Ｎ（
３）にイオン注入によって不純物ドーピングを行いその
不純物の活性化をレーザー照射によって行う場合におい
てもレーザー照射のゲート部の突出部による干渉効果に
よってアニールが不充分となりこの場合においても同様
に特性の不安定性を招来するという！！題がある。

本発明は、上述した！！！題の解決、即ちレーザー光照
射のアニール処理の繰返し作業の回避、およびソースお
よびドレインの不純物導入あるいは活性化の不安定性を
回避することを目的とし、良好な特性を有するＴＰＴを
確実に得ることができるようにした薄膜トランジスタ（
ＴＰＴ）の製造方法を提供する。

００課題を解決するための手段 本発明においては、非晶質半導体層に対する結晶化或い
は（および）微細多結晶半導体層に対する再結晶化を行
う光ビームアニーリング工程を有する半導体トランジス
タの製造方法において、例えば第１図計に示すように非
晶質半導体７！１（２１）のソースおよびドレインを形
成する領域に不純物原子の注入あるいは不純物原子を含
む不純物含有層（２２）の形成を行って後に光ビームア
ニーリング工程をゲート部の形成前或いはゲート部の形
成側とは反対側からの光ビーム照射によって行って非晶
質半導体ＪＩＩ５（２１）に対する結晶化或いは（およ
び）微細多結晶半導体の再結晶化による結晶粒の成長拡
大を行って、第１図Ｆに示すように、多結晶半導体！（
２３）の形成を行うと共に、ソースおよびドレイン各領
域（２４）および（２５）の形成を行う。

Ｆ０作用 上述の本発明製造方法によれば、１回の光ビームアニー
リング例えばパルスエキシマレーザ−照射によって結晶
化ないしは再結晶化のアニールと、不純物原子の拡散な
いしは注入のアニールとを行うことができるようにした
ので、製造の簡妓化がはかられる。またこの場合、その
光ビーム照射をゲート部の形成前に行うか、またはゲー
ト部側からの照射によらないようにしたことによってゲ
ート部の存在によるレーザー光の干渉によってレーザー
光照射の不充分な部分がゲート部近傍のソースおよびド
レイン領域に生じてその特性に不安定性を招来する不都
合が回避される。

Ｇ、実施例 第１図を参照して本発明によるＴＰＴの製造方法の一例
を詳細に説明する。

この場合、まず第１囚人に示すように、後述する光ビー
ムアニールに用いられる光に対し光透過性のガラス板等
よりなる基板（３１）を設ける。そしてその−主面上に
ゲート電極（３２）を形成する。このゲート電極（３２
）は例えば＾ｊ！、）ｌｏ、Ｃｒ等を例えば５００人程
程度全面的に蒸着し、選択的エツチングによって所要に
パターン化して形成し得る。

次に第１図Ｂに示すようにゲート電極（３２）上を含ん
で全面的にゲー）　ｍ１ｉＪＩ！（３３）を被着形成す
る。

このゲート絶縁！　（３３）は、例えばｓｔｏｗあるい
はＳｉＮ　’ｒｌｏｏＯ人の厚さに例えばＣＶＤによっ
て形成する。さらにこれの上に例えばプラズマＣＶＤに
よって非晶質半導体層（２１）例えば水素′４ｒ１０原
子％含むａ−Ｓｔ：ｌＩを形成する。

第１図Ｃに示すように全面的にフォトレジスト層すなわ
ち感光性樹脂ＩＩ　（３４）を形成し、基板（３１）の
裏面即ち基板（３１）のゲート電極（３２）等が被着形
成された側とは反対側から全面的にフォトレジス）　［
（３４）に対する露光用の光Ｌｓを照射し、ゲート電極
（３２）を光学的マスクとして、これの直上以外のフォ
トレジスト層（３４）を露光して可溶性とする。

次に、フォトレジスト層（３４）に対する現像処理を行
って、第１図りに示すように、フォトレジスト層（３３
）を、ゲート電極（３２）の直上にゲート電極（３２）
のパターンに対応するパターンにパターニングを行う、
続いて全面的にプラズマＣＶＤ等によってドーパント、
例えばｎ型の不純物の燐Ｐを含むガス例えばフォスフイ
ンｐＨｓと、シリコンの原料ガス例えばモノシラン５Ｉ
Ｈ４のガスとを用いてフオドレジスト層（３４）を変質
することのない程度の温度例えば１００℃をもって不純
物含有Ｍ　（２２）を形成する。

次に第１図Ｅに示すように、フォトレジスト層（３４）
を除去してこれの上の不純物含有Ｎ（２２）を選択的に
除去する。・次に光ビームＬ例えばＸｅＣｌエキシマレ
ーザ−光を不純物含有１！Ｉ（２２）上から全面的に行
うパルス照射してアニール処理する。

このようにして第１図Ｆに示すように非晶質半導体Ｍ　
（２１）が結晶化された多結晶半導体Ｎ（２３）を形成
すると共に、これに不純物含有層（２２）中の不純物原
子を拡散して、第１図Ｅにおける不純物含有層（２２）
の除去された即ちゲート電極（３２）の直上に相当する
不純物導入がなされていない部分を高圧抵抗のチャンネ
ル形成領域（２６）として、その両側にそれぞれ低比抵
抗のｎ型のソースおよびドレイン各領域（２４）および
（２５）を形成する。

第１図Ｇに示すように多結晶半導体層（２３）を周知の
選択的エツチングによって除去するパターニングを行っ
て最終的にＴＰＴを形成する部分を残して他部を除去す
る。

第１図１１に示すようにソースおよびドレイン各領域（
２４）および（２５）上に例えば＾ｌを全面蒸着し、こ
れをｉ！沢的にエツチング等によって除去してソースお
よびドレイン各電極（２７）および（２８）を形成する
。このようにすれば、基板（３１）上にゲート電極（３
２）とゲート絶縁Ｍ　（３４）によるゲート部が形成さ
れた多結晶半導体ＷＪ（２３）によるいわゆるスタガー
ド型のＴＦ′ｒ（３５）が形成される。

この方法によれば、１回の光ビームアニール、即ちレー
ザー光りの照射によって不純物の拡散と非晶質半導体層
（２１）に対する結晶化とを同時に行うものであるが、
この場合においてこのレーザー光りの照射側にはゲート
部が存在しないのでゲート部近傍においても充分にレー
ザー光照射を行うことができて不純物含有ｆｆｉ　（２
２）からの不純物ドープを充分に行うことができ、ソー
スおよびドレイン各？ｉｌｔ！！（２４）および（２５
）における比抵抗を充分低くすることができた。

第２図は、シリコン層におけるレーザー照射エネルギー
と比抵抗の関係の測定曲線図を示したもので、これによ
れば充分低比抵抗化されていることがわかる。

またこのようにして得たＴＰＴのドレイン電圧Ｖ、をパ
ラメータとするドレイン電流■、−ゲート電圧ｖ６の特
性曲線図は、第３図に示すようになり、優れたトランジ
スタ特性を示した。

また、第４図は本発明製造方法の他の例の工程図を示す
もので、この例においては、ソース、ドレイン、ゲート
の各電極導出を同一側から行ったプレナー型ＴＦＴを得
る場合である。この場合第４図式からＣに示すように第
１図ＡからＧまでと同一工程を経る。第１図におけるゲ
ート電極（３２）は、第２のゲート電極とするか、或い
は第４図ＣにおけるフォトレジストＮ　（３４）に対す
る露光マスクのみとして用いられる。そして第４図Ｈに
示すように不純物ドープがなされたソースおよびドレイ
ン各Ｉｔ域（２４）および（２５）の形成がなされた多
結晶半導体ｊｌ！　（２３）上を全面的に覆ってゲー）
　絶１ｉ１！１（４３）、例えば１０００人程度０厚さ
の５ＩＯＪ！ｌ　ｉ　ＣＶ　Ｄ法等によって形成する。

次に第４図！に示すように絶縁層（４３）に対して選択
的エツチングによってソースおよびドレイン各領域（２
４）および（２５）上に電極窓（２４１１）および（２
５１１）を穿設する。

次にこれら窓（２１）および（２５Ｗ）内を含んで全面
的にへ１等の金属層を例えば蒸着によって形成し、ｉ１
沢的エツチングによってパターン化して第４図Ｊに示す
ように、ソース及びドレイン各領域（２４）および（２
５）に対してソースおよびドレイン８電Ｊｉ（２７）お
よび（２８）を形成すると同時に両者間のチャンネル形
成領域（２６）上のゲート絶＆ｉ層（４３）上に上部ゲ
ート電ｉ　（４４）を形成する。このようにしてプレナ
ー型Ｔ　Ｐ　Ｔ　（４５）が形成される。

尚このようにして得たＴ　Ｐ　Ｔ　（４５）は下層のゲ
ート電極（３２）を併用して２掻ゲート型のＴＰＴ構造
とすることもできる。

この第４図で説明した方法では非晶質シリコン半導体ｊ
！Ｉ（２１）への、光ビームアニールのレーザー光りが
照射された側に、つまり多結晶化が良好に行われた側で
ゲート電極（４４）による上部ゲートを形成するように
したので、よりすぐれた特性のＴＰＴを得ることができ
る。

このようにして得たＴＰＴの同様のｌ５Ｖｓ特性曲線の
測定結果は、第５図に示す、これより明らかなようにこ
の本発明方法によって得たＴ　Ｐ　Ｔ　（４５）もまた
優れたトランジスタ特性を示した。

上述の第４図の方法によれば、半導体層の同一側からゲ
ート、ソースおよびドレインの各電極導出を行うことが
できるようにしたプレナー型構成のＴ　Ｆ　Ｔ　（４５
）を得ることができるものであるが、さらに第１図で説
明した例と同様にスタガード型のＴＰＴを得る他の例を
第６図を参照して説明する。この場合においても第６図
ＡからＧに示すように、第１図ＡからＧで説明したと同
様の工程を経て後第６図Ｈに示すように第４図）１で説
明したと同様に、Ｓｉｎｇ等のゲート絶縁膜（４３）を
１０００人程度Ｏ４さにＣＶＤ法等に形成する。

次に第６図Ｉに示すようにゲート絶縁膜（４３）上に光
透過性導電膜（４６）例えばインジウム・チタン複合酸
化膜を蒸着し、この光透過性導電膜（４Ｇ）上の、下層
ゲート電！４（３２）の直上に、フォトレジスト層（４
７）を被着する。このフォトレジストＮ　（４７）の形
成は光退遇性導？ｉｔ膜（４６）に全面的にフォトレジ
ストの塗布を行って後に基体（３Ｉ）の真面側から、こ
の下層のゲー）　１Ｊｉｉ　（３２）を露光マスクとし
てフォトレジストＭ　（４７）に対する露光用の光Ｌ３
の全面的照射を行い、その後現像処理を行って下層のゲ
ート電極（３２）の直上のレジスト層（４７）のみを残
してパターン化する。

その後レジスト層（４７）をエツチングレジストとして
光透過性導電膜（４６）に対するエツチングを行って第
６図Ｊに示すようにこれを上部ゲート電極（４４）とす
る。

その後第６図Ｋに示すように、ゲート絶縁層（４３）に
対してソースおよびドレイン領域（２４）および（２５
）上に電極窓明けを行うか、あるいはさらに全面的に図
示しないが所要の厚さの１Ｊｉｉ録層例えば、ＳＩＯ！
をＣＶＤ法等によって形成し、この絶縁Ｍ２ゲート絶縁
１１（４３）に対してその全厚さにわたってソースおよ
びドレイン領域（２４）および（２５）上に、ソースお
よびドレイン電極の窓明けを行う。

そしてこれらソースおよびドレイン電極窓を通してソー
スおよびドレイン各領域（２４）および（２５）上にそ
れぞれ例えば＾ｌ導電膜等によるソースおよびドレイン
各電極（２７）および（２８）を形成する。

このようにすれば、第４図の例と同様に同一側から上部
ゲート電極（４４）、ソースおよびドレイン各電極（２
７）および（２Ｂ）が導出されたブレナー型のＴ　Ｐ　
Ｔ　（４Ｂ）を得ることができる。

さらにまた他のプレナー型のＴＰＴを得る本発明製法の
例を第７図を参照して説明する。この例においては、第
７国人に示すようにガラス板等の基体（３１）を用意し
、これの上に例えば全面的にａ−３１：Ｉｆによる非晶
質半導体層（２１）を、例えば厚さ２００〜５００人を
もってプラズマＣＶＤ法等によって形成し、ＴＰＴを構
成すべき部分を残して他部を選択的にエツチングするパ
ターニングを行って非晶質半導体Ｍ　（２１）をアイラ
ンド状とする。

次に第７図Ｂに示すように基板（３１）上に全面的に１
０００人善！１度の厚さをもって例えば５ｉｎｓよりな
るゲート絶縁ｆｌ　（３３）をＣＶＤ法等によって形成
し、これの上に例えば＾ｌゲート電極（４４）の構成層
を全面Ｍ着する。

第７図Ｃに示すように非晶質半導体１１（２１）上の最
終的にゲート部となる部分にフォトレジスト層（３４）
の全面塗布、パターン露光および現像処理によって形成
する。

第７図りに示すように、フォトレジスト層（３４）をマ
スクとしてゲート電極（４４）の構成層とゲート絶縁１
２　（３３）に対して順次エツチングを行ってゲート部
を構成する。

次に例えばプラズマＣＶＤによって厚さ５０人程度に前
述したと同様に例えば不純物の燐Ｐを含むガス円１８と
シリコンを含む原料ガス５ｉｌｌａとを用いてレジスト
Ｐｉ　（３４）を侵すことのない１００℃程度の温度を
もって不純物含有層（２２）を破着形成する。

次に第７図Ｂに示すように、レジストＩＩ（３４）を除
去し、次いで更に全面的にフォトレジスト層（７４）の
塗布を行い基板（３１）の裏面から、アイランド吠の非
晶質半導体ｊ１！１（２１）を露光マスクとする程度の
露光強度をもって露光用光りを全面的に照射してフォト
レジストｌ１２１　（７４）に対して露光処理を行い現
像処理を施してアイランド状の非晶質半導体Ｉｌｌ　（
２１）の直上部を残して他部のフォトレジスト層（７４
）を除去する。

次にこのフォトレジストＩＩ（７４）を工７ヂングマス
クとして、非晶質半導体Ｊ！１（２１）上の不純物含有
７１（２２）を残して他部の不純物含有Ｊｆｆｌ　（２
２）をエツチング除去する。

次にパルスエキシマレーザ−光等のアニール用光ビーム
Ｌを基板（３１）の裏面側から所要のパワーをもって行
って非晶質半導体層（２１）の多結晶化を行って多結晶
半導体層（２３）を形成すると同時に不純物含有ＩＮ　
（２２）からの不純物の多結晶半導体層（２３）への拡
散導入を行ってソースおよびドレイン各領域（２５）及
び（２６）の形成を行う。

次に例えば全面的に５１０８等の絶縁層（７３）をＣＶ
Ｄ法等によって形成し、更にこの絶縁Ｗ　（７３）に対
しソースおよびドレイン各ｊＪＩＪｊｉ（２４）及び（
２５）上に電極窓明けを行ってへ１等の金属層の全面蒸
着およびｉ！沢内的除去行ってソースおよびドレイン各
電極（２７）および（２８）を形成し、多結晶半導体層
（２３）の、ソースおよびドレイン領域（２４）および
（２５）間の不純物導入がなされていない高抵抗領域を
チャンネル形成領域（２６）とする目的とするブレナー
型のＴ　Ｐ　Ｔ　（７５）を得る。

第８図はこのようにして得たＴ　Ｐ　Ｔ　（７５）のト
ランジスタ特性即ち＋５−Ｖａ特性の測定結果で、すぐ
れたトランジスタ特性を示した。

なお上述した例においては、ソースおよびドレイン各領
域（２４）および（２５）の形成を、不純物含有Ｊ！　
（２２）からの拡散によって形成した場合であるが、あ
る場合はイオン注入によってソースおよびドレイン各領
域の形成を行って、その後非晶質半導体層（２１）の多
結晶化のアニール処理と、イオン注入された不純物イオ
ンの活性化処理とを同時に行うようにすることもできる
。

また、上述した例では、非晶質半導体ｒｒ！Ｊ（２１）
を光ビーム照射によるアニールによって結晶化して多結
晶半導体ｊ！Ｉ　（２３）を形成した場合であるが、成
る場合は微細多結晶層を光ビームアニールによって再結
晶化して結晶成長させて多結晶半導体層（２３）を形成
する場合に適用することもできる。

１１、発明の効果 上述したように本発明方法によれば、−回の光ビーム例
えばレーザー照射によって非晶質半導体ＩＩ（２１）の
結晶化或いは微細多結晶層の再結晶化と、これに対する
不純物の拡散ないしは注入不純物イオンの活性化とを同
時に行うことができるので、その製造工程数の簡略化が
はかられると共に、そのレーザー光（アニール光）照射
をゲート部の形成前またはゲート層とは反対側即ち突部
を殆んど示さない側からのレーザー照射によって行うよ
うにしたので、ゲート部の突出による干渉効果によって
ゲート部近傍のソースおよびドレイン側でのレーザー照
射の不足による不純物の拡散即ち、不純物４人工足、も
しくはその活性化が不充分となることによる特性の低下
あるいは不安定性、信頼性の低下を回避できる。

【図面の簡単な説明】

第１図は本発明製造方法の一例の工程図、第２図はシリ
コン層のレーザー照射エネルギーと比抵抗の関係の測定
曲線図、第３図は第１図で得たトランジスタの１ｍ　　
Ｖｓ特性曲線図、第４図は本発明製造方法の他の例の工
程図、第５図は第４図で説明した方法によって得たトラ
ンジスタの！。 −Ｖｃ特性曲線図、第６図は本発明製造方法のさらに他
の例の工程図、第７図は本発明製造方法の同様の他の例
の工程図、第８図は第７図で得たトランジスタの１ｍ−
ｖｓ特性曲線図、第９図は従来方法の工程図である。 （３１）は基板、（２３）は多結晶半導体層、（２２）
は不純物含有層、（２３）　！；ｔ’ｒ’　−トｗＡｌ
！Ｇ、（３２）　（４４）　ハケート電極、（２４）お
よび（２５）はソースおよびドレイン各；■域、（２７
）および（２８）はソースおよびドレイン電極である。 Ｊど 第６図 図 月−・統？１１正誓 平成　１年１２月２３日 ト 特許庁長官　　古　１）文　毅　　　殿　　　し１、事
１ノｌの表示 昭和６３年　特　許　願　第３３１３３７号２、発明の
名称 薄膜トランジスタの製造方法 ３、補正をする省 事件との関係　　　特許出願人 住　所　東京部品用区北品用６丁目７番３５号名称（２
１８）ソニー株式会社 代表宅締役　人　賀　典　雄 ４、代理人 ５、補正命令の日付　　昭和　　年 ６、７Ｊｉ正により増加する発明の数 カ 日 従来の製造方シ云の二軽図 第９図 （１）　　明細書中、第１２頁８行〜９行「スタガード
型」を「逆スタガード型」に訂正する。 （２）同、第１２頁末行「シリコン層における」を「ソ
ース及びドレインシリコン層における」に訂正する。 （３）同、第１５頁１３行〜１４行「第１図で・・・・
他の例を」を［第１図の逆スタガード型ＴＰＴの　同様
にセルファラインゲート構造を持つプレナー型ＴＦＴを
得る例を」に訂正する。 （４）同、第１６真１行「インジウム・チタン」を「イ
ンジウム・すず」に訂正する。 （５）同、第１７頁１０行「導出されプレナー型」を「
導出され、しかもセルファラインゲート構造のブレナー
型」に訂正する。 （６）同、第２０頁７行〜８行「目的とするプレナー型
」を「目的とするセルファラインゲート構造プレナー型
」に訂正する。 （７）同、同頁９行〜ｌＯ行ｒ　Ｔ　Ｐ　Ｔ　（７５）
の・・・・Ｉ。 −ＶＧ　Ｊ　をｒＴＦＴ（７５）（７）ｉｏ−ｖＧＪ　
に訂正する。 図面中、第９図Ｂを別紙のとおり訂正する。 以上

Claims (1)

1. 【特許請求の範囲】 非晶質半導体層に対する結晶化、或いは（および）微細
   多結晶半導体層に対する再結晶化を行う光ビームアニー
   リング工程を有する薄膜トランジスタの製造方法におい
   て、 上記非晶質半導体層或いは（および）多結晶半導体層の
   ソースおよびドレインを形成する領域に、不純物原子の
   注入あるいは不純物原子含有層の形成を行い、その後上
   記光ビームアニーリング工程をゲート部の形成前或いは
   ゲート部の形成側とは反対側から行って上記非晶質半導
   体に対する結晶化或いは（および）微細多結晶半導体層
   に対する再結晶化を行うと同時にソースおよびドレイン
   領域の形成を行うことを特徴とする薄膜トランジスタの
   製造方法。