JPH07161999A - 薄フィルム電界効果形トランジスターの形成方法 - Google Patents
薄フィルム電界効果形トランジスターの形成方法Info
- Publication number
- JPH07161999A JPH07161999A JP6243082A JP24308294A JPH07161999A JP H07161999 A JPH07161999 A JP H07161999A JP 6243082 A JP6243082 A JP 6243082A JP 24308294 A JP24308294 A JP 24308294A JP H07161999 A JPH07161999 A JP H07161999A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- forming
- layer
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 137
- 230000005669 field effect Effects 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 29
- 230000000873 masking effect Effects 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 1
- 238000009740 moulding (composite fabrication) Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 12
- 239000012634 fragment Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】薄フィルムトランジスターとその製造方法とを
提供すること。 【構成】この薄フィルム電界効果形トランジスターは：
（ａ）薄フィルムチャンネル部分；（ｂ）該薄フィルム
チャンネル部分に隣接する対立導電性第１及び第２ソー
ス／ドレイン部分対；（ｃ）該チャンネル部分に電流を
流して、該薄フィルム電界効果形トランジスターをスイ
ッチオンするための薄フィルムチャンネル部分に隣接し
て配置されたゲート絶縁体とゲート；（ｄ）第１厚さを
有する第１ソース／ドレイン部分、第２厚さを有する第
２ソース／ドレイン部分及び第３厚さを有するチャンネ
ル部分（該第１厚さと該第２厚さとの少なくとも一方は
該第３厚さよりも大きい）を有する。この薄フィルム電
界効果形トランジスターの製造方法をも開示する。
提供すること。 【構成】この薄フィルム電界効果形トランジスターは：
（ａ）薄フィルムチャンネル部分；（ｂ）該薄フィルム
チャンネル部分に隣接する対立導電性第１及び第２ソー
ス／ドレイン部分対；（ｃ）該チャンネル部分に電流を
流して、該薄フィルム電界効果形トランジスターをスイ
ッチオンするための薄フィルムチャンネル部分に隣接し
て配置されたゲート絶縁体とゲート；（ｄ）第１厚さを
有する第１ソース／ドレイン部分、第２厚さを有する第
２ソース／ドレイン部分及び第３厚さを有するチャンネ
ル部分（該第１厚さと該第２厚さとの少なくとも一方は
該第３厚さよりも大きい）を有する。この薄フィルム電
界効果形トランジスターの製造方法をも開示する。
Description
【０００１】
【産業上の利用分野】本発明は特にフィルムトランジス
ターテクノロジーに関する。
ターテクノロジーに関する。
【０００２】
【従来の技術】回路密度は増加し続けるので、これに対
応して、ますます小型の電界効果形トランジスターを製
造しようとする動機が生ずる。電界効果形トランジスタ
ーはバルク(bulk)基板内に、又はバルク基板内に充分に
形成された補助導電性型(complementary conductivity)
内に活性領域を設けることによって典型的に製造されて
いる。トランジスターサイズを小型化することに大きな
用途を見い出す、最近の技術の１つは薄いフィルムによ
って電界効果形トランジスターを形成することであり、
これは一般に“薄フィルム電界効果形トランジスター”
（ＴＦＴ）と呼ばれている。
応して、ますます小型の電界効果形トランジスターを製
造しようとする動機が生ずる。電界効果形トランジスタ
ーはバルク(bulk)基板内に、又はバルク基板内に充分に
形成された補助導電性型(complementary conductivity)
内に活性領域を設けることによって典型的に製造されて
いる。トランジスターサイズを小型化することに大きな
用途を見い出す、最近の技術の１つは薄いフィルムによ
って電界効果形トランジスターを形成することであり、
これは一般に“薄フィルム電界効果形トランジスター”
（ＴＦＴ）と呼ばれている。
【０００３】ＴＦＴでは、材料（典型的にはポリシリコ
ン）の実質的に一定の厚さのフィルムを最初に形成す
る。この薄いフィルムの中央チャンネル部分を遮蔽し、
隣接する対立ソース／ドレイン部分には適当なｐ又はｎ
型導電性強化不純物をドーピングする。ゲート絶縁体と
ゲートをこの薄フィルムチャンネル部分の上方又は下方
のいずれかに形成し、このようにして、バルク基板に対
して薄フィルム内に完全に形成された活性部分とチャン
ネル部分とを有する電界効果形トランジスターを製造す
る。
ン）の実質的に一定の厚さのフィルムを最初に形成す
る。この薄いフィルムの中央チャンネル部分を遮蔽し、
隣接する対立ソース／ドレイン部分には適当なｐ又はｎ
型導電性強化不純物をドーピングする。ゲート絶縁体と
ゲートをこの薄フィルムチャンネル部分の上方又は下方
のいずれかに形成し、このようにして、バルク基板に対
して薄フィルム内に完全に形成された活性部分とチャン
ネル部分とを有する電界効果形トランジスターを製造す
る。
【０００４】
【発明が解決しようとする課題】ＴＦＴテクノロジーで
は、トランジスターに最大に望ましいオン／オフ特性を
与える薄いチャンネル部分を製造するためにできるだけ
薄い薄フィルムを形成することが、１つの目的である。
しかし、このようなことは材料量の減少のためにソース
／ドレイン部分コンダクタンスに不利に影響し、好まし
くない、高いＶｃｃソ−ス／ドレイン抵抗を生ずる。
は、トランジスターに最大に望ましいオン／オフ特性を
与える薄いチャンネル部分を製造するためにできるだけ
薄い薄フィルムを形成することが、１つの目的である。
しかし、このようなことは材料量の減少のためにソース
／ドレイン部分コンダクタンスに不利に影響し、好まし
くない、高いＶｃｃソ−ス／ドレイン抵抗を生ずる。
【０００５】薄フィルムトランジスターの形成方法を改
良し、薄フィルムトランジスターの構成を改良すること
が望ましい。
良し、薄フィルムトランジスターの構成を改良すること
が望ましい。
【０００６】
【課題を解決するための手段】本発明の１態様による
と、薄フィルム電界効果形トランジスターの形成方法
は、下記工程：トランジスターゲートを形成する工程
と、介在薄フィルムチャンネル部分によって分離される
第１及び第２ソース／ドレイン領域を形成する工程であ
って、前記薄フィルムチャンネル部分がゲート絶縁体を
通してトランジスターゲートによってゲート制御され、
前記薄フィルムトランジスター層が選択された厚さを有
する前記工程と、該薄フィルムトランジスター層に隣接
した導電性物質層を設ける工程と、該導電性物質をパタ
ーン化及びエッチングして、第１及び第２ソース／ドレ
インブロックを画定する工程と、該第１及び第２ソース
／ドレインブロックをそれぞれの薄フィルム第１及び第
２ソース／ドレイン領域と電気的に相互連絡させて、薄
フィルム層厚さよりも大きい厚さを有する複合第１及び
第２ソース／ドレイン部分を画定する工程とを含む。
と、薄フィルム電界効果形トランジスターの形成方法
は、下記工程：トランジスターゲートを形成する工程
と、介在薄フィルムチャンネル部分によって分離される
第１及び第２ソース／ドレイン領域を形成する工程であ
って、前記薄フィルムチャンネル部分がゲート絶縁体を
通してトランジスターゲートによってゲート制御され、
前記薄フィルムトランジスター層が選択された厚さを有
する前記工程と、該薄フィルムトランジスター層に隣接
した導電性物質層を設ける工程と、該導電性物質をパタ
ーン化及びエッチングして、第１及び第２ソース／ドレ
インブロックを画定する工程と、該第１及び第２ソース
／ドレインブロックをそれぞれの薄フィルム第１及び第
２ソース／ドレイン領域と電気的に相互連絡させて、薄
フィルム層厚さよりも大きい厚さを有する複合第１及び
第２ソース／ドレイン部分を画定する工程とを含む。
【０００７】本発明の他の態様によると、薄フィルム電
界効果形トランジスターは：薄フィルムチャンネル領域
と；該薄フィルムチャンネル部分に隣接する対立導電性
第１及び第２ソース／ドレイン部分対；該チャンネル部
分に電流を流して、該薄フィルム電界効果形トランジス
ターをスイッチオンするための薄フィルムチャンネル部
分に隣接して配置されたゲート絶縁体とゲート；第１厚
さを有する第１ソース／ドレイン部分、第２厚さを有す
る第２ソース／ドレイン部分及び第３厚さを有するチャ
ンネル部分（該第１厚さと該第２厚さとの少なくとも一
方は該第３厚さよりも大きい）を含む。
界効果形トランジスターは：薄フィルムチャンネル領域
と；該薄フィルムチャンネル部分に隣接する対立導電性
第１及び第２ソース／ドレイン部分対；該チャンネル部
分に電流を流して、該薄フィルム電界効果形トランジス
ターをスイッチオンするための薄フィルムチャンネル部
分に隣接して配置されたゲート絶縁体とゲート；第１厚
さを有する第１ソース／ドレイン部分、第２厚さを有す
る第２ソース／ドレイン部分及び第３厚さを有するチャ
ンネル部分（該第１厚さと該第２厚さとの少なくとも一
方は該第３厚さよりも大きい）を含む。
【０００８】
【実施例】本発明の好ましい実施態様を下記添付図面に
関して以下で説明する。
関して以下で説明する。
【０００９】最初に図１〜８を説明すると、先ず、図２
では、参照数字１０によって一般的に示される半導体ウ
ェファ断片を説明する。このような断片は１対のプルダ
ウン(pull down)トランジスターゲート１２と１４を用
いる静的ランダムアクセス記憶装置（ＳＲＡＭ）セルの
１部分のみを説明する。このような部分は関連ゲート酸
化物層１８と電界酸化物部分２０とを含むバルク半導体
基板１６上に構成される。プルダウンゲート１２と１４
はそれぞれ、高導電性材料部分（例えばＷＳｉx）によ
ってキャップされる導電性ポリシリコン部分２２を含
む。プルダウンゲート１２と１４はまた、酸化物側壁ス
ペーサー２６と窒化物キャップ２８とをも備える。典型
的にはホウリンケイ酸ガラス(borophosphosilicate gla
ss)（ＢＰＳＧ）である絶縁層３０がプルダウンゲート
１２と１４を囲むか又は他のやり方で包む。プルダウン
ゲート１２と１４上にはそれぞれの部分２４の上面と電
気的に接続するために導電性ポリシリコンプラグ３２と
３４が設けられる。以下に続く考察のために、導電性ポ
リプラグ３２は上面３６を有する。ＢＰＳＧ層３０はＳ
ｉ3Ｎ4層３８によってキャップされる。
では、参照数字１０によって一般的に示される半導体ウ
ェファ断片を説明する。このような断片は１対のプルダ
ウン(pull down)トランジスターゲート１２と１４を用
いる静的ランダムアクセス記憶装置（ＳＲＡＭ）セルの
１部分のみを説明する。このような部分は関連ゲート酸
化物層１８と電界酸化物部分２０とを含むバルク半導体
基板１６上に構成される。プルダウンゲート１２と１４
はそれぞれ、高導電性材料部分（例えばＷＳｉx）によ
ってキャップされる導電性ポリシリコン部分２２を含
む。プルダウンゲート１２と１４はまた、酸化物側壁ス
ペーサー２６と窒化物キャップ２８とをも備える。典型
的にはホウリンケイ酸ガラス(borophosphosilicate gla
ss)（ＢＰＳＧ）である絶縁層３０がプルダウンゲート
１２と１４を囲むか又は他のやり方で包む。プルダウン
ゲート１２と１４上にはそれぞれの部分２４の上面と電
気的に接続するために導電性ポリシリコンプラグ３２と
３４が設けられる。以下に続く考察のために、導電性ポ
リプラグ３２は上面３６を有する。ＢＰＳＧ層３０はＳ
ｉ3Ｎ4層３８によってキャップされる。
【００１０】本発明によると導電性ポリシリコンプラグ
３２は薄フィルムトランジスターのためのトランジスタ
ーゲートとして用いられ、さらに詳しくは、この記載実
施態様では、下部ゲート化薄フィルムトランジスターを
形成するための下部ゲートを含む。図１は薄フィルムト
ランジスターゲートのサイズと形状を典型的に表すアウ
トライン３２をも示す。図示するように、下部ゲート３
２（図２）の付近での少なくとも局部的なプレーナー化
を実施して、実質的にプレーナー形の下部ゲート上面３
６を形成している。プレーナー面３６は例えば窒化物層
３８の上面のような隣接上面と実質的に同一平面であ
る。この点までに述べたような構造を製造するための好
ましい方法は、１９９３年５月１２日出願の名称“完全
プレーナー化薄フィルムトランジスター（ＴＦＴ）とそ
の製造方法”なる我々の米国特許出願第０８／０６１，
４０２号に開示、提供されている。
３２は薄フィルムトランジスターのためのトランジスタ
ーゲートとして用いられ、さらに詳しくは、この記載実
施態様では、下部ゲート化薄フィルムトランジスターを
形成するための下部ゲートを含む。図１は薄フィルムト
ランジスターゲートのサイズと形状を典型的に表すアウ
トライン３２をも示す。図示するように、下部ゲート３
２（図２）の付近での少なくとも局部的なプレーナー化
を実施して、実質的にプレーナー形の下部ゲート上面３
６を形成している。プレーナー面３６は例えば窒化物層
３８の上面のような隣接上面と実質的に同一平面であ
る。この点までに述べたような構造を製造するための好
ましい方法は、１９９３年５月１２日出願の名称“完全
プレーナー化薄フィルムトランジスター（ＴＦＴ）とそ
の製造方法”なる我々の米国特許出願第０８／０６１，
４０２号に開示、提供されている。
【００１１】ゲート絶縁体層（好ましくはＳｉＯ2）４
０を設けて、図示したようにパターン化する。厚さの１
例は３００Åである。この上に、薄フィルムトランジス
ター層４２を形成する。このような層は好ましくは約１
００Å〜約３５０Åの厚さに形成されたポリシリコンを
含む。これはポリシリコン付着によって、又は非晶質シ
リコンの付着とその後の結晶化方法（例えば、固相結晶
化）とによって形成することができる。
０を設けて、図示したようにパターン化する。厚さの１
例は３００Åである。この上に、薄フィルムトランジス
ター層４２を形成する。このような層は好ましくは約１
００Å〜約３５０Åの厚さに形成されたポリシリコンを
含む。これはポリシリコン付着によって、又は非晶質シ
リコンの付着とその後の結晶化方法（例えば、固相結晶
化）とによって形成することができる。
【００１２】マスキング層（典型的にはＳｉＯ2）４４
を約２，０００Åの厚さに付着させる。層４４の材料は
最後には犠牲になるか、又はその一部がウェファ上に永
久的に留まる。以下に述べる好ましい方法は、層４４の
材料全体を結局は、その組成が導電性／非導電性の見地
から重要でないような犠牲的材料として用いることであ
る。層４４の材料が製造されたウェファ上に最終的に留
まる場合には、充分な薄フィルムトランジスター作用を
与えるために、この材料は非導電性であるように考慮さ
れる。層４４に有用な他の材料の例はポリイミドであ
る。
を約２，０００Åの厚さに付着させる。層４４の材料は
最後には犠牲になるか、又はその一部がウェファ上に永
久的に留まる。以下に述べる好ましい方法は、層４４の
材料全体を結局は、その組成が導電性／非導電性の見地
から重要でないような犠牲的材料として用いることであ
る。層４４の材料が製造されたウェファ上に最終的に留
まる場合には、充分な薄フィルムトランジスター作用を
与えるために、この材料は非導電性であるように考慮さ
れる。層４４に有用な他の材料の例はポリイミドであ
る。
【００１３】フォトレジスト層を設けて、パターン化し
て、マスキングブロック４６を形成する。マスキングブ
ロック４６のアウトラインは図１にも見られる。
て、マスキングブロック４６を形成する。マスキングブ
ロック４６のアウトラインは図１にも見られる。
【００１４】図３を説明すると、層４４のエッチング中
にマスキングブロック４６を用いて、下方の薄フィルム
トランジスター層４２に対する酸化物マスキングブロッ
ク４８を製造する。このようなマスキングブロックは薄
フィルムチャンネル部分５０と、介在薄フィルムチャン
ネル部分５０によって分離された対立第１及び第２ソー
ス／ドレイン領域５２、５４とを被覆し、画定する。酸
化物マスク４８はまた第１及び第２ソース／ドレイン領
域５２、５４をそれぞれ上方に暴露させる。薄フィルム
トランジスター層４２をプロセスのこの時点においてｐ
＋不純物を電気的にドーピングして、ソース／ドレイン
領域５２、５４を導電性にすることが好ましい。このよ
うにして、薄フィルムチャンネル部分５０をゲート絶縁
層４０を介して下部トランジスターゲート３２によって
ゲート制御可能(gateable)になる。
にマスキングブロック４６を用いて、下方の薄フィルム
トランジスター層４２に対する酸化物マスキングブロッ
ク４８を製造する。このようなマスキングブロックは薄
フィルムチャンネル部分５０と、介在薄フィルムチャン
ネル部分５０によって分離された対立第１及び第２ソー
ス／ドレイン領域５２、５４とを被覆し、画定する。酸
化物マスク４８はまた第１及び第２ソース／ドレイン領
域５２、５４をそれぞれ上方に暴露させる。薄フィルム
トランジスター層４２をプロセスのこの時点においてｐ
＋不純物を電気的にドーピングして、ソース／ドレイン
領域５２、５４を導電性にすることが好ましい。このよ
うにして、薄フィルムチャンネル部分５０をゲート絶縁
層４０を介して下部トランジスターゲート３２によって
ゲート制御可能(gateable)になる。
【００１５】図４を説明すると、好ましくは最終的に導
電性にドーピングされた、導電性材料の層５６を上部
に、薄フィルムトランジスター層４２に隣接して、酸化
物マスクブロック４８上に設ける。層５２の具体的な、
好ましい厚さは２，０００Åである。ポリシリコン層５
６をin situ導電性にドーピングするか、又は付着後に
ドーピングすることができる。層５６のこのような最終
的ドーピングは、下方の第１及び第２ソース／ドレイン
領域５２、５４をそれぞれ、効果的にかつ好ましくドー
ピングすることができ、５２と５４を別々のドーピング
工程で予めドーピングする必要はなくなる。
電性にドーピングされた、導電性材料の層５６を上部
に、薄フィルムトランジスター層４２に隣接して、酸化
物マスクブロック４８上に設ける。層５２の具体的な、
好ましい厚さは２，０００Åである。ポリシリコン層５
６をin situ導電性にドーピングするか、又は付着後に
ドーピングすることができる。層５６のこのような最終
的ドーピングは、下方の第１及び第２ソース／ドレイン
領域５２、５４をそれぞれ、効果的にかつ好ましくドー
ピングすることができ、５２と５４を別々のドーピング
工程で予めドーピングする必要はなくなる。
【００１６】図５に関しては、ポリシリコン層５６を化
学−機械的研磨(ＣＭＰ）して、酸化物ブロック４８上
からポリシリコンを除去して、実質的に全体的にプレー
ナー化した上面を与える。具体的なＣＭＰ工程は、ＫＯ
Ｈ、ＳｉＯ2粒子（シリカ）及び水を含むスラリーを用
いることである。図６は図５に示す加工工程におけるウ
ェファの図１Ｙ−Ｙ位置切断面を説明する。
学−機械的研磨(ＣＭＰ）して、酸化物ブロック４８上
からポリシリコンを除去して、実質的に全体的にプレー
ナー化した上面を与える。具体的なＣＭＰ工程は、ＫＯ
Ｈ、ＳｉＯ2粒子（シリカ）及び水を含むスラリーを用
いることである。図６は図５に示す加工工程におけるウ
ェファの図１Ｙ−Ｙ位置切断面を説明する。
【００１７】図７に関しては、酸化物ブロック４８はウ
ェファから湿式ストリップされ(wetstripped)、ポリシ
リコン層５２はパターン化され、エッチングされて、第
１及び第２ソース／ドレインブロック５８、６０をそれ
ぞれ画定する。図８は図７の加工工程におけるウェファ
のＹ−Ｙ切断面を説明し、図１はブロック５８、６０の
パターンアウトラインをも示す。少なくとも図７から明
らかであるように、第１及び第２ソース／ドレインブロ
ック５８、６０はそれぞれ、第１及び第２ソース／ドレ
イン領域５２、５４と電気的に相互連結する。このよう
な相互連結は複合第１及び第２ソース／ドレイン部分６
２、６４をそれぞれ画定し、これらの部分の厚さは、薄
フィルムチャンネル部分５０の製造に用いられる薄フィ
ルム層５２の厚さよりも大きい。
ェファから湿式ストリップされ(wetstripped)、ポリシ
リコン層５２はパターン化され、エッチングされて、第
１及び第２ソース／ドレインブロック５８、６０をそれ
ぞれ画定する。図８は図７の加工工程におけるウェファ
のＹ−Ｙ切断面を説明し、図１はブロック５８、６０の
パターンアウトラインをも示す。少なくとも図７から明
らかであるように、第１及び第２ソース／ドレインブロ
ック５８、６０はそれぞれ、第１及び第２ソース／ドレ
イン領域５２、５４と電気的に相互連結する。このよう
な相互連結は複合第１及び第２ソース／ドレイン部分６
２、６４をそれぞれ画定し、これらの部分の厚さは、薄
フィルムチャンネル部分５０の製造に用いられる薄フィ
ルム層５２の厚さよりも大きい。
【００１８】上記方法と構成とは、必要なかぎり薄い薄
フィルムチャンネル部分を製造して、ソース／ドレイン
部分６２、６４の抵抗を最小にし、その結果、このよう
に形成される薄フィルムトランジスターの望ましい作用
のために、それらの大きい厚さと多量の導電性物質を可
能にするという好ましい利益を提供する。
フィルムチャンネル部分を製造して、ソース／ドレイン
部分６２、６４の抵抗を最小にし、その結果、このよう
に形成される薄フィルムトランジスターの望ましい作用
のために、それらの大きい厚さと多量の導電性物質を可
能にするという好ましい利益を提供する。
【００１９】本発明による代替え実施態様の薄フィルム
トランジスターの構成と製造方法を説明するための図９
〜１１に関連して、本発明は進行する。図１〜８の実施
態様は、薄フィルムトランジスター層を形成してから、
次の導電性材料層を形成し、パターン化する方法と構成
とを説明する。図９〜１１の実施態様は対照的なであ
り、この実施態様によると、薄フィルムトランジスター
層を供給する前に、下部ゲート化薄フィルムトランジス
ターのコンテキスト(context)内で導電性材料層を形成
して、パターン化する。詳しくは、図９は、バルク絶縁
層７４内に形成された導電性下部ゲート７２から成る半
導体ウェファ断片７０を示す。絶縁性ゲート誘電体の層
７６を絶縁体７４上に設ける。導電性材料（好ましくは
ポリシリコン）の層７８を層７６上に設ける。
トランジスターの構成と製造方法を説明するための図９
〜１１に関連して、本発明は進行する。図１〜８の実施
態様は、薄フィルムトランジスター層を形成してから、
次の導電性材料層を形成し、パターン化する方法と構成
とを説明する。図９〜１１の実施態様は対照的なであ
り、この実施態様によると、薄フィルムトランジスター
層を供給する前に、下部ゲート化薄フィルムトランジス
ターのコンテキスト(context)内で導電性材料層を形成
して、パターン化する。詳しくは、図９は、バルク絶縁
層７４内に形成された導電性下部ゲート７２から成る半
導体ウェファ断片７０を示す。絶縁性ゲート誘電体の層
７６を絶縁体７４上に設ける。導電性材料（好ましくは
ポリシリコン）の層７８を層７６上に設ける。
【００２０】図１０に関しては、層７８をパターン化
し、エッチングして、オフセット第１及び第２ソース／
ドレインブロック８０と８２をそれぞれ形成している。
し、エッチングして、オフセット第１及び第２ソース／
ドレインブロック８０と８２をそれぞれ形成している。
【００２１】図１１に関しては、薄フィルムトランジス
ター層８４を形成する。このような層をパターン化し、
ドーピングして、それぞれの第１及び第２ソース／ドレ
イン領域８６、８８と、介在薄フィルムチャンネル部分
９０とを形成する。従って、このような領域は薄フィル
ムチャンネル部分９０よりも大きい厚さを有する第１及
び第２ソース／ドレイン部分９２、９４を製造する。こ
れは、薄フィルムトランジスター層を供給する前に、ソ
ース／ドレインブロックを形成するために用いる導電性
材料層を設けて、パターン化する、本発明による下部ゲ
ート化薄フィルムトランジスターの１例にすぎない。
ター層８４を形成する。このような層をパターン化し、
ドーピングして、それぞれの第１及び第２ソース／ドレ
イン領域８６、８８と、介在薄フィルムチャンネル部分
９０とを形成する。従って、このような領域は薄フィル
ムチャンネル部分９０よりも大きい厚さを有する第１及
び第２ソース／ドレイン部分９２、９４を製造する。こ
れは、薄フィルムトランジスター層を供給する前に、ソ
ース／ドレインブロックを形成するために用いる導電性
材料層を設けて、パターン化する、本発明による下部ゲ
ート化薄フィルムトランジスターの１例にすぎない。
【００２２】図１２と１３は薄フィルムトランジスター
に上部ゲート化を用いる本発明による代替え方法と構成
を説明する。最初に図１２に関しては、参照数字１００
によって一般的に示す半導体ウェファ断片を説明する。
このような断片はバルク基板部分１０２とその上部のプ
レーナー化酸化物層１０４とを含む。薄フィルムチャン
ネル層１０６が形成されているが、これは介在薄フィル
ムチャンネル部分１１２によって分離された第１及び第
２ソース／ドレイン領域１０８と１１０をそれぞれ含
む。その後、上部ゲート１１６を製造するためのゲート
層の付着とパターン化と共に、上部ゲート絶縁層１１４
を付着させ、図示するようにパターン化する。絶縁性側
壁スペーサー１１８を図示したように形成する。導電性
材料層を形成し、パターン化し、エッチングして、第１
及び第２ソース／ドレインブロック１２０、１２２をそ
れぞれ画定する。第１及び第２ソース／ドレインブロッ
ク１２０、１２２はそれぞれの薄フィルム第１及び第２
ソース／ドレイン領域１０８、１１０とそれぞれ電気的
に相互連結して、複合第１及び第２ソース／ドレイン部
分１２４、１２６をそれぞれ画定する。このようにし
て、トランジスターチャンネル部分１１２の製造に用い
られる薄フィルム層厚さよりも大きい厚さを有する、複
合第１及び第２ソース／ドレイン領域１２４、１２６が
画定される。
に上部ゲート化を用いる本発明による代替え方法と構成
を説明する。最初に図１２に関しては、参照数字１００
によって一般的に示す半導体ウェファ断片を説明する。
このような断片はバルク基板部分１０２とその上部のプ
レーナー化酸化物層１０４とを含む。薄フィルムチャン
ネル層１０６が形成されているが、これは介在薄フィル
ムチャンネル部分１１２によって分離された第１及び第
２ソース／ドレイン領域１０８と１１０をそれぞれ含
む。その後、上部ゲート１１６を製造するためのゲート
層の付着とパターン化と共に、上部ゲート絶縁層１１４
を付着させ、図示するようにパターン化する。絶縁性側
壁スペーサー１１８を図示したように形成する。導電性
材料層を形成し、パターン化し、エッチングして、第１
及び第２ソース／ドレインブロック１２０、１２２をそ
れぞれ画定する。第１及び第２ソース／ドレインブロッ
ク１２０、１２２はそれぞれの薄フィルム第１及び第２
ソース／ドレイン領域１０８、１１０とそれぞれ電気的
に相互連結して、複合第１及び第２ソース／ドレイン部
分１２４、１２６をそれぞれ画定する。このようにし
て、トランジスターチャンネル部分１１２の製造に用い
られる薄フィルム層厚さよりも大きい厚さを有する、複
合第１及び第２ソース／ドレイン領域１２４、１２６が
画定される。
【００２３】図１３は参照数字１３０によって一般的に
示す代替え実施態様の半導体ウェファ断片を説明する。
このような断片はバルク基板１３２とその上部のプレー
ナー化絶縁性ＳｉＯ2層１３４とを含む。薄フィルムト
ランジスター層１３６が酸化物層１３４の上部に形成さ
れる。この薄フィルムトランジスター層１３６は介在薄
フィルムチャンネル部分１４２によって分離された第１
及び第２ソース／ドレイン領域１３８と１４０をそれぞ
れ含む。その後、薄フィルムトランジスター層１３６上
に導電性材料（典型的にはポリシリコン）の層を形成す
る。このような層をパターン化し、エッチングして、第
１及び第２ソース／ドレインブロック１４４、１４６を
それぞれ画定する。従って、このようなブロックはそれ
ぞれの薄フィルム第１及び第２ソース／ドレイン領域１
３８、１４０と電気的に相互連結して、薄フィルムトラ
ンジスター層１３６の厚さよりも大きい厚さを有する複
合第１及び第２ソース／ドレイン部分１４８、１５０を
画定する。
示す代替え実施態様の半導体ウェファ断片を説明する。
このような断片はバルク基板１３２とその上部のプレー
ナー化絶縁性ＳｉＯ2層１３４とを含む。薄フィルムト
ランジスター層１３６が酸化物層１３４の上部に形成さ
れる。この薄フィルムトランジスター層１３６は介在薄
フィルムチャンネル部分１４２によって分離された第１
及び第２ソース／ドレイン領域１３８と１４０をそれぞ
れ含む。その後、薄フィルムトランジスター層１３６上
に導電性材料（典型的にはポリシリコン）の層を形成す
る。このような層をパターン化し、エッチングして、第
１及び第２ソース／ドレインブロック１４４、１４６を
それぞれ画定する。従って、このようなブロックはそれ
ぞれの薄フィルム第１及び第２ソース／ドレイン領域１
３８、１４０と電気的に相互連結して、薄フィルムトラ
ンジスター層１３６の厚さよりも大きい厚さを有する複
合第１及び第２ソース／ドレイン部分１４８、１５０を
画定する。
【００２４】その後に、ゲート誘電層１５２を付着させ
る。次に、導電性上部ゲート層を付着させ、パターン化
して、上部ゲート１５４を形成する。
る。次に、導電性上部ゲート層を付着させ、パターン化
して、上部ゲート１５４を形成する。
【００２５】図１２と１３に関して上述した実施態様の
各々では、上部ゲート導体を設ける。代替え実施態様を
製造することがもちろん可能であり、このような代替え
実施態様は特許請求の範囲のみによって限定される本発
明の範囲に含まれる。例えば、１代替え態様としての
み、最初にソース／ドレインブロックを形成し、その後
に、その上に薄フィルムトランジスター層を形成するこ
とによって、本発明による上部ゲート化薄フィルムトラ
ンジスターを製造することも当然可能である。
各々では、上部ゲート導体を設ける。代替え実施態様を
製造することがもちろん可能であり、このような代替え
実施態様は特許請求の範囲のみによって限定される本発
明の範囲に含まれる。例えば、１代替え態様としての
み、最初にソース／ドレインブロックを形成し、その後
に、その上に薄フィルムトランジスター層を形成するこ
とによって、本発明による上部ゲート化薄フィルムトラ
ンジスターを製造することも当然可能である。
【００２６】上記実施態様によると、ソース／ドレイン
の各々を薄フィルムチャンネル部分と実質的に等しいか
又はこれよりも大きい厚さを有するように形成する薄フ
ィルムトランジスターを製造する。或いは、本発明によ
って、恐らくソース／ドレイン領域の一方のみがチャン
ネル部分よりも大きい厚さを有するか、又はソース／ド
レイン領域の各々がチャンネル部分よりも大きい厚さ
（但し、異なる厚さ）を有する薄フィルム電界効果形ト
ランジスターを形成することができる。
の各々を薄フィルムチャンネル部分と実質的に等しいか
又はこれよりも大きい厚さを有するように形成する薄フ
ィルムトランジスターを製造する。或いは、本発明によ
って、恐らくソース／ドレイン領域の一方のみがチャン
ネル部分よりも大きい厚さを有するか、又はソース／ド
レイン領域の各々がチャンネル部分よりも大きい厚さ
（但し、異なる厚さ）を有する薄フィルム電界効果形ト
ランジスターを形成することができる。
【００２７】特許法に従って、構造的及び方法的特徴に
関して多少専門的な言葉で本発明を説明した。しかし、
ここに開示した手段は本発明を実施するための好ましい
形式を含むものであり、本発明がここに示し、述べた特
定の特徴に限定されないことを理解すべきである。それ
故、本発明は、同等物の原則に従って適当に解釈される
特許請求の範囲内の形式又はその変更のいずれにおいて
も特許請求されるものである。
関して多少専門的な言葉で本発明を説明した。しかし、
ここに開示した手段は本発明を実施するための好ましい
形式を含むものであり、本発明がここに示し、述べた特
定の特徴に限定されないことを理解すべきである。それ
故、本発明は、同等物の原則に従って適当に解釈される
特許請求の範囲内の形式又はその変更のいずれにおいて
も特許請求されるものである。
【００２８】
【発明の効果】ＴＦＴテクノロジーで望まれていたトラ
ンジスターに最大に望ましいオン／オフ特性を与える薄
いチャンネル部分を、構成を改良することにより上述の
ような不利益なしに製造できる。
ンジスターに最大に望ましいオン／オフ特性を与える薄
いチャンネル部分を、構成を改良することにより上述の
ような不利益なしに製造できる。
【図１】本発明による薄フィルムトランジスターを備え
た半導体基板の実質的に完成した部分の平面略図。
た半導体基板の実質的に完成した部分の平面略図。
【図２】図１に図示される要素の全てが形成される前
の、図１の平面図の位置的にＸ−Ｘライン切断面に相当
する、本発明による１加工工程における半導体ウェファ
断片図。
の、図１の平面図の位置的にＸ−Ｘライン切断面に相当
する、本発明による１加工工程における半導体ウェファ
断片図。
【図３】図２の加工工程後の加工工程における図２ウェ
ファ断片図。
ファ断片図。
【図４】図３の加工工程後の加工工程における図２ウェ
ファ断片図。
ファ断片図。
【図５】図４の加工工程後の加工工程における図２ウェ
ファ断片図。
ファ断片図。
【図６】図５に示した工程に続く加工工程における、但
し、位置的に図１のＹ−Ｙライン切断面に相当する図２
ウェファ断片図。
し、位置的に図１のＹ−Ｙライン切断面に相当する図２
ウェファ断片図。
【図７】図５に示した工程に続く加工工程における、但
し、位置的にＸ−Ｘ切断面を表す図２ウェファ断片略
図。
し、位置的にＸ−Ｘ切断面を表す図２ウェファ断片略
図。
【図８】Ｙ−Ｙ位置切断面を示す図７ウェファ図。
【図９】本発明の代替え態様に従って加工した代替え半
導体ウェファ断片の断面図。
導体ウェファ断片の断面図。
【図１０】図９に示した工程後の加工工程における図９
ウェファの図。
ウェファの図。
【図１１】図１０に示した工程後の加工工程における図
９ウェファの断面図。
９ウェファの断面図。
【図１２】本発明の他の代替え態様に従って加工した、
他の代替え半導体ウェファ断片の断面略図。
他の代替え半導体ウェファ断片の断面略図。
【図１３】本発明のさらに他の代替え態様に従って加工
した、さらに他の代替え実施態様の半導体ウェファ断片
の断面略図。
した、さらに他の代替え実施態様の半導体ウェファ断片
の断面略図。
１０． 半導体ウェファ断片 １２． プルダウントランジスターゲート １４． プルダウントランジスターゲート １６． バルク半導体基板 ２２． 導電性ポリシリコン部分 ２４． 高導電性材料部分 ２６． 酸化物側壁スペーサー ２８． 窒化物キャップ ３０． ＢＰＳＧ層 ３２． 下部ゲート ３４． 導電性ポリシリコンプラグ ３６． プレーナー面 ３８． Ｓｉ3Ｎ4層 ４０． ゲート絶縁層 ４２． 薄フィルムトランジスター層 ４４． マスキング層 ５０． 薄フィルムチャンネル部分 ５２． 第１ソース／ドレイン領域 ５４． 第２ソース／ドレイン領域 ５８． 第１ソース／ドレインブロック ６０． 第２ソース／ドレインブロック
Claims (27)
- 【請求項１】 下記工程：トランジスターゲートを形成
する工程と、 介在薄フィルムチャンネル部分によって分離される第１
及び第２ソース／ドレイン領域を形成する工程であっ
て、前記薄フィルムチャンネル部分がゲート絶縁体を通
してトランジスターゲートによってゲートされ、前記薄
フィルムトランジスター層が選択された厚さを有する前
記工程と、 該薄フィルムトランジスター層に隣接した導電性物質層
を設ける工程と、 該導電性物質をパターン化及びエッチングして、第１及
び第２ソース／ドレインブロックを画定する工程と、 該第１及び第２ソース／ドレインブロックをそれぞれの
薄フィルム第１及び第２ソース／ドレイン領域と電気的
に相互連絡させて、薄フィルム層厚さよりも大きい厚さ
を有する複合第１及び第２ソース／ドレイン部分を画定
する工程とを含む薄フィルム電界効果形トランジスター
の形成方法。 - 【請求項２】 薄フィルムトランジスター層を形成する
前に、導電性物質層を設けて、パターン化する請求項１
記載の薄フィルム電界効果形トランジスターの形成方
法。 - 【請求項３】 導電性物質層を設けて、パターン化する
前に、薄フィルムトランジスター層を形成する請求項１
記載の薄フィルム電界効果形トランジスターの形成方
法。 - 【請求項４】 薄フィルムトランジスター層を形成する
前に、導電性物質層を設けて、パターン化し、トランジ
スターゲートを下部ゲートとして形成する請求項１記載
の薄フィルム電界効果形トランジスターの形成方法。 - 【請求項５】 薄フィルムトランジスター層を形成する
前に、導電性物質層を設けて、パターン化し、トランジ
スターゲートを上部ゲートとして形成する請求項１記載
の薄フィルム電界効果形トランジスターの形成方法。 - 【請求項６】 導電性物質層を設けて、パターン化する
前に、薄フィルムトランジスター層を形成し、トランジ
スターゲートを下部ゲートとして形成する請求項１記載
の薄フィルム電界効果形トランジスターの形成方法。 - 【請求項７】 導電性物質層を設けて、パターン化する
前に、薄フィルムトランジスター層を形成し、トランジ
スターゲートを上部ゲートとして形成する請求項１記載
の薄フィルム電界効果形トランジスターの形成方法。 - 【請求項８】 トランジスターゲートを下部ゲートとし
て形成し、第１及び第２ソース／ドレインブロックを画
定するための形成、パターン化及びエッチングの工程
が、 下部ゲートの付近において少なくとも局部的なプレーナ
化を実施して、隣接上面と実質的に同一平面である実質
的に平面の下部ゲート上面を形成する工程と；局部プレ
ーナ化後に、薄フィルムトランジスター層を形成する工
程と；薄フィルムトランジスター層の形成後に、マスキ
ング層を形成及びパターン化して、薄フィルムチャンネ
ル部分を被覆し、第１及び第２ソース／ドレイン領域を
上方に暴露させる工程と；マスキング層の形成後に、マ
スキング層と第１及び第２ソース／ドレイン領域との上
にポリシリコン層を形成する工程と；ポリシリコン層を
化学−機械的に研磨して、不連続の第１及び第２ソース
／ドレインブロックを少なくとも部分的に画定する工程
とを含む請求項１記載の薄フィルム電界効果形トランジ
スターの形成方法。 - 【請求項９】 マスキング層が主としてＳｉＯ2である
請求項８記載の薄フィルム電界効果形トランジスターの
形成方法。 - 【請求項１０】 請求項８記載の方法に従って製造され
る薄フィルム電界効果形トランジスター。 - 【請求項１１】 下記工程：絶縁物質層内に下部ゲート
を形成する工程と、 第１及び第２導電性ソース／ドレインブロックを高さ的
には下部ゲートの高所に、反対側を下部ゲートに隣接し
て形成する工程と、 下部ゲート上にゲート絶縁層を形成する工程と、 第１及び第２ソース／ドレインブロックとゲート絶縁層
との上に、第１及び第２導電性ソース／ドレインブロッ
クと電気的に相互連絡する薄フィルムトランジスター層
を形成して、介在薄フィルムトランジスターチャンネル
部分よりも大きい厚さを有する対立ソ−ス／ドレイン部
分を有する薄フィルム電界効果形トランジスターを画定
する工程とを含む下部ゲート化薄フィルム電界効果形ト
ランジスターの形成方法。 - 【請求項１２】 第１及び第２ソース／ドレインブロッ
クを形成する前に、ゲート絶縁層を形成する請求項１１
記載の下部ゲート化薄フィルム電界効果形トランジスタ
ーの形成方法。 - 【請求項１３】 第１及び第２ソース／ドレインブロッ
クを形成した後に、ゲート絶縁層を形成する請求項１１
記載の下部ゲート化薄フィルム電界効果形トランジスタ
ーの形成方法。 - 【請求項１４】 請求項１１記載の方法によって製造さ
れる薄フィルム電界効果形トランジスター。 - 【請求項１５】 請求項１２記載の方法によって製造さ
れる薄フィルム電界効果形トランジスター。 - 【請求項１６】 請求項１３記載の方法によって製造さ
れる薄フィルム電界効果形トランジスター。 - 【請求項１７】 下記連続工程：介在薄フィルムチャン
ネル部分によって分離された第１及び第２ソース／ドレ
イン領域を含む、選択された厚さを有する薄フィルムト
ランジスター層を形成する工程と；薄フィルムチャンネ
ル部分の少なくとも一部の上に上部ゲート絶縁層と上部
ゲートとを形成する工程と；上部ゲートと薄フィルムト
ランジスター層との上に導電性物質層を形成する工程
と；該導電性物質をパターン化及びエッチングして、第
１及び第２ソース／ドレインブロックを画定する工程
と、 該第１及び第２ソース／ドレインブロックをそれぞれの
薄フィルム第１及び第２ソース／ドレイン領域と電気的
に相互連絡させて、薄フィルム層厚さよりも大きい厚さ
を有する複合第１及び第２ソース／ドレイン部分を画定
する工程とを含む上部ゲート化薄フィルム電界効果形ト
ランジスターの形成方法。 - 【請求項１８】 請求項１７記載の方法によって製造さ
れる薄フィルム電界効果形トランジスター。 - 【請求項１９】 介在薄フィルムチャンネル部分によっ
て分離された第１及び第２ソース／ドレイン領域を含
む、選択された厚さを有する薄フィルムトランジスター
層を形成する工程と；薄フィルムトランジスター層の上
に導電性物質層を形成する工程と；上部ゲートと薄フィ
ルムトランジスター層との上に導電性物質層を形成する
工程と；該導電性物質をパターン化及びエッチングし
て、それぞれの薄フィルム第１及び第２ソース／ドレイ
ン領域と電気的に相互連絡する第１及び第２ソース／ド
レインブロックを画定して、薄フィルム層厚さよりも大
きい厚さを有する複合第１及び第２ソース／ドレイン部
分を画定する工程と；薄フィルムチャンネル部分上に上
部ゲート絶縁層を形成する工程と；該上部ゲート絶縁層
上に上部ゲート層を形成する工程と；該上部ゲート層を
パターン化及びエッチングして、該薄フィルムチャンネ
ル部分上に上部ゲートを画定する工程とを含む上部ゲー
ト化薄フィルム電界効果形トランジスターの形成方法。 - 【請求項２０】 請求項１９記載の方法によって製造さ
れる薄フィルム電界効果形トランジスター。 - 【請求項２１】 下記要素：薄フィルムチャンネル部
分；該薄フィルムチャンネル部分に隣接する対立導電性
第１及び第２ソース／ドレイン部分対；該チャンネル部
分に電流を流して、該薄フィルム電界効果形トランジス
ターをスイッチオンするための薄フィルムチャンネル部
分に隣接して配置されたゲート絶縁体とゲート；第１厚
さを有する第１ソース／ドレイン部分、第２厚さを有す
る第２ソース／ドレイン部分及び第３厚さを有するチャ
ンネル部分（該第１厚さと該第２厚さとの少なくとも一
方は該第３厚さよりも大きい）を有する薄フィルム電界
効果形トランジスター。 - 【請求項２２】 第１厚さと第２厚さの両方が第３厚さ
よりも大きい請求項２１記載の薄フィルム電界効果形ト
ランジスター。 - 【請求項２３】 第１厚さと第２厚さの両方が第３厚さ
よりも大きく、該第１厚さと該第２厚さとが実質的に等
しい請求項２１記載の薄フィルム電界効果形トランジス
ター。 - 【請求項２４】 第１及び第２ソース／ドレイン部分の
両方が主としてポリシリコンを含む請求項２１記載の薄
フィルム電界効果形トランジスター。 - 【請求項２５】 薄フィルムチャンネル部分を下部ゲー
ト制御するためにゲートを配置する請求項２１記載の薄
フィルム電界効果形トランジスター。 - 【請求項２６】 薄フィルムチャンネル部分を上部ゲー
ト制御するためにゲートを配置する請求項２１記載の薄
フィルム電界効果形トランジスター。 - 【請求項２７】 薄フィルムチャンネル部分と第１及び
第２ソース／ドレイン部分とが主としてポリシリコンを
含む請求項２１記載の薄フィルム電界効果形トランジス
ター。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13270593A | 1993-10-06 | 1993-10-06 | |
| US132705 | 1993-10-06 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10284369A Division JP2960061B2 (ja) | 1993-10-06 | 1998-10-06 | 薄フィルム電界効果形トランジスターの形成方法 |
| JP2000302336A Division JP2001135827A (ja) | 1993-10-06 | 2000-10-02 | 薄フィルム電界効果形トランジスターの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161999A true JPH07161999A (ja) | 1995-06-23 |
Family
ID=22455231
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6243082A Pending JPH07161999A (ja) | 1993-10-06 | 1994-10-06 | 薄フィルム電界効果形トランジスターの形成方法 |
| JP10284369A Expired - Fee Related JP2960061B2 (ja) | 1993-10-06 | 1998-10-06 | 薄フィルム電界効果形トランジスターの形成方法 |
| JP2000302336A Pending JP2001135827A (ja) | 1993-10-06 | 2000-10-02 | 薄フィルム電界効果形トランジスターの形成方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10284369A Expired - Fee Related JP2960061B2 (ja) | 1993-10-06 | 1998-10-06 | 薄フィルム電界効果形トランジスターの形成方法 |
| JP2000302336A Pending JP2001135827A (ja) | 1993-10-06 | 2000-10-02 | 薄フィルム電界効果形トランジスターの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (8) | US5807769A (ja) |
| JP (3) | JPH07161999A (ja) |
| DE (1) | DE4435461C2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4435461C2 (de) | 1993-10-06 | 2001-09-20 | Micron Technology Inc N D Ges | Dünnfilmtransistor und dessen Herstellverfahren |
| EP0847080A1 (en) * | 1996-12-09 | 1998-06-10 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
| US6110767A (en) * | 1998-07-16 | 2000-08-29 | Vanguard International Semiconductor Corporation | Reversed MOS |
| US6049106A (en) | 1999-01-14 | 2000-04-11 | Micron Technology, Inc. | Large grain single crystal vertical thin film polysilicon MOSFETs |
| US6368933B1 (en) * | 1999-12-15 | 2002-04-09 | Intel Corporation | Tap connections for circuits with leakage suppression capability |
| US6713378B2 (en) * | 2000-06-16 | 2004-03-30 | Micron Technology, Inc. | Interconnect line selectively isolated from an underlying contact plug |
| KR100493206B1 (ko) * | 2001-01-16 | 2005-06-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
| US7314794B2 (en) * | 2005-08-08 | 2008-01-01 | International Business Machines Corporation | Low-cost high-performance planar back-gate CMOS |
| US9076873B2 (en) * | 2011-01-07 | 2015-07-07 | International Business Machines Corporation | Graphene devices with local dual gates |
| US8847226B2 (en) * | 2011-01-07 | 2014-09-30 | Eastman Kodak Company | Transistor including multiple reentrant profiles |
| US8649209B1 (en) * | 2011-03-25 | 2014-02-11 | Altera Corporation | Memory element circuitry with reduced oxide definition width |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785262A (en) * | 1980-11-17 | 1982-05-27 | Toshiba Corp | Manufacture of metal oxide semiconductor type semiconductor device |
| JPS58123765A (ja) * | 1982-01-18 | 1983-07-23 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS61252667A (ja) * | 1985-05-01 | 1986-11-10 | Seiko Epson Corp | 薄膜トランジスタ及びその製造方法 |
| JPS63237576A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | 半導体素子製造方法 |
| JPH02143462A (ja) * | 1988-11-24 | 1990-06-01 | Sony Corp | 薄膜トランジスタ |
| JPH03159250A (ja) * | 1989-11-17 | 1991-07-09 | Fuji Xerox Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| JPH03194937A (ja) * | 1989-12-22 | 1991-08-26 | Sony Corp | 薄膜トランジスタの製造方法 |
| JPH0547789A (ja) * | 1991-08-07 | 1993-02-26 | Seiko Epson Corp | 薄膜トランジスタ及びその製造方法 |
| JPH05114734A (ja) * | 1991-10-22 | 1993-05-07 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05136167A (ja) * | 1991-09-20 | 1993-06-01 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| JPH05267667A (ja) * | 1991-08-23 | 1993-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
Family Cites Families (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132506A (en) * | 1980-03-22 | 1981-10-16 | Ando Electric Co Ltd | Measuring device for center position of hole |
| JPS5833872A (ja) * | 1981-08-24 | 1983-02-28 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
| JPS58132502A (ja) | 1982-02-02 | 1983-08-06 | 株式会社 ウロコ製作所 | ベニヤ単板の巻き戻し方法および巻き戻し装置 |
| NL8203870A (nl) * | 1982-10-06 | 1984-05-01 | Philips Nv | Halfgeleiderinrichting. |
| JPS62162362A (ja) * | 1986-01-10 | 1987-07-18 | Mitsubishi Electric Corp | Ｍｏｓ型集積回路及びその製造方法 |
| JPS63143462A (ja) * | 1986-12-04 | 1988-06-15 | 株式会社デンソー | ヒ−トポンプ式冷凍装置 |
| JP2515330B2 (ja) | 1987-05-11 | 1996-07-10 | 株式会社 シグマ | コイン両替機 |
| JPS6472101A (en) | 1987-09-11 | 1989-03-17 | Omron Tateisi Electronics Co | Drawing device for concentric pattern |
| JPH0664410B2 (ja) | 1987-09-14 | 1994-08-22 | 凸版印刷株式会社 | フルカラーレインボーホログラムとその作製方法 |
| NL8801379A (nl) * | 1988-05-30 | 1989-12-18 | Imec Inter Uni Micro Electr | Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor. |
| GB2223353A (en) * | 1988-09-30 | 1990-04-04 | Philips Electronic Associated | Thin-film transistor |
| JPH02123743A (ja) * | 1988-11-02 | 1990-05-11 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| US4988638A (en) * | 1988-11-07 | 1991-01-29 | Xerox Corporation | Method of fabrication a thin film SOI CMOS device |
| JPH02250333A (ja) * | 1989-03-23 | 1990-10-08 | Nec Corp | 薄膜電界効果型トランジスタアレーの製造方法 |
| JPH02287593A (ja) * | 1989-04-28 | 1990-11-27 | Toshiba Corp | ディスプレイの接続状態判別方式 |
| US5238857A (en) | 1989-05-20 | 1993-08-24 | Fujitsu Limited | Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure |
| US5231296A (en) * | 1989-12-19 | 1993-07-27 | Texas Instruments Incorporated | Thin film transistor structure with insulating mask |
| JPH03248568A (ja) * | 1990-02-27 | 1991-11-06 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| US5118639A (en) * | 1990-05-29 | 1992-06-02 | Motorola, Inc. | Process for the formation of elevated source and drain structures in a semiconductor device |
| JPH0442579A (ja) * | 1990-06-08 | 1992-02-13 | Seiko Epson Corp | 薄膜トランジスタ及び製造方法 |
| JPH0444470A (ja) | 1990-06-12 | 1992-02-14 | Clarion Co Ltd | 同期信号分離回路 |
| DE69023765T2 (de) * | 1990-07-31 | 1996-06-20 | Ibm | Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur. |
| JP3036037B2 (ja) | 1990-10-04 | 2000-04-24 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2990784B2 (ja) * | 1990-10-24 | 1999-12-13 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| DE69125260T2 (de) * | 1990-12-28 | 1997-10-02 | Sharp Kk | Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen |
| US5474941A (en) * | 1990-12-28 | 1995-12-12 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
| US5521107A (en) * | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| JPH0563197A (ja) | 1991-09-04 | 1993-03-12 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| US5238897A (en) * | 1991-09-27 | 1993-08-24 | North Carolina Center For Scientific Research, Inc. | Catalyst for molecular catalytic cracking of heavy hydrocarbons at ambient temperatures, and method of making the same |
| JP2689038B2 (ja) * | 1991-12-04 | 1997-12-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5273921A (en) * | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
| JPH05243272A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electron Corp | 薄膜トランジスタの製造方法 |
| US5213990A (en) * | 1992-04-01 | 1993-05-25 | Texas Instruments, Incorporated | Method for forming a stacked semiconductor structure |
| US5266507A (en) * | 1992-05-18 | 1993-11-30 | Industrial Technology Research Institute | Method of fabricating an offset dual gate thin film field effect transistor |
| US5241193A (en) * | 1992-05-19 | 1993-08-31 | Motorola, Inc. | Semiconductor device having a thin-film transistor and process |
| KR940006273A (ko) * | 1992-06-20 | 1994-03-23 | 오가 노리오 | 스태틱램(sram) 장치 및 그 제조방법 |
| KR100268007B1 (ko) * | 1992-12-22 | 2000-10-16 | 구본준 | 액정표시소자 제조방법 |
| US5411909A (en) * | 1993-02-22 | 1995-05-02 | Micron Technology, Inc. | Method of forming a planar thin film transistor |
| US5616934A (en) * | 1993-05-12 | 1997-04-01 | Micron Technology, Inc. | Fully planarized thin film transistor (TFT) and process to fabricate same |
| US5348899A (en) * | 1993-05-12 | 1994-09-20 | Micron Semiconductor, Inc. | Method of fabricating a bottom and top gated thin film transistor |
| US5650655A (en) * | 1994-04-28 | 1997-07-22 | Micron Technology, Inc. | Integrated circuitry having electrical interconnects |
| US5858821A (en) * | 1993-05-12 | 1999-01-12 | Micron Technology, Inc. | Method of making thin film transistors |
| US5334862A (en) * | 1993-08-10 | 1994-08-02 | Micron Semiconductor, Inc. | Thin film transistor (TFT) loads formed in recessed plugs |
| DE4435461C2 (de) | 1993-10-06 | 2001-09-20 | Micron Technology Inc N D Ges | Dünnfilmtransistor und dessen Herstellverfahren |
| US5386909A (en) | 1993-11-01 | 1995-02-07 | Spector; Donald | Display package for shaped candy pieces |
| US5376578A (en) * | 1993-12-17 | 1994-12-27 | International Business Machines Corporation | Method of fabricating a semiconductor device with raised diffusions and isolation |
| US5429062A (en) * | 1993-12-27 | 1995-07-04 | Trabka; Richard J. | Rapid bailing device |
| KR970006260B1 (ko) * | 1994-01-07 | 1997-04-25 | 금성일렉트론 주식회사 | 박막트랜지스터 제조방법 |
| US5429982A (en) * | 1994-02-07 | 1995-07-04 | National Science Council | Method for growing field oxides in LOCOS technique |
| US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
-
1994
- 1994-10-04 DE DE4435461A patent/DE4435461C2/de not_active Expired - Fee Related
- 1994-10-06 JP JP6243082A patent/JPH07161999A/ja active Pending
-
1995
- 1995-06-06 US US08/479,670 patent/US5807769A/en not_active Expired - Lifetime
-
1996
- 1996-09-05 US US08/708,489 patent/US6235562B1/en not_active Expired - Fee Related
- 1996-09-05 US US08/708,469 patent/US6025215A/en not_active Expired - Fee Related
-
1997
- 1997-09-24 US US08/937,055 patent/US5847406A/en not_active Expired - Lifetime
- 1997-12-12 US US08/989,366 patent/US6251714B1/en not_active Expired - Fee Related
-
1998
- 1998-05-14 US US09/079,529 patent/US5923965A/en not_active Expired - Fee Related
- 1998-09-15 US US09/153,367 patent/US6150201A/en not_active Expired - Fee Related
- 1998-10-06 JP JP10284369A patent/JP2960061B2/ja not_active Expired - Fee Related
- 1998-12-29 US US09/222,609 patent/US6376287B1/en not_active Expired - Fee Related
-
2000
- 2000-10-02 JP JP2000302336A patent/JP2001135827A/ja active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785262A (en) * | 1980-11-17 | 1982-05-27 | Toshiba Corp | Manufacture of metal oxide semiconductor type semiconductor device |
| JPS58123765A (ja) * | 1982-01-18 | 1983-07-23 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS61252667A (ja) * | 1985-05-01 | 1986-11-10 | Seiko Epson Corp | 薄膜トランジスタ及びその製造方法 |
| JPS63237576A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | 半導体素子製造方法 |
| JPH02143462A (ja) * | 1988-11-24 | 1990-06-01 | Sony Corp | 薄膜トランジスタ |
| JPH03159250A (ja) * | 1989-11-17 | 1991-07-09 | Fuji Xerox Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| JPH03194937A (ja) * | 1989-12-22 | 1991-08-26 | Sony Corp | 薄膜トランジスタの製造方法 |
| JPH0547789A (ja) * | 1991-08-07 | 1993-02-26 | Seiko Epson Corp | 薄膜トランジスタ及びその製造方法 |
| JPH05267667A (ja) * | 1991-08-23 | 1993-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JPH05136167A (ja) * | 1991-09-20 | 1993-06-01 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| JPH05114734A (ja) * | 1991-10-22 | 1993-05-07 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5807769A (en) | 1998-09-15 |
| US5923965A (en) | 1999-07-13 |
| US6150201A (en) | 2000-11-21 |
| JP2960061B2 (ja) | 1999-10-06 |
| US5847406A (en) | 1998-12-08 |
| JPH11214701A (ja) | 1999-08-06 |
| US6376287B1 (en) | 2002-04-23 |
| JP2001135827A (ja) | 2001-05-18 |
| DE4435461C2 (de) | 2001-09-20 |
| US6251714B1 (en) | 2001-06-26 |
| DE4435461A1 (de) | 1995-04-13 |
| US6025215A (en) | 2000-02-15 |
| US6235562B1 (en) | 2001-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6953726B2 (en) | High-density split-gate FinFET | |
| JPH0621467A (ja) | 半導体装置およびその製造方法 | |
| JPH1197714A (ja) | 半導体集積回路およびその作製方法 | |
| US8252638B2 (en) | Method for forming under a thin layer of a first material portions of another material and/or empty areas | |
| JPH0745714A (ja) | 半導体集積回路装置及びその製造方法 | |
| US6759285B2 (en) | Methods of forming transistors | |
| JP2960061B2 (ja) | 薄フィルム電界効果形トランジスターの形成方法 | |
| JP3358544B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH08181205A (ja) | 半導体装置の配線構造およびその製造方法 | |
| US5945747A (en) | Apparatus for moving a tool | |
| US6297093B1 (en) | Method of making an electrically programmable memory cell | |
| US5858821A (en) | Method of making thin film transistors | |
| JPH1012885A (ja) | 半導体装置及びその製造方法 | |
| US6057211A (en) | Method for manufacturing an integrated circuit arrangement | |
| JPH09181197A (ja) | Ｃｍｏｓアナログ半導体装置及びその製造方法 | |
| JP2000223699A (ja) | 半導体装置の製造方法 | |
| US6426263B1 (en) | Method for making a merged contact window in a transistor to electrically connect the gate to either the source or the drain | |
| US6043507A (en) | Thin film transistors and methods of making | |
| US7078771B2 (en) | SOI structure and method of producing same | |
| JPH10144918A (ja) | 半導体装置及びその製造方法 | |
| US6432771B1 (en) | DRAM and MOS transistor manufacturing | |
| US6706577B1 (en) | Formation of dual gate oxide by two-step wet oxidation | |
| KR100434334B1 (ko) | 듀얼 마스크를 이용한 반도체 소자의 커패시터 제조 방법 | |
| JPH0142147B2 (ja) | ||
| JPH09298281A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980609 |