JPH0444470A - 同期信号分離回路 - Google Patents
同期信号分離回路Info
- Publication number
- JPH0444470A JPH0444470A JP15348690A JP15348690A JPH0444470A JP H0444470 A JPH0444470 A JP H0444470A JP 15348690 A JP15348690 A JP 15348690A JP 15348690 A JP15348690 A JP 15348690A JP H0444470 A JPH0444470 A JP H0444470A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronizing signal
- flip
- generating section
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 claims abstract description 19
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 5
- 238000000926 separation method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、テレビジョン信号の複合同期信号より、垂直
および水平同期信号を分離する同期信号分離回路に関す
る。
および水平同期信号を分離する同期信号分離回路に関す
る。
［発明の概要］
本発明は、テレビジョン信号の複合同期信号を波形整形
部に入力して、その立上りから所定パルス幅の整形信号
を発生させ、その整形信号をゲート信号発生部に入力し
て、その立下りから所定パルス幅のゲート信号を発生さ
せ、水平同期信号発生部において、ゲート信号の反転信
号と整形信号との論理積をとって水平同期信号を出力す
る一方、２つの計数部において、ゲート信号と整形信号
との論理積信号の、それぞれ異なるパルス数を計数して
、カウントアツプし、これら計数部の出力でフリップ・
フロップをセット、リセットして垂直同期信号を得るこ
とにより、全てをディジタル回路で実現した。
部に入力して、その立上りから所定パルス幅の整形信号
を発生させ、その整形信号をゲート信号発生部に入力し
て、その立下りから所定パルス幅のゲート信号を発生さ
せ、水平同期信号発生部において、ゲート信号の反転信
号と整形信号との論理積をとって水平同期信号を出力す
る一方、２つの計数部において、ゲート信号と整形信号
との論理積信号の、それぞれ異なるパルス数を計数して
、カウントアツプし、これら計数部の出力でフリップ・
フロップをセット、リセットして垂直同期信号を得るこ
とにより、全てをディジタル回路で実現した。
［従来の技術］
従来の同期信号分離回路として、例えば、特開平１−１
５５７７６号公報に示すように、微分、積分回路といっ
たアナログ処理回路からなるものが知られている。
５５７７６号公報に示すように、微分、積分回路といっ
たアナログ処理回路からなるものが知られている。
［発明が解決しようとする謀Ｍ］
このような従来の同期信号分離回路においては、次のよ
うな問題がある。
うな問題がある。
（１）微分、積分回路を用いているので１周囲部度の変
化に対し同期信号分離が不安定で、且つ、垂直および水
平同期信号の同期がとりにくい６（２）回路をＩＣ化す
る場合、コンデンサ等の外付は部品が必要である。
化に対し同期信号分離が不安定で、且つ、垂直および水
平同期信号の同期がとりにくい６（２）回路をＩＣ化す
る場合、コンデンサ等の外付は部品が必要である。
［発明の目的］
本発明の目的は、同期信号の分離が安定に行え、且つ、
垂直同期信号と水平同期信号の同期がとり易く、さらに
、ＩＣ化が容易な同期信号分離回路を提供することにあ
る。
垂直同期信号と水平同期信号の同期がとり易く、さらに
、ＩＣ化が容易な同期信号分離回路を提供することにあ
る。
［課題を解決するための手段］
このような目的を達成するために、本発明は、入力され
た複合同期信号の立上りパルスの検出に伴い、所定パル
ス幅の整形信号を出力する波形整形部と、整形信号の立
下りパルスの検出に伴い、所定パルス幅のゲート信号を
出力するゲート信号発生部と、ゲート信号と整形信号と
の論理積信号の、それぞれ異なる所定パルス数を計数し
、カウントアツプする第１および第２の計数部と、これ
ら計数部の出力でセット、リセットされるフリップ・フ
ロップからなる垂直同期信号発生部と、ゲート信号の反
転信号と整形信号との論理積をとり、水平同期信号を出
力する水平同期信号発生部とからなることを特徴とする
。
た複合同期信号の立上りパルスの検出に伴い、所定パル
ス幅の整形信号を出力する波形整形部と、整形信号の立
下りパルスの検出に伴い、所定パルス幅のゲート信号を
出力するゲート信号発生部と、ゲート信号と整形信号と
の論理積信号の、それぞれ異なる所定パルス数を計数し
、カウントアツプする第１および第２の計数部と、これ
ら計数部の出力でセット、リセットされるフリップ・フ
ロップからなる垂直同期信号発生部と、ゲート信号の反
転信号と整形信号との論理積をとり、水平同期信号を出
力する水平同期信号発生部とからなることを特徴とする
。
［作用コ
本発明では、従来のような微分、積分回路等のアナログ
処理回路を一切用いず、カウンタ、ゲート、フリップ・
フロップ等のディジタル処理回路のみを使用しているの
で、周囲温度の変化に対し同期信号分離を安定して行え
、垂直同期信号と水平同期信号の同期が容易にとれ、ま
た、回路をＩＣ化する場合、コンデンサ等の外付は部品
の必要がない。
処理回路を一切用いず、カウンタ、ゲート、フリップ・
フロップ等のディジタル処理回路のみを使用しているの
で、周囲温度の変化に対し同期信号分離を安定して行え
、垂直同期信号と水平同期信号の同期が容易にとれ、ま
た、回路をＩＣ化する場合、コンデンサ等の外付は部品
の必要がない。
［実施例］
以下、本発明の実施例を図面により詳細に説明する。
第１図は、本発明による同１ＩＩＩ信号分履回路の一実
施例の構成を示すもので、大きく分けて、波形整形部１
、ゲート信号発生部２、垂直同期信号発生部３、水平同
期信号発生部４の４つのブロックからなっている。波形
整形部ｌは、タイマ１１゜クロック発生器１２、フリッ
プ・フロップ１３とからなり、ゲート信号発生部２は、
タイマ１４゜クロック発生器１５、フリップ・フロップ
１６とからなり、垂直同期信号発生部３は、ＡＮＤ素子
１７、カウンタ２０，２１、フリップ・フロップ２２と
からなり、さらに、水平同期信号発生部４は、インバー
タ１８、ＡＮＤ素子１９からなっている。
施例の構成を示すもので、大きく分けて、波形整形部１
、ゲート信号発生部２、垂直同期信号発生部３、水平同
期信号発生部４の４つのブロックからなっている。波形
整形部ｌは、タイマ１１゜クロック発生器１２、フリッ
プ・フロップ１３とからなり、ゲート信号発生部２は、
タイマ１４゜クロック発生器１５、フリップ・フロップ
１６とからなり、垂直同期信号発生部３は、ＡＮＤ素子
１７、カウンタ２０，２１、フリップ・フロップ２２と
からなり、さらに、水平同期信号発生部４は、インバー
タ１８、ＡＮＤ素子１９からなっている。
また、この回路への入力端子１０と出力端子２３．２４
とを備えている。
とを備えている。
第２図は第１図の各部の信号波形図で、（ａ）は入力端
子１０から波形整形部ｌへ入力される複合同期信号、（
ｂ）は波形整形部１の出力信号、（Ｃ）はゲート信号発
生部２の出力信号、（ｄ）はＡＮＤ素子１７の出力信号
、（ｅ）はフリップ゛フロップ２２の出力信号、（ｆ）
はインバータ】８の出力信号、（ｇ）はＡＮＤ票子！９
の出方信号を示す。
子１０から波形整形部ｌへ入力される複合同期信号、（
ｂ）は波形整形部１の出力信号、（Ｃ）はゲート信号発
生部２の出力信号、（ｄ）はＡＮＤ素子１７の出力信号
、（ｅ）はフリップ゛フロップ２２の出力信号、（ｆ）
はインバータ】８の出力信号、（ｇ）はＡＮＤ票子！９
の出方信号を示す。
第３図、第４図および第５図はそれぞれ、波形整形部１
、ゲート信号発生部２および垂直同期信号発生部３の動
作を示す波形図である。
、ゲート信号発生部２および垂直同期信号発生部３の動
作を示す波形図である。
以下、第１図の回路の動作を、第２図〜第５図を参照し
て詳細に説明する。
て詳細に説明する。
まず、第１［！ｌの入力端子１０に第２１ｆｆｉ （ａ
）に示す複合同期信号を入力すると、波形整形部１では
、第２図（ｂ）のような波形の信号を発生する（以下、
この信号を整形信号と呼ぶ）、すなわち、波形整形部１
は、入力信号の立上りパルスを検出したら、任意のパル
ス幅の信号を出方する機能をもち、第３図のように動作
する。第３図（ｈ）は。
）に示す複合同期信号を入力すると、波形整形部１では
、第２図（ｂ）のような波形の信号を発生する（以下、
この信号を整形信号と呼ぶ）、すなわち、波形整形部１
は、入力信号の立上りパルスを検出したら、任意のパル
ス幅の信号を出方する機能をもち、第３図のように動作
する。第３図（ｈ）は。
第２図（ａ）の複合同期信号を一部拡大したもので、こ
の信号の立上りエツジで第１図のフリップ・フロップ１
３をミツトし、タイマ１１による、クロック発生器１２
からのクロックのカウントをスタートさせる。そして、
任意のパルス幅に相当する期間Ｌ１でタイマ１１をタイ
ムアツプし、タイマ１１の出力（第３図（１）参照）で
フリップ・フロップ１３をリセットする。この結果、フ
リップ・フロップ１３の出力として第３１３ｆｆｌ（ｊ
）のような信号が得られ、これが、第２図（ｂ）に示す
整形信号となる。
の信号の立上りエツジで第１図のフリップ・フロップ１
３をミツトし、タイマ１１による、クロック発生器１２
からのクロックのカウントをスタートさせる。そして、
任意のパルス幅に相当する期間Ｌ１でタイマ１１をタイ
ムアツプし、タイマ１１の出力（第３図（１）参照）で
フリップ・フロップ１３をリセットする。この結果、フ
リップ・フロップ１３の出力として第３１３ｆｆｌ（ｊ
）のような信号が得られ、これが、第２図（ｂ）に示す
整形信号となる。
次に、この整形信号をゲート信号発生部２に入力し、そ
れから、水平同期信号と垂直同期信号とを分離するため
のゲート信号（第２図（ｃ）参照）を発生させる。
れから、水平同期信号と垂直同期信号とを分離するため
のゲート信号（第２図（ｃ）参照）を発生させる。
第４図は、このゲート信号発生部２の動作を説明するた
めの波形図で、（ｋ）は第２図（ｂ）の整形信号の一部
を拡大したもので、この信号の立下りエツジで第１図の
フリップ・フロップ１６をセットし、タイマ１４による
、クロック発生器１５からのクロックのカウントをスタ
ートさせる。
めの波形図で、（ｋ）は第２図（ｂ）の整形信号の一部
を拡大したもので、この信号の立下りエツジで第１図の
フリップ・フロップ１６をセットし、タイマ１４による
、クロック発生器１５からのクロックのカウントをスタ
ートさせる。
そして、任意のパルス幅に相当する期間ｔ、でタイマ１
４をタイムアツプし、その出力（第４図（１）参照）で
フリップ・フロップ１６をリセットする。但し、ｔ、＝
Ｔ・２／３でＴ＝１／ｆ、である（ｆ、：水平同期周波
数）。
４をタイムアツプし、その出力（第４図（１）参照）で
フリップ・フロップ１６をリセットする。但し、ｔ、＝
Ｔ・２／３でＴ＝１／ｆ、である（ｆ、：水平同期周波
数）。
これにより、フリップ・フロップ１６からは第４図（ｍ
）のような信号が得られ、これが第２図（ｃ）のゲート
信号となる。
）のような信号が得られ、これが第２図（ｃ）のゲート
信号となる。
垂直同期信号発生部３では、ＡＮＤ素子１７により、第
２図（ｂ）に示す整形信号と第２図（ｃ）のゲート信号
との論理積をとり、第２図（ｄ）に示す信号を発生させ
、これをカウンタ２０，２１に入力する。
２図（ｂ）に示す整形信号と第２図（ｃ）のゲート信号
との論理積をとり、第２図（ｄ）に示す信号を発生させ
、これをカウンタ２０，２１に入力する。
第５図は垂直同期信号発生部３の動作を説明するための
波形図で、（ｎ）は第２図（ｄ）に対応するものである
。第１図のカウンタ２０は、４発目のパルスでカウント
アツプし、その出力（第５図（０）参照）の立上りエツ
ジで第１図のフリップ・フロップ２２をセットする。第
１図のカウンタ２１は、９発目のパルスでカウントアツ
プし、その出力（第５図（ｐ）参照）の立上りエツジで
フリップ・フロップ２２をリセットし、そのフリップ・
フロップ２２の出力として第５図（ｑ）に示す信号を発
生させ、これを垂直同期信号として出力端子２３に出力
する。なお、カウンタ２０゜２１は、フリップ・フロッ
プ２２の出力により、第５図（ｑ）に示す垂直同期信号
の立下りエツジでリセットされる。また、カウンタ２１
のカウント数は、使用状況によって、任意に設定できる
ことは言うまでもない。
波形図で、（ｎ）は第２図（ｄ）に対応するものである
。第１図のカウンタ２０は、４発目のパルスでカウント
アツプし、その出力（第５図（０）参照）の立上りエツ
ジで第１図のフリップ・フロップ２２をセットする。第
１図のカウンタ２１は、９発目のパルスでカウントアツ
プし、その出力（第５図（ｐ）参照）の立上りエツジで
フリップ・フロップ２２をリセットし、そのフリップ・
フロップ２２の出力として第５図（ｑ）に示す信号を発
生させ、これを垂直同期信号として出力端子２３に出力
する。なお、カウンタ２０゜２１は、フリップ・フロッ
プ２２の出力により、第５図（ｑ）に示す垂直同期信号
の立下りエツジでリセットされる。また、カウンタ２１
のカウント数は、使用状況によって、任意に設定できる
ことは言うまでもない。
水平同期信号発生部４では、第２図（ｃ）に示すゲート
信号をインバータ１８で反転した第２図（ｆ）の信号と
、第２図（ｂ）に示す整形信号との論理積をＡＮＤ素子
１９でとることにより、第２図（ｇ）に示す水平同期信
号を発生させ、それを水平同期信号として出力端子２４
に出力する。
信号をインバータ１８で反転した第２図（ｆ）の信号と
、第２図（ｂ）に示す整形信号との論理積をＡＮＤ素子
１９でとることにより、第２図（ｇ）に示す水平同期信
号を発生させ、それを水平同期信号として出力端子２４
に出力する。
［発明の効果］
以上述べたように、本発明によれば、微分、積分回路に
よる周囲温度の変化の影響を受けないので、同期信号の
分離が安定に行え、且つ、垂直同期信号と水平同期信号
の同期が容易にとれ、さらに、回路をＩＣ化する場合に
、外付は部品の必要がないという効果がある。
よる周囲温度の変化の影響を受けないので、同期信号の
分離が安定に行え、且つ、垂直同期信号と水平同期信号
の同期が容易にとれ、さらに、回路をＩＣ化する場合に
、外付は部品の必要がないという効果がある。
第１図は本発明による同期信号分離回路の一実施例の構
成図、第２図は第１図の各部の信号波形図、第３図、第
４図および第５図はそれぞれ波形整形部、ゲート信号発
生部および垂直同期信号発生部の動作を説明する波形図
である。 ｌ・・・・・・・・・波形整形部、２・・・・・・・・
・ゲート信号発生部、３・・・・・・・・・垂直同期信
号発生部、４・・・・・・・・・水平同期信号発生部、
１１．１４・・・・・・・・・タイマ、１３゜１６．２
２・・・・・・・・・フリップ・フロップ、１７，１９
・・・・・・・・・ＡＮＤ素子、１８・・・・・・・・
・インバータ。 特許出願人 クラリオン株式会社代理人 弁理士
永 １）武 三 部第２ 図 第３図 第４図 第５図
成図、第２図は第１図の各部の信号波形図、第３図、第
４図および第５図はそれぞれ波形整形部、ゲート信号発
生部および垂直同期信号発生部の動作を説明する波形図
である。 ｌ・・・・・・・・・波形整形部、２・・・・・・・・
・ゲート信号発生部、３・・・・・・・・・垂直同期信
号発生部、４・・・・・・・・・水平同期信号発生部、
１１．１４・・・・・・・・・タイマ、１３゜１６．２
２・・・・・・・・・フリップ・フロップ、１７，１９
・・・・・・・・・ＡＮＤ素子、１８・・・・・・・・
・インバータ。 特許出願人 クラリオン株式会社代理人 弁理士
永 １）武 三 部第２ 図 第３図 第４図 第５図
Claims (1)
- 入力される複合同期信号の立上りパルスの検出に伴い、
所定パルス幅の整形信号を出力する波形整形部と、該整
形信号の立下りパルスの検出に伴い、所定パルス幅のゲ
ート信号を出力するゲート信号発生部と、該ゲート信号
と上記整形信号との論理積信号の所定パルス数を計数し
、カウントアップする第１の計数部と、上記論理積信号
の、上記所定パルス数と異なるパルス数を計数し、カウ
ントアップする第２の計数部と、上記第１および第２の
計数部の出力でセットおよびリセットされ、垂直同期信
号を出力するフリップ・フロップからなる垂直同期信号
発生部と、上記ゲート信号の反転信号と上記整形信号と
の論理積をとり、水平同期信号を出力する水平同期信号
発生部とからなることを特徴とする同期信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15348690A JPH0444470A (ja) | 1990-06-12 | 1990-06-12 | 同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15348690A JPH0444470A (ja) | 1990-06-12 | 1990-06-12 | 同期信号分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0444470A true JPH0444470A (ja) | 1992-02-14 |
Family
ID=15563626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15348690A Pending JPH0444470A (ja) | 1990-06-12 | 1990-06-12 | 同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0444470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
| US6235562B1 (en) | 1993-10-06 | 2001-05-22 | Micron Technology, Inc. | Method of making field effect transistors |
-
1990
- 1990-06-12 JP JP15348690A patent/JPH0444470A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376287B1 (en) * | 1993-05-12 | 2002-04-23 | Micron Technology, Inc. | Method of making field effect |
| US6235562B1 (en) | 1993-10-06 | 2001-05-22 | Micron Technology, Inc. | Method of making field effect transistors |
| US6251714B1 (en) | 1993-10-06 | 2001-06-26 | Micron Technology, Inc. | Method of making thin film field effect transistors |
| US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0444470A (ja) | 同期信号分離回路 | |
| US6337649B1 (en) | Comparator digital noise filter | |
| JPH01189284A (ja) | 同期分離回路 | |
| KR0161400B1 (ko) | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 | |
| JP4487437B2 (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JPH05260345A (ja) | 複合同期信号分離回路 | |
| JP2530025Y2 (ja) | 垂直同期信号分離回路 | |
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| JPH08223447A (ja) | 同期分離回路 | |
| JP2000333037A (ja) | 水平同期信号分離回路 | |
| JPH03263976A (ja) | 同期分離回路 | |
| JPS6276869A (ja) | 同期分離回路 | |
| JPS58186218A (ja) | 論理雑音除去回路 | |
| JP3039157B2 (ja) | 外部同期回路 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JPS62111322A (ja) | 計算機デイスプレイ画面ハ−ドコピ−装置用画像メモリ−装置 | |
| JPS60162385A (ja) | 垂直同期装置 | |
| JPH02193414A (ja) | ３分周回路 | |
| JPS60111577A (ja) | 垂直同期装置 | |
| JPH02192268A (ja) | 表示制御装置 | |
| JPH04165767A (ja) | 映像用複合同期信号分離回路 | |
| JPH03237879A (ja) | 同期分離回路 | |
| JPS5955690A (ja) | バ−ストゲ−トパルス発生回路 | |
| JPS6010921A (ja) | パルス計数装置 | |
| JPH02145087A (ja) | パイロットバーストゲートパルス発生装置 |