JPS58186218A - 論理雑音除去回路 - Google Patents
論理雑音除去回路Info
- Publication number
- JPS58186218A JPS58186218A JP57068654A JP6865482A JPS58186218A JP S58186218 A JPS58186218 A JP S58186218A JP 57068654 A JP57068654 A JP 57068654A JP 6865482 A JP6865482 A JP 6865482A JP S58186218 A JPS58186218 A JP S58186218A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data signal
- noise
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ信号の前後等に伴なった論″−雑音（
例えば、論理回路において、位相差のあ”るパルス相互
間の論理演算等によって生ずるもの、まだは波形の劣化
したデータ信号の整形の際に生ずるものなど）を除去す
るだめの論理雑音除去回路に関するものである。
例えば、論理回路において、位相差のあ”るパルス相互
間の論理演算等によって生ずるもの、まだは波形の劣化
したデータ信号の整形の際に生ずるものなど）を除去す
るだめの論理雑音除去回路に関するものである。
従来の論理雑音除去回路は、−例として、取り扱うべき
データ信号に対して充分な位相マージンをとり、その論
理雑音区間を避けるようにしたストローブ信号、ゲート
パルス等によって当該データ信号の有効区間についての
み信号抽出・出力をするというものであった。
データ信号に対して充分な位相マージンをとり、その論
理雑音区間を避けるようにしたストローブ信号、ゲート
パルス等によって当該データ信号の有効区間についての
み信号抽出・出力をするというものであった。
このような従来回路においては、回路遅延マージンを考
慮しなければならないので、その回路が複雑となり、経
済的でなかった。
慮しなければならないので、その回路が複雑となり、経
済的でなかった。
なお、データ速度を有するクロック信号を用いてリタイ
ミングを行い、完全に論理雑音を除くことも行われてい
るが、このような操作の適用が不可能な領域もある。
ミングを行い、完全に論理雑音を除くことも行われてい
るが、このような操作の適用が不可能な領域もある。
また、リレー接点の開閉動作に伴なうチャツタリングに
よる論理雑音を除去するものとしては、抵抗、コンデン
サ等による積分回路またはセットリセット形のフリップ
フロップ等によるラッチ回路があり、更に、アナログ波
形からディジタル波形への変換に伴なう波形変化部にお
ける論理雑音の除去については、ヒステリ／ス特性を有
するシュミットゲートによる回路がある。しかし、これ
らは、いずれも、適用対象に応じて個別に設計する必要
があり、多くの場合、ゲート回路以外の個別・特殊部品
を要して複雑な構成のものとなり、経済的でなかった。
よる論理雑音を除去するものとしては、抵抗、コンデン
サ等による積分回路またはセットリセット形のフリップ
フロップ等によるラッチ回路があり、更に、アナログ波
形からディジタル波形への変換に伴なう波形変化部にお
ける論理雑音の除去については、ヒステリ／ス特性を有
するシュミットゲートによる回路がある。しかし、これ
らは、いずれも、適用対象に応じて個別に設計する必要
があり、多くの場合、ゲート回路以外の個別・特殊部品
を要して複雑な構成のものとなり、経済的でなかった。
本発明の目的は、上記した従来技術の欠点をなくシ、適
用範囲が広く、確実で経済的な論理雑音除去回路を提供
することにある。
用範囲が広く、確実で経済的な論理雑音除去回路を提供
することにある。
本発明の特徴は、入力データ信号に伴なう論理雑音の立
上り・立下シ両方向の微分を″行う微分回路と、その微
分パルス出力ごとにリセットさね、上記論理雑音のパル
ス幅よりも短かい周期の高周波クロックを上記論理雑音
の最大パルス幅に相当して規定数だけ計数したときに出
力を送出すも計数回路と、その出力の立上り方向の微分
を行いこ、その微分パルスの発生時ごとに上記入力デー
タ信号と同一状態となるような整形データ信号を送出す
る整形回路とから構成した論理雑音除去回路にある。
上り・立下シ両方向の微分を″行う微分回路と、その微
分パルス出力ごとにリセットさね、上記論理雑音のパル
ス幅よりも短かい周期の高周波クロックを上記論理雑音
の最大パルス幅に相当して規定数だけ計数したときに出
力を送出すも計数回路と、その出力の立上り方向の微分
を行いこ、その微分パルスの発生時ごとに上記入力デー
タ信号と同一状態となるような整形データ信号を送出す
る整形回路とから構成した論理雑音除去回路にある。
これを要するに、入力データ信号に伴なっている論理雑
音は、そのパルス幅（”１′′または″ｏ″′状態の継
続時間）が上記計数回路の規定計数値と上記高周波クロ
ックの周期との積で決まる時間未満である限り識別・除
去することができるものである。
音は、そのパルス幅（”１′′または″ｏ″′状態の継
続時間）が上記計数回路の規定計数値と上記高周波クロ
ックの周期との積で決まる時間未満である限り識別・除
去することができるものである。
以下、本発明の実施例を図に基づいて説明する。
第１図は、本発明に係る論理雑音除去回路の一実施例の
ブロック図、第２図は、そのタイムチャートである。
ブロック図、第２図は、そのタイムチャートである。
ここで、１は、入力端子、２は、微分回路、２１．２２
は、そのＤフリップフロップ、２３は、同イクスクルー
ンブオアゲート、３は、高周波クロックを発生する発振
器、４は、計数回路、４１は、そのアンドゲート、４２
は、同カウンタ、４３は、インバータ、５は、整形回路
に係る立上り微分回路、５１は、そのＤフリップフロッ
プ、５２は、同アンドゲート、６は、同じく整形回路に
係るＤフリップフロップ、７は、出力端子である。
は、そのＤフリップフロップ、２３は、同イクスクルー
ンブオアゲート、３は、高周波クロックを発生する発振
器、４は、計数回路、４１は、そのアンドゲート、４２
は、同カウンタ、４３は、インバータ、５は、整形回路
に係る立上り微分回路、５１は、そのＤフリップフロッ
プ、５２は、同アンドゲート、６は、同じく整形回路に
係るＤフリップフロップ、７は、出力端子である。
なお、第２図の各信号波形ａ −ｇは、第１図中に同符
号を記入した各箇所におけるものである。
号を記入した各箇所におけるものである。
まず、入力端子１に入力された入力データ信号ａは、微
分回路２において、そのＤフリップフロップ２１により
、その後の論理微分を確実にするため、発振器３からの
高周波クロックＣに基づくりタイミング（上記高周波ク
ロックＣに同期した波形を得ること）を行って波形すに
変換される。
分回路２において、そのＤフリップフロップ２１により
、その後の論理微分を確実にするため、発振器３からの
高周波クロックＣに基づくりタイミング（上記高周波ク
ロックＣに同期した波形を得ること）を行って波形すに
変換される。
史に、Ｄフリラフ“フロップ２２．イクスクル−・ンブ
オアケート２３により、上記波形すの各立上り・立下り
両方向に対する微分・々ルスｄを得る。なお、この微分
パルスｄは、実用上の支障がないときは、人力データ信
号ａのリタイミングを行わず、直接に人力データ信号ａ
から得るようにしてもよい。
オアケート２３により、上記波形すの各立上り・立下り
両方向に対する微分・々ルスｄを得る。なお、この微分
パルスｄは、実用上の支障がないときは、人力データ信
号ａのリタイミングを行わず、直接に人力データ信号ａ
から得るようにしてもよい。
次に、計数回路４において、そのカウンタ４−；は、上
記微分パルスｄごとにリセットされ、その都度、高周波
クロックＣのカウント（計数）を新たに開始しており、
カウント数が規定値に達すると、その出力を”１”にし
、次に到来する微分ノくルスｄでリセットされるまで、
その状態を保持する。
記微分パルスｄごとにリセットされ、その都度、高周波
クロックＣのカウント（計数）を新たに開始しており、
カウント数が規定値に達すると、その出力を”１”にし
、次に到来する微分ノくルスｄでリセットされるまで、
その状態を保持する。
上記カウント数の規定値は、これに相当する時間（すな
わち、Ｔ−高周波クロック周期×規定値カウント数）が
論理雑音（）５１１１幅が上記時間Ｔ未満のもの）を伴
なった入力データ信号ａとして有効な状態である最小継
続時間を示すように選定する。すなわち、この時間Ｔは
、論理雑音における最大パルス幅に相当するものであっ
て、この時間未満の入力データ信号ａの状態変化を論理
雑音とみなすことにするものである。ちなみに、第２図
においては、上記規定値を８とし、高周波クロックＣの
周期を論理雑音のノ々ルス幅の１／３程度としている。
わち、Ｔ−高周波クロック周期×規定値カウント数）が
論理雑音（）５１１１幅が上記時間Ｔ未満のもの）を伴
なった入力データ信号ａとして有効な状態である最小継
続時間を示すように選定する。すなわち、この時間Ｔは
、論理雑音における最大パルス幅に相当するものであっ
て、この時間未満の入力データ信号ａの状態変化を論理
雑音とみなすことにするものである。ちなみに、第２図
においては、上記規定値を８とし、高周波クロックＣの
周期を論理雑音のノ々ルス幅の１／３程度としている。
ここで、第２図に示すように、入力データ信号ａの立上
り部Ａ、高レベル（” １ ” ）部Ｂ、立下り部Ｃに
各図示のような論理雑音を含んでいる場合において、カ
ウンタ４２は、リタイミングされた入力データ信号すか
ら得られた微分・リレスｄによってリセットされるので
、上記のように論理雑音を含んだ各部Ａ、、、Ｂ、Ｃで
は当該出力ｅ−″０”を示すが、最後の各微分パルスｄ
から上記所定数の規定値だけ高周波クロックＣのカウン
トをすると、その出力 ：＝ Ｉ＋ １１１とする。
り部Ａ、高レベル（” １ ” ）部Ｂ、立下り部Ｃに
各図示のような論理雑音を含んでいる場合において、カ
ウンタ４２は、リタイミングされた入力データ信号すか
ら得られた微分・リレスｄによってリセットされるので
、上記のように論理雑音を含んだ各部Ａ、、、Ｂ、Ｃで
は当該出力ｅ−″０”を示すが、最後の各微分パルスｄ
から上記所定数の規定値だけ高周波クロックＣのカウン
トをすると、その出力 ：＝ Ｉ＋ １１１とする。
立上り微分回路５は、その立上り部の微分パルスｆを生
成し、これをＤフリップフロップ６のクロック端子ＣＫ
に入力する。したがってＤフリップフロップ６は、その
データ端子りに入力されている入カデータ信号ａから論
理雑音を除去した整形データ信号ｇを出力端子７から送
出することかできる。
成し、これをＤフリップフロップ６のクロック端子ＣＫ
に入力する。したがってＤフリップフロップ６は、その
データ端子りに入力されている入カデータ信号ａから論
理雑音を除去した整形データ信号ｇを出力端子７から送
出することかできる。
すなわち、入力データ信号ａは、論理雑音が存在する各
部（区間）Ａ、Ｂ、Ｃについて、それぞれ、それ以前の
各状態（”０″、”１″、”１′°）を保持しておき、
有効な状態変化（時間Ｔ以上の継続的状態変化）のとき
にのみレベルの反転を行つ−に整形データ信号ｇに変換
されるものである。
部（区間）Ａ、Ｂ、Ｃについて、それぞれ、それ以前の
各状態（”０″、”１″、”１′°）を保持しておき、
有効な状態変化（時間Ｔ以上の継続的状態変化）のとき
にのみレベルの反転を行つ−に整形データ信号ｇに変換
されるものである。
以上、詳細に説明したように、本発明によれば、集積回
路化が容易なテイジタル回路構成で論理雑音除去回路を
実現することができるので、その小形化、信頼性向上、
経済化が得られるとともに、高周波クロックの周波数ま
たは前述のカウンタにおけるカウント規定値を変えるこ
とにより各種の論理雑音の除去が可能となる汎用性も得
られ、その効果は顕著である。
路化が容易なテイジタル回路構成で論理雑音除去回路を
実現することができるので、その小形化、信頼性向上、
経済化が得られるとともに、高周波クロックの周波数ま
たは前述のカウンタにおけるカウント規定値を変えるこ
とにより各種の論理雑音の除去が可能となる汎用性も得
られ、その効果は顕著である。
第１図は、本発明に係る論理雑音除去回路の一実施例の
ブロック図、第２図は、そのタイムチャートである。 １・・・入力端子、２・・・微分回路、３・・・発振器
、４・・・計数回路、５・・・立上り微分回路、６・・
・Ｄフリップ（ほか１名）
ブロック図、第２図は、そのタイムチャートである。 １・・・入力端子、２・・・微分回路、３・・・発振器
、４・・・計数回路、５・・・立上り微分回路、６・・
・Ｄフリップ（ほか１名）
Claims (1)
- １、入力データ信号に伴なう論理雑音の立上り・立下り
両方向の微分を行う微分回路と、その微分パルス出力ご
とにリセットされ、上記論理雑音のパルス幅よりも短か
い周期の高周波クロックを上記論理雑音の最大パルス幅
に相当して規定数だけ計数したときに出力を送出する計
数回路と、その出力の立上り方向の微分を行い、その微
分バルーｌの発生時ことに上記入力データ信号の状態と
同一状態となるような整形データ信号を送出する整形回
路とから構成したことを特徴とする論理雑音除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068654A JPS58186218A (ja) | 1982-04-26 | 1982-04-26 | 論理雑音除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068654A JPS58186218A (ja) | 1982-04-26 | 1982-04-26 | 論理雑音除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186218A true JPS58186218A (ja) | 1983-10-31 |
Family
ID=13379898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57068654A Pending JPS58186218A (ja) | 1982-04-26 | 1982-04-26 | 論理雑音除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186218A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738535A (ja) * | 1993-07-20 | 1995-02-07 | Daido Signal Co Ltd | ノイズ除去回路 |
| WO1998004062A1 (en) * | 1996-07-17 | 1998-01-29 | Northern Telecom Limited | Method and circuit for data regeneration of a data stream |
| FR2839827A1 (fr) * | 2002-05-14 | 2003-11-21 | St Microelectronics Sa | Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic |
-
1982
- 1982-04-26 JP JP57068654A patent/JPS58186218A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738535A (ja) * | 1993-07-20 | 1995-02-07 | Daido Signal Co Ltd | ノイズ除去回路 |
| WO1998004062A1 (en) * | 1996-07-17 | 1998-01-29 | Northern Telecom Limited | Method and circuit for data regeneration of a data stream |
| US5905755A (en) * | 1996-07-17 | 1999-05-18 | Northern Telecom Limited | Method and circuit for data regeneration of a data stream |
| FR2839827A1 (fr) * | 2002-05-14 | 2003-11-21 | St Microelectronics Sa | Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic |
| US7174473B2 (en) | 2002-05-14 | 2007-02-06 | Stmicroelectronics S.R.L. | Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4786823A (en) | Noise pulse suppressing circuit in digital system | |
| JPH03136513A (ja) | クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置 | |
| JPH07264011A (ja) | クロックデューティ比自動調整回路 | |
| JPS58186218A (ja) | 論理雑音除去回路 | |
| EP0366582B1 (en) | High speed digital counter | |
| JPS6150428B2 (ja) | ||
| US4656460A (en) | D/A converter | |
| JPS6150429B2 (ja) | ||
| JP2810713B2 (ja) | タイミング発生装置 | |
| JPS6143886A (ja) | デ−タ識別回路 | |
| JPS63220617A (ja) | ノイズ除去回路 | |
| JPS6347083Y2 (ja) | ||
| JP2701717B2 (ja) | パルス同期化回路 | |
| JP2752513B2 (ja) | シーケンサ回路 | |
| JP2763709B2 (ja) | ビット・ダイビット変換回路 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JP2864714B2 (ja) | エッジ検出回路 | |
| JPH02250674A (ja) | インバータのオンディレイ回路 | |
| JPS6019694B2 (ja) | 並列処理形信号変換回路 | |
| JPH0437215A (ja) | 微分パルス作成回路 | |
| JPS5955690A (ja) | バ−ストゲ−トパルス発生回路 | |
| JPH0444470A (ja) | 同期信号分離回路 | |
| JPS60111577A (ja) | 垂直同期装置 | |
| JPS61113365A (ja) | 垂直同期信号分離回路 | |
| JPS59156018A (ja) | パルス遅延回路 |