JPS63220617A - ノイズ除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル信号中に混入したノイズを除去する
だめの回路に関するもので、特にノイズ除去にフリップ
フロップを利用するノイズ除去回路に関するものである
。

〔従来の技術〕

ディジタル信号中に混入したノイズを除去するだめの回
路としては、積分回路を利用したノ・イズ除去回路が知
られていたか、この回路は抵抗、コンデンサ等の誤差に
よって除去できるノイスノハルス幅が変化してしまった
シ、大きなパルス幅のノイズを除去しようとすると、出
力信号の波形が鈍る等の不都合があった。

そこで、このような不都合を無くすため、例えば実公昭
５７−３３６５３号公報に示される回路（以下第１の従
来技術）や、特公昭６０−１９７８号公報に示される回
路（以下第２の従来技術）が提案されている。

この両者のうち、第１の従来技術は前段と後段の２つの
フリップフロップに時間差を有する外部クロックパルス
を与えることで、前段のフリップフロップに与えられた
人力信号（ディジタル信号）を後段のフリップフロップ
からノイズを除去した出力として導出するようにしたも
のであり、また第２の従来技術は、前段のフリップ７０
ツブと、後段のフリップフロップ及びゲート回路から成
るクロックパルス制御回路とを用い、この制御回路によ
り前段のフリップフロップに＋ｊえられるクロックパル
スを制御することで、ノイズを除去するようにしたもの
である。

〔発明が解決しようとする問題点〕

しかしながら、」二連した２つの従来技術はそれぞれ以
下の問題を有している。

すなわち、第１の従来技術では、ノイズのパルス幅とし
て前段のフリップフロップをトリガする外部クロックの
立」二９から、後段のフリップフロップをトリガする外
部クロックの立上りまでの時間以上のものが混入する場
合、同じパルス幅のノイズであっても外部クロックの立
上りとノイズが混入するタイミングとの違いで、除去で
きる場合とできない場合があるという問題があシ、これ
を解決するために前段のノリツブフロップをトリガする
外部クロックの立上９から後段のノリツブフロップをト
リガする外部クロックの立上りまでの時間を長くすると
、入力信号に対する出力信号の遅わが大きくなってしま
うという新たな問題が生じることになる。

一方、第２の従来技術では、初期状態において外部クロ
ックパルスがすべてのフリップフロップに力えられてい
るので、入力ラインの状態変化は必ず出力ラインの状態
に影響することになり、そのため最初の入力ラインの状
態の変化がノイズであった場合、入力ラインと出力ライ
ンとの間の前段のフリップフロップによりノイズのパル
ス幅が非常に大きく延ばされてしまうという問題を有し
ている。

本発明（はこれらの問題を解決するためになされたもの
で、ディジタル信号中のノイズを確実に除去できると共
に、ノイズのパルス幅が延ばされることのない優れたノ
イズ除去回路を実現することを目的とするものである。

〔問題点を解決するための手段〕

上述した目的を達成するため、本発明は出力をクリアす
ることができる第１及び第２の言１数手段のそれぞれの
出力端子に１つのノリツブ７０ツブを接続すると共に、
第１及び第２の計数手段の出力を自身のトリガ端子にフ
ィードバックするように構成したものである。

〔作用〕

」−述した構成を有する本発明は、ディジタル信号を反
転して第１の計数手段のクリア端子に入力すると共に、
第２の計数手段のクリア端子には同じディジタル信号を
そのまま入力する。

そして、第１及び第２の計数手段のトリガ端子に外部ク
ロックパルス全それぞれ力え、これをトリガとして第１
の計数手段により前記ディジタル信号の′“１”の状態
を計数すると共に、第２の計数手段により同じくディジ
タル信号のパ０“の状態を計数して、第１の計数手段の
計数中に予じめ定められた値による出力が出るまでの間
にディジタル信号が°０′″の状態から′］“の状態に
変化した場合には計数値をクリアし、また第２の計数手
段の計数中に予じめ定められた値による出力がでるまで
の間にディジタル信号がｌ″の状態から０′″の状態に
変化した場合には計数値をクリアすることによりフリッ
プフロップからノイズを除去した信号を導出することが
できる。

従って、これによれば第１及び第２の計数手段に設定す
る［直によるパルス幅以下であれば、ノイズがどのよう
なタイミングでディジタル信号に混大していても、その
ノイズを確実に除去できると共に、ノイズのパルス幅が
大きく延ばされることもなくなる。

〔実施例〕

以下図面を参照して実施例を説明する。

第１図は本発明によるノイズ除去回路の一実施例を示す
構成臼で、図に卦いて１は入力信号（ディジタル信号）
のＩＩ　、　ＩＩの状態を計数する第１の計数手段であ
る第１のカウンタ、２は前記入力信号の““０”の状態
を計数するための第２の計数手段である第２のカウンタ
、３は前記入力信号を反転させるインバータ、４と５は
ノアゲート、６はフリップフロップで・、このフリップ
フロップ６はノアゲート７と８により構成されている。

前記第１、及び第２のカウンタ１，２として本実施例で
は、例えば７４ＬＳ３９３のような８進カウンタを使用
しておシ、また各部接続関係は以下のようになっている
。

マス、外部クロックパルスはノアゲート４及び５の入力
端子に印加されるものとなっておシ、ノアゲート４の出
力端子は第１のカウンタ１のトリガ端子Ｔに接続され、
またノアゲート５の出力端子は第２のカウンタ２のトリ
ガ端子Ｔに接続されている。

一方、入力信号はインバータ３の入力端子と第２のカウ
ンタ２のクリア端子Ｃに印加されるものとなっておシ、
前記インバータ３の出力端子は第１のカウンタ１のクリ
ア端子Ｃに接続されている。

また、第１のカウンタ１の出力端子Ｑはノアゲート４及
び７の入力端子に接続され、第２のカウンタ２の出力端
子Ｑはノアゲート５及び８の入力端子に接続され、更に
ノアゲート７と８はそれぞれの出力端子が相手方の入力
端子にたすき接続されてフリップフロップ６を構成し、
ノアゲート８の出力端子から出力信号を導出するように
なっている。

尚、第１、及び第２のカウンタ１，２の出力端子Ｑは、
それぞれのトリガ端子Ｔにノアゲート４゜５を介して外
部クロックが８パルス入力さｎることで１”の状態とな
る。

第２図は上述した第１図における各部の信号波形を示す
タイムチャートで、この図を参照して作用を説明する。

尚、第２図中の（７）〜（勘は第１図中の（７）〜（１
）に対応する。

いま、入力信号が第２図（イ）に示すように、立上りノ
イズａ、ｂ及び立下シノイズＣを含んだ信号であるとす
る。

そこで、第１のカウンタ１及び第２のカウンタ２へのク
リア信号は　Ｈｌ”の状態で有効であるノイズａの存在
時、第１のカウンタ１のクリア端子Ｃが”０′′の状態
となシ、外部クロックパルスによりトリガされることを
有効にするが、このとき第２図（つ）に示すように第１
のカウンタ１のトリガ端子Ｔにはトリガ入力が印加され
ないため、つまジノアゲート４の出力が６“０”の状態
にあるので、第１のカウンタ１はカウントを開始せず、
そのためこの第１のカウンタ１の出力端子Ｑは１“０”
の状態に保持される。

一方、第２のカウンタ２は、第２図（３）に示すように
、トリガ端子Ｔに印加されるノアゲート５の出力つまり
トリガ入力により「３」までカウントしているが、前記
ノイズａによって第２のカウンタ２のクリア端子Ｃが、
　ＩＩの状態となるので、この第２のカウンタ２のカウ
ント値はｒＯＪにクリアされ、これにより第２のカウン
タ２の出力端子Ｑも“０”の状態が保持される。

従って、フリップフロップ６の状態は変化しないことに
なり、当然出力信号の状態も変化せず、１１ｏ１１のま
まである。

次に、ノイズｂの存在時においては、このノイズｂの前
縁によって第１のカウンタ１のクリア端子Ｃが°゛“０
”の状態となシ、第１のカウンタ１は「３」までカウン
トするが、ノイズｂの後縁にょシ前記クリア端子Ｃが”
ｌ”の状態となるので、カウント値は再び「０」にクリ
アされ、これにょシ第１のカウンタ１の出力端子Ｑは“
０”の状態に保持される。

一方、第２のカウンタ２のクリア端子Ｃはノイズｂの前
縁により“′ｌ″′の状態とな９、カウント値は「０」
にクリアされるので、この第２のカウンタ２の出力端子
Ｑも゛０パの状態に保持される。

従って、この場合もフリップフロップ６の状態は変化せ
ず、出力信号の状態も０゛′のま１である。

次に、入力信号が加えられると、第２のカウンタ２のク
リア端子Ｃは１″の状態となり、カウント値は「０」に
クリアされるので、その出力端子Ｑは′０′″の状態に
保持される。

一方、第１のカウンタ１のクリア端子Ｃは、入力信号に
よって′”“０”の状態とな９、これにより第１０カウ
ンタ１がカウントを開始するが、入力信号は第２図（イ
）に示すように第１のカウンタ１の進数「８」以上連続
しているので、カウント値が１８」になると、第１のカ
ウンタ１の出力端子Ｑの状態がｎｏ＋＋から°゛ｌ″に
変わり、これによりフリップフロップ６のノアゲート７
の出力が′ｌ′”の状態からＩＩ　ＯＩ＋の状態に変化
することによって、ノアゲート８の出力が°０′″の状
態から１″の状態に変わって、フリップフロップ６から
出力信号が導出さ肛る。

１だ、このとき第１のカウンタ１の出力端子Ｑの出力は
ノアゲート４の一方の入力端子に入力され、該ノアゲー
ト４で外部クロックと否定論理和がとられるため、第１
のカウンタ１のトリガ入力は”　Ｏ’”の状態となり、
そのため第１のカウンタ１はクリア端子Ｃにクリア信号
が入力されるまで、その出力つ捷り′１′″の状態を記
憶している。

尚、第１のカウンタ１及び第２のカウンタ２の各々の出
力端子Ｑがノアゲート４及び５の入力端子に接続されて
いるのは、人力信号″有パの状態、及び°“無”の状態
がどちらか確定したときに、第１のカウンタ１または第
２のカウンタ２が外部クロックによりカウントし続け、
これにより第１のカウンタ１または第２のカウンタ２の
出力端子Ｑの状態が変化して、双方の出力端子Ｑが共に
パυ′″の状態となり、フリップフロップ６の出力が不
安定になることを防止するためのもので、論理上必須の
ものではない。

さて、第２図（イ）に示すように信号有りの領域内にノ
イズｃが存在する場合、第１のカウンタ１のクリア端子
Ｃは゛」″の状態となるので、この第１のカウンタ１の
カウント値は「０」にクリアされ、これにより第１のカ
ウンタ１の出力端子Ｑは′１″の状態から０“′の状態
に変わるが、ノアゲート７の出力は変化せず　＋１０Ｉ
＋の状態が保た九る。

−ブバノイズＣによって第２のカウンタ２のクリア端子
Ｃはｎ　Ｏ＋＋の状態とな９、第２図（３）に示すよう
にこの第２のカウンタ２は「３」までカウントするが、
ノイズＣの後縁により前記クリア端子Ｃが再びＩＩ　、
　＋＋の状態に戻勺、これによりカラント値は「０」に
クリアされるので、第２のカウンタ２の出力端子ＱばＯ
″の状態に保持される。

従って、フリップフロップ６の状態は変化せず、その出
力信号の状態も変化しないことになシ　ｕ　Ｊ、　＋＋
の状態が保たれる。

その後、前記入力信号が無くなると、第１のカウンタ１
のクリア端子Ｃが１″の状態となり、これにより第１の
カウンタ１のカウント値は「０」にクリアされて、この
とき、　＋＋の状態にある出力端子Ｑは０゛°の状１１
ホとなる。

また、人力信号が無くなることによって第２のカウンタ
２のクリア端子Ｃは′“０”の状態となり、これにより
第２のカウンタ２はカウントを開始する。

この入力信号の無い状態は、第２図（イ）に示すように
「８」以上連続するので、カウント値が「８」に達する
と第２のカウンタ２の出力端子Ｑは′０゛′の状態から
′Ｊ″の状態に変化し、この変化によりフリップフロッ
プ６からの出力信号はｕ、＋＋の状態からパ０”の状態
に変化する。つまり出力信号は導出されなくなる。

以上の動作により、ノイズａ＋ｂ＋ｅｅ含む入力信号を
、第２図（１）に示すようにフリップフロッグ６からノ
イズａ、ｂ、ｃが除去さｎた出力信号として導出するこ
とができる。

尚、本発明は一１＝述した実施例に限られるものＴ゛は
なく、例えば第」のカウンタ１及び第２のカウンタ２の
代りに各々フリップフロップを縦に接続した回路を用い
てもよく、それぞれの回路を第１及び第２の計数手段と
して、前記第１のカウンタ１及び第２のカウンタ２と同
様の動作を行わせることも可能である。

〔発明の効果〕

以上説明したように、本発明は、第１の計数手段にディ
ジタル信号を反転して入力すると共に、第２の計数手段
には前記ディジタル信号をそのまま入力し、外部クロッ
クパルスをトリガとして第１の計数手段で前記ディジタ
ル信号の“０′′の状態を、また第２の計数手段で同じ
くディジタル信号の“１″の状態を計数すると共に、そ
れぞれの出力を自身のトリガ端子にフィードバックさせ
、そして第１の計数手段が予じめ設定された値による出
力を出すまでの間に前記Ｉｔ　ｏＩ＋が°′ｌ”′に変
化したとき、及び第２の計数手段が予じめ設定された値
による出力を出すまでの間に前記＋１．“′がＩＩ　Ｏ
ＩＩに変化したとき、それぞれの計数値をクリアするこ
とで、ディジタル信号に混入しているノイズを除去して
フリップフロップからノイズのない信号として導出する
ようにしている。

従って、第１及び第２の計数手段に設定された値による
パルス幅以下であれば、ノイズがどのようなタイミング
でディジタル信号に混入していようと、そのノイズを確
実に除去できると共に、ノイズのパルス幅が大きく延ば
されることもなくなるという効果が得られる。

また、第１及び第２の計数手段でディジタル信号の゛°
０パの状態と”１″の状態を別々に計数つまシ記憶して
いるので、ディジタル信号が正論理であっても、また負
論理であってもよいという利点がある他、第１の計数手
段をｍ進カウンタ、第２の計数手段をｎ進カウンタとし
て、ｍとｎを任意に設定すれば、所謂立上９ノイズ、立
下９ノイズ等も除去できるものとなる。

【図面の簡単な説明】

第１図は本発明によるノイズ除去回路の一実施例を示す
構成図、第２図は第１図における各部の信号波形を示す
タイムチャートである。　　　　゛１：第１のカウンタ
　２：第２のカウンタ３：インバータ　４，５：ノアゲ
ート　６：フリップフロップ　７，８：ノアゲート 手続補正書（′加０ 昭和６２年　６月１０］」 特許庁長官　　黒　１）明　雄　殿 １、事件の表示 昭和６２年　特許願　第　５２８５３　　号２、発明の
名称　　　　ノイズ除去回路３、補正をする者 事件との関係　　　　　　　　特許出願人（６“４）　
　　代表者　　橋　本　南海男４、代　理　人

Claims (1)

1. 【特許請求の範囲】 １、出力をクリアすることができる第１及び第２の計数
   手段と、 この両計数手段の出力が加えられるフリップフロップと
   を備え、 前記第１の計数手段のクリア端子にディジタル信号を反
   転した信号を入力すると共に、第２の計数手段のクリア
   端子には前記ディジタル信号を入力し、 かつ第１及び第２の計数手段の各々のトリガ端子に加え
   られる外部クロックパルスをトリガとして、第１の計数
   手段により前記ディジタル信号の“１”の状態を計数す
   ると共に、第２の計数手段により前記ディジタル信号の
   “０”の状態を計数し、 第１の計数手段の計数中予じめ定められた値による出力
   が出るまでの間にディジタル信号が“０”の状態から“
   １”の状態に変化した場合には計数中の計数値をクリア
   し、 第２の計数手段の計数中予じめ定められた値による出力
   がでるまでの間にディジタル信号が“１”の状態から“
   ０”の状態に変化した場合には計数中の計数値をクリア
   することにより、 フリップフロップの出力端子からノイズが除去された信
   号を導出することを特徴とするノイズ除去回路。