JPH01189284A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH01189284A JPH01189284A JP63013116A JP1311688A JPH01189284A JP H01189284 A JPH01189284 A JP H01189284A JP 63013116 A JP63013116 A JP 63013116A JP 1311688 A JP1311688 A JP 1311688A JP H01189284 A JPH01189284 A JP H01189284A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- counter
- horizontal
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 claims abstract description 46
- 239000002131 composite material Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 3
- 230000001360 synchronised effect Effects 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 1
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 1
- 101100293593 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) nar-1 gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術 （第３．４図）発明が解
決しようとする問題点 問題点を解決するための手段 作用 実施例 本発明の第１実施例 （第１．２図）発明の効果 〔概 要〕 複合同期信号からデジイタル信号処理によって垂直およ
び水平の各同期信号を分離する同期分離回路に関し、 同期分離をデジイタル信号処理で行うことにより、集積
回路化が容易で分離特性が安定な同期分離回路を提供す
ることを目的とし、 画像表示装置の垂直走査の基準となる垂直同期信号と水
平走査の基準となる水平−同期信号が含まれた複合同期
信号から垂直同期信号と水平同期信号をそれぞれ独立さ
せて分離する同期分離回路において、水平同期信号の周
波数よりも十分大きな周波数の基準信号を設定するとと
もに、該基準信号を複合同期信号に含まれるパルスの前
縁からカウントするカウント手段と、該カウント手段が
水平同期信号の前縁から所定数だけカウントすると該カ
ウント期間を水平同期信号と判断して出力する水平同期
分離手段と、該カウント手段の出力に基づき、垂直同期
信号の期間に含まれる他のパルスがないタイミングで複
合同期信号をラッチして垂直同期信号を分離する垂直同
期分離手段と、を設けて構成する。
決しようとする問題点 問題点を解決するための手段 作用 実施例 本発明の第１実施例 （第１．２図）発明の効果 〔概 要〕 複合同期信号からデジイタル信号処理によって垂直およ
び水平の各同期信号を分離する同期分離回路に関し、 同期分離をデジイタル信号処理で行うことにより、集積
回路化が容易で分離特性が安定な同期分離回路を提供す
ることを目的とし、 画像表示装置の垂直走査の基準となる垂直同期信号と水
平走査の基準となる水平−同期信号が含まれた複合同期
信号から垂直同期信号と水平同期信号をそれぞれ独立さ
せて分離する同期分離回路において、水平同期信号の周
波数よりも十分大きな周波数の基準信号を設定するとと
もに、該基準信号を複合同期信号に含まれるパルスの前
縁からカウントするカウント手段と、該カウント手段が
水平同期信号の前縁から所定数だけカウントすると該カ
ウント期間を水平同期信号と判断して出力する水平同期
分離手段と、該カウント手段の出力に基づき、垂直同期
信号の期間に含まれる他のパルスがないタイミングで複
合同期信号をラッチして垂直同期信号を分離する垂直同
期分離手段と、を設けて構成する。
本発明は同期分離回路に関し、詳細には複合同期信号か
らデジイタル信号処理によって垂直および水平の各同期
信号を分離する同期分離回路に関する。
らデジイタル信号処理によって垂直および水平の各同期
信号を分離する同期分離回路に関する。
一般に、画像情報を再現する方法としては、ラスクスキ
ャン方式が良く知られており、幅広い分野で利用されて
いる。
ャン方式が良く知られており、幅広い分野で利用されて
いる。
ラスクスキャン方式は１枚の画像を走査線に分解し、時
系列データとして扱う方式である。ラスクスキャン方式
には画像を構成する走査線を順に走査して１枚の画像を
描画する順次走査方式（ノンインクレース）と１本毎の
走査により１度荒い画像を描画した後、２度目の走査に
よって１枚の画像を完成する飛越走査方式（インクレー
ス）がある。
系列データとして扱う方式である。ラスクスキャン方式
には画像を構成する走査線を順に走査して１枚の画像を
描画する順次走査方式（ノンインクレース）と１本毎の
走査により１度荒い画像を描画した後、２度目の走査に
よって１枚の画像を完成する飛越走査方式（インクレー
ス）がある。
このようなラスクスキャン方式では走査の基準となる信
号、すなわち同期信号が必要であり、水平方向の走査基
準となるものが水平同期信号、垂直方向の走査基準とな
るものが垂直同期信号であることは良く知られている。
号、すなわち同期信号が必要であり、水平方向の走査基
準となるものが水平同期信号、垂直方向の走査基準とな
るものが垂直同期信号であることは良く知られている。
また、インクレースによる走査の場合は、飛越走査を確
実かつ安定に行う目的で等価パルスや切込みパルスと呼
ばれる補助信号が設けられることがあり、代表的なもの
としてはカラーテレビジョン放送の標準方式としてＮ
Ｔ Ｓ Ｃ（Ｎａｔｉｏｎａｌ Ｔｅ１ｅｖｉｓｉｏｎ
ＳｙｓｔｅＩＩＣｏｍｍｉｔｔｅｅ）により決定され
たＮＴＳＣ方式がある。ＮＴＳＣ方式では水平、垂直の
各同期信号や前述の補助信号の他に画像の輝度や色に関
する情報も同時に伝送することができ、このような信号
は複合映像信号と呼ばれる。これに対して、複合同期信
号という概念もあり、通常、同期に関する信号、すなわ
ち水平および垂直の各同期信号と前述の補助信号を含む
ものを意味する。
実かつ安定に行う目的で等価パルスや切込みパルスと呼
ばれる補助信号が設けられることがあり、代表的なもの
としてはカラーテレビジョン放送の標準方式としてＮ
Ｔ Ｓ Ｃ（Ｎａｔｉｏｎａｌ Ｔｅ１ｅｖｉｓｉｏｎ
ＳｙｓｔｅＩＩＣｏｍｍｉｔｔｅｅ）により決定され
たＮＴＳＣ方式がある。ＮＴＳＣ方式では水平、垂直の
各同期信号や前述の補助信号の他に画像の輝度や色に関
する情報も同時に伝送することができ、このような信号
は複合映像信号と呼ばれる。これに対して、複合同期信
号という概念もあり、通常、同期に関する信号、すなわ
ち水平および垂直の各同期信号と前述の補助信号を含む
ものを意味する。
水平および垂直の走査を行う場合には、複合同期信号か
ら水平および垂直の各同期信号を分離して個別に取り出
す必要があり、同期分離回路が用いられる。
ら水平および垂直の各同期信号を分離して個別に取り出
す必要があり、同期分離回路が用いられる。
従来のこの種の同期分離回路としては、例えば第３．４
図に示すようなものがある。
図に示すようなものがある。
第３図（ａ）は水平同期分離回路であり、コンデンサＣ
Ｈおよび抵抗Ｒ，からなる微分回路で構成される。微分
時定数は水平同期信号（ＮＴＳＣ方式では約１５．７５
Ｋ ｆｌｚ ）のみを通過させるように設定され、垂
直同期信号は遮断されて同図（ｂ）に示すように水平同
期信号の微分波形が得られる。
Ｈおよび抵抗Ｒ，からなる微分回路で構成される。微分
時定数は水平同期信号（ＮＴＳＣ方式では約１５．７５
Ｋ ｆｌｚ ）のみを通過させるように設定され、垂
直同期信号は遮断されて同図（ｂ）に示すように水平同
期信号の微分波形が得られる。
第４図（ｂ）は垂直同期分離回路であり、抵抗Ｒｖおよ
びコンデンサＣｖからなる積分回路で構成される。積分
時定数は水平同期信号を十分に抑制できる値で、かつ垂
直同期信号（ＮＴＳＣ方弐では６０Ｈｚ）が減衰しない
ような値に設定され、水平同期信号は遮断されて同図（
ｂ）に示すように垂直同期信号の積分波形が得られる。
びコンデンサＣｖからなる積分回路で構成される。積分
時定数は水平同期信号を十分に抑制できる値で、かつ垂
直同期信号（ＮＴＳＣ方弐では６０Ｈｚ）が減衰しない
ような値に設定され、水平同期信号は遮断されて同図（
ｂ）に示すように垂直同期信号の積分波形が得られる。
以上のようにして分離された水平および垂直の各同期信
号はコンパレータ等により波形整形がなされ、水平およ
び垂直の偏向のトリガとして用いられる。
号はコンパレータ等により波形整形がなされ、水平およ
び垂直の偏向のトリガとして用いられる。
しかしながら、このような従来の同期分離回路にあって
は、微分あるいは積分を行う、いわゆるアナログ信号と
して処理する回路構成となっていたため、次のような問
題点があった。
は、微分あるいは積分を行う、いわゆるアナログ信号と
して処理する回路構成となっていたため、次のような問
題点があった。
すなわち、抵抗ＲＨ％ Ｒｖ 、コンデンサＣ８、Ｃｖ
等の受動部品を用いるため、これらの受動部品のバラツ
キや経時変化によって同期分離特性が形容を受は易い。
等の受動部品を用いるため、これらの受動部品のバラツ
キや経時変化によって同期分離特性が形容を受は易い。
例えば、抵抗Ｒ，の抵抗値の増加によって、微分された
水平同期信号のレベルが低下して水平同期がとれなかっ
たり、コンデンサＣｖの容量値減少によって水平間！ｔ
ＪＩ （８号やレベルの大きなパルス雑音等を抑制でき
なくなり、垂直同期が不安定となることも考えられる。
水平同期信号のレベルが低下して水平同期がとれなかっ
たり、コンデンサＣｖの容量値減少によって水平間！ｔ
ＪＩ （８号やレベルの大きなパルス雑音等を抑制でき
なくなり、垂直同期が不安定となることも考えられる。
また、近時電子機器はコスト低減、信頼性の向上、保守
の簡便化等の要求から集積回路化を図ることが要望され
ており、このような場合、信号の処理態様がアナログ的
であるため、集積化が困難である。特に、垂直同期分離
回路には垂直同期周波数が低いことから比較的大きな積
分時定数を必要としており、集積化を困難にする一因と
なっている。
の簡便化等の要求から集積回路化を図ることが要望され
ており、このような場合、信号の処理態様がアナログ的
であるため、集積化が困難である。特に、垂直同期分離
回路には垂直同期周波数が低いことから比較的大きな積
分時定数を必要としており、集積化を困難にする一因と
なっている。
そこで本発明は、同期分離をデジイタル信号処理で行う
ことにより、集積回路化が容易で分離特性が安定な同期
分離回路を提供することを目的としている。
ことにより、集積回路化が容易で分離特性が安定な同期
分離回路を提供することを目的としている。
本発明による同期分離回路は上記目的達成のため、画像
表示装置の垂直走査の基準となる垂直同期信号と水平走
査の基準となる水平同期信号が含まれた複合同期信号か
ら垂直同期信号と水平同期信号をそれぞれ独立させて分
離する同期分離回路において、水平同期信号の周波数よ
りも十分大きな周波数の基準信号を設定するとともに、
該基準信号を複合同期信号に含まれるパルスの前縁から
カウントするカウント手段と、該カランｌ−手段が水平
同期信号の前縁から所定数だけカウントすると該カウン
ト期間を水平同期信号と判断して出力する水平同期分離
手段と、該カウント手段の出力に基づき、垂直同期信号
の期間に含まれる他のパルスがないタイミングで複合同
期信号をラッチして垂直同期信号を分離する垂直同期分
離手段と、を設けている。
表示装置の垂直走査の基準となる垂直同期信号と水平走
査の基準となる水平同期信号が含まれた複合同期信号か
ら垂直同期信号と水平同期信号をそれぞれ独立させて分
離する同期分離回路において、水平同期信号の周波数よ
りも十分大きな周波数の基準信号を設定するとともに、
該基準信号を複合同期信号に含まれるパルスの前縁から
カウントするカウント手段と、該カランｌ−手段が水平
同期信号の前縁から所定数だけカウントすると該カウン
ト期間を水平同期信号と判断して出力する水平同期分離
手段と、該カウント手段の出力に基づき、垂直同期信号
の期間に含まれる他のパルスがないタイミングで複合同
期信号をラッチして垂直同期信号を分離する垂直同期分
離手段と、を設けている。
本発明では、水平同期信号の周波数よりも十分高い周波
数の基準信号が設けられ、複合同期信号が入力されると
、水平同期信号の前縁から所定数だけ基準信号がカウン
トされて水平同期信号が出力される一方、垂直同期信号
の期間に他のパルス信号が含まれないタイミングで垂直
同月信号がラッチされて垂直同期信号が出力される。
数の基準信号が設けられ、複合同期信号が入力されると
、水平同期信号の前縁から所定数だけ基準信号がカウン
トされて水平同期信号が出力される一方、垂直同期信号
の期間に他のパルス信号が含まれないタイミングで垂直
同月信号がラッチされて垂直同期信号が出力される。
したがって、同期分離の処理態様がデジイタル信号処理
となって、集積回路化が容易になるとともに、分離特性
の安定化が図られる。
となって、集積回路化が容易になるとともに、分離特性
の安定化が図られる。
以下、本発明を図面に基づいて説明する。
第１．２図は本発明に係る同期分離回路の一実施例を示
す図であり、補助パルス（等価パルスおよび切込みパル
ス）を含むＮＴＳＣ方式に準拠した複合同期信号から水
平および垂直の各同期信号のみを個別に分離するもので
ある。
す図であり、補助パルス（等価パルスおよび切込みパル
ス）を含むＮＴＳＣ方式に準拠した複合同期信号から水
平および垂直の各同期信号のみを個別に分離するもので
ある。
まず、構成を説明する。第１図において、ｌは同期分離
回路であり、同期分離回路１はカウンタ（カウント手段
）１１および補助カウンタ２１を有する。
回路であり、同期分離回路１はカウンタ（カウント手段
）１１および補助カウンタ２１を有する。
カウンタ１１は分周カウンタ１２およびリセット回路１
３からなり、分周カウンタ１２はＤタイプのフリップフ
ロップ（Ｄ −Ｆ Ｆ） １４ａ〜１４ｅにより構成さ
れる。各Ｄ−ＦＦ１４ａ〜１４ｅの反転出力Ｑは各自の
データ人力りに接続され、トリガフリップフロップ（Ｔ
−ＦＦ）として動作する。Ｄ−ＦＦ１４ａのクロック人
力にはクロック信号ＣＬＫが入力されており、クロック
信号ＣＬＫは前述の複合映像信号中に含まれるカラー副
搬送波ｆ ｓｃ （３，５７９５４５Ｍ１ｌｚ）を用い
ている。Ｔ−ＦＦとして動作するＤ−ＦＦ１４ａ〜１４
ｅは順に直列に接続されており、分周カウンタ１２はク
ロック信号ＣＬＫを３２分周するカウンタとして動作す
る。
３からなり、分周カウンタ１２はＤタイプのフリップフ
ロップ（Ｄ −Ｆ Ｆ） １４ａ〜１４ｅにより構成さ
れる。各Ｄ−ＦＦ１４ａ〜１４ｅの反転出力Ｑは各自の
データ人力りに接続され、トリガフリップフロップ（Ｔ
−ＦＦ）として動作する。Ｄ−ＦＦ１４ａのクロック人
力にはクロック信号ＣＬＫが入力されており、クロック
信号ＣＬＫは前述の複合映像信号中に含まれるカラー副
搬送波ｆ ｓｃ （３，５７９５４５Ｍ１ｌｚ）を用い
ている。Ｔ−ＦＦとして動作するＤ−ＦＦ１４ａ〜１４
ｅは順に直列に接続されており、分周カウンタ１２はク
ロック信号ＣＬＫを３２分周するカウンタとして動作す
る。
リセット回路１３は３人力のＮＡＮＤゲート１５ａ、Ｄ
−Ｆ Ｆ１６ａ 、 １８ａおよび２人力のＡＮＤゲ
ート１７ａ、１９ａから構成され、ＮＡＮＤゲート１５
ａには前述のＤ−ＦＦ１４ａの反転出力Ｑ、Ｄ−ＦＦ１
４ｄの出力ＱおよびＤ−ＦＦ１４ｅの出力Ｑが接続され
る。ＮＡＮＤゲート１５ａの出力はＤ−ＦＦ１６ａのデ
ータ人力りに接続され、Ｄ−ＦＦ１６ａのクロック入力
にはクロック信号ＣＬＫがインバータ２０を経て入力さ
れる。Ｄ−ＦＦ１６ａの出力ＱはＮＡｒ１）ゲート１７
ａに入力され、ＮＡＮＤゲート１７ａの他方の入力はＶ
ｃｃに接続される。ＮＡＮＤゲー目７ａの出力はＤ・Ｆ
Ｆ１８ａのリセット人力Ｒに接続され、リセット人力Ｒ
がＬレベルになっている期間Ｄ−ＦＦ１８ａはリセット
されて出力ＱがＬレベルになる。Ｄ−ＦＦ１８ａのクロ
ック入力には正極性の複合同期信号ｃｓｙが入力され、
データ人力りはＶｃｃに接続される。Ｄ−ＦＦ１８の出
力ＱはＮＡＮＤゲート１９ａに接続され、ＮＡＮＤゲー
ト１９ａの他方の入力はＶｃｃに接続される。ＮＡＮＤ
ゲート１７ａ、１９ａは一方の入力がＶｃｃに接続され
ているので、人力の論理レベルはそのまま出力に伝達さ
れる。
−Ｆ Ｆ１６ａ 、 １８ａおよび２人力のＡＮＤゲ
ート１７ａ、１９ａから構成され、ＮＡＮＤゲート１５
ａには前述のＤ−ＦＦ１４ａの反転出力Ｑ、Ｄ−ＦＦ１
４ｄの出力ＱおよびＤ−ＦＦ１４ｅの出力Ｑが接続され
る。ＮＡＮＤゲート１５ａの出力はＤ−ＦＦ１６ａのデ
ータ人力りに接続され、Ｄ−ＦＦ１６ａのクロック入力
にはクロック信号ＣＬＫがインバータ２０を経て入力さ
れる。Ｄ−ＦＦ１６ａの出力ＱはＮＡｒ１）ゲート１７
ａに入力され、ＮＡＮＤゲート１７ａの他方の入力はＶ
ｃｃに接続される。ＮＡＮＤゲー目７ａの出力はＤ・Ｆ
Ｆ１８ａのリセット人力Ｒに接続され、リセット人力Ｒ
がＬレベルになっている期間Ｄ−ＦＦ１８ａはリセット
されて出力ＱがＬレベルになる。Ｄ−ＦＦ１８ａのクロ
ック入力には正極性の複合同期信号ｃｓｙが入力され、
データ人力りはＶｃｃに接続される。Ｄ−ＦＦ１８の出
力ＱはＮＡＮＤゲート１９ａに接続され、ＮＡＮＤゲー
ト１９ａの他方の入力はＶｃｃに接続される。ＮＡＮＤ
ゲート１７ａ、１９ａは一方の入力がＶｃｃに接続され
ているので、人力の論理レベルはそのまま出力に伝達さ
れる。
Ｎ Ａ Ｎ Ｄゲート１９ａの出力は分周カウンタ１２
を構成する各Ｄ−ＦＦ１４ａ〜１４ｅのリセット人力Ｒ
に接続され、リセット入力ＲがＬレベルになっている期
間は各Ｄ−ＦＦ１４ａ〜１４ｅがリセットされて出力Ｑ
がＬレベル、反転出力ＱがＨレベルとなる。
を構成する各Ｄ−ＦＦ１４ａ〜１４ｅのリセット人力Ｒ
に接続され、リセット入力ＲがＬレベルになっている期
間は各Ｄ−ＦＦ１４ａ〜１４ｅがリセットされて出力Ｑ
がＬレベル、反転出力ＱがＨレベルとなる。
いま、各Ｄ −Ｆ Ｆ１４ａ 〜１４ｅのリセット人力
Ｒが■（レベルになると、分周カウンタ１２はクロック
信号の立ち上がりでカウントを開始するが、ＮＡＮＤゲ
ート１５ａの入力が全てＨレベルとなるとリセット回路
１３によりリセットされる。すなわち、分周カウンタ１
２が２４カウントするとＮＡ Ｎ Ｉ）ゲート１５ａの
人力が全て１ルベルとなり、ＮＡＮＤゲート１５ａの出
力はＬレベルとなる。ＮＡＮＤゲート１５ａのＬレベル
出力はクロック信号ＣＬ Ｋの立ち下がりでＤ・ＦＦ１
６ａにラッチされ、ＮＡＮＤゲート１７ａを経てＤ−Ｆ
Ｆ１８ａをリセットする。
Ｒが■（レベルになると、分周カウンタ１２はクロック
信号の立ち上がりでカウントを開始するが、ＮＡＮＤゲ
ート１５ａの入力が全てＨレベルとなるとリセット回路
１３によりリセットされる。すなわち、分周カウンタ１
２が２４カウントするとＮＡ Ｎ Ｉ）ゲート１５ａの
人力が全て１ルベルとなり、ＮＡＮＤゲート１５ａの出
力はＬレベルとなる。ＮＡＮＤゲート１５ａのＬレベル
出力はクロック信号ＣＬ Ｋの立ち下がりでＤ・ＦＦ１
６ａにラッチされ、ＮＡＮＤゲート１７ａを経てＤ−Ｆ
Ｆ１８ａをリセットする。
したがって、Ｄ−ＦＦ１８ａの出力ＱがＬレベルとなり
、各Ｄ・ＦＦ１４ａ〜１４ｅはリセットされる。
、各Ｄ・ＦＦ１４ａ〜１４ｅはリセットされる。
分周カウンタ１２が再びカウントを開始するのはＤ・Ｆ
Ｆ１８ａの出力Ｑが１（レベルになったときであり、こ
の場合、複合同期信号の立ち上がりでデータ人力りのＨ
レベルがラッチされると出力ＱがＨレベルとなり分周カ
ウンタ１２がスタートする。
Ｆ１８ａの出力Ｑが１（レベルになったときであり、こ
の場合、複合同期信号の立ち上がりでデータ人力りのＨ
レベルがラッチされると出力ＱがＨレベルとなり分周カ
ウンタ１２がスタートする。
このように、カウンタ１１は複合同期信号Ｃ８Ｙの立ち
上がりでカウントを開始し、クロック信号ＣＬＫを２４
カウントするとりセントされて次の複合同期信号の立ち
上がりまでの間カウントを停止する。
上がりでカウントを開始し、クロック信号ＣＬＫを２４
カウントするとりセントされて次の複合同期信号の立ち
上がりまでの間カウントを停止する。
補助カウンタ２１は分周カウンタ２２およびリセット回
路２３からなり、分周カウンタ２２はＤ−ＦＦ２４ａ〜
２４ｈにより構成される。各Ｄ −Ｆ Ｆ２４ａ 〜２
４ｈの反転出力Ｑは各自のデータ人力りに接続されＴ−
ＦＦとして動作する。Ｄ−ＦＦ２４ａのクロック入力に
はクロック信号ＣＬＫが入力され、Ｄ・ＦＦ２４ａ〜２
４ｈは順に直列に接続される。したがって、分周カウン
タ２２はクロック信号ＣＬＫを２５６分周するカウンタ
として動作する。
路２３からなり、分周カウンタ２２はＤ−ＦＦ２４ａ〜
２４ｈにより構成される。各Ｄ −Ｆ Ｆ２４ａ 〜２
４ｈの反転出力Ｑは各自のデータ人力りに接続されＴ−
ＦＦとして動作する。Ｄ−ＦＦ２４ａのクロック入力に
はクロック信号ＣＬＫが入力され、Ｄ・ＦＦ２４ａ〜２
４ｈは順に直列に接続される。したがって、分周カウン
タ２２はクロック信号ＣＬＫを２５６分周するカウンタ
として動作する。
リセット回路２３は前述のリセット回路１３と同一構成
であり、同一構成部材にはａの符号に替えてｂの符号を
付し、その説明を省略する。リセット回路２３が分周カ
ウンタ２２をリセットする条件ばＮＡＮＤゲート１５ｂ
の入力が全てＨレベルになったときであり、ＮＡＮＤゲ
ート１５ ｂの入力にはＤ・ＦＦ２４ａの反転出力Ｑ、
Ｄ −ＦＦ２４ｇの出力ＱおよびＤ−ＦＦ２４ｈの出力
Ｑが接続される。したがって、分周カウンタ２２が１９
２カウントすると、Ｄ・ＦＦ２４ａ〜２４ｈはリセット
される。分周カウンタ２２が再びカウントを開始するの
はＤ−ＦＦ１８ｂの出力ＱがＨレベルとなったときであ
り、この場合、カウンタ１１の出力、すなわち、Ｄ−Ｆ
Ｆ１４ｅの出力ＱがＨレベルに立ち上がるとＤ−ＦＦ１
８ｂのデータ人力りのＨレベルがラッチされて分周カウ
ンタ２２がスタートする。
であり、同一構成部材にはａの符号に替えてｂの符号を
付し、その説明を省略する。リセット回路２３が分周カ
ウンタ２２をリセットする条件ばＮＡＮＤゲート１５ｂ
の入力が全てＨレベルになったときであり、ＮＡＮＤゲ
ート１５ ｂの入力にはＤ・ＦＦ２４ａの反転出力Ｑ、
Ｄ −ＦＦ２４ｇの出力ＱおよびＤ−ＦＦ２４ｈの出力
Ｑが接続される。したがって、分周カウンタ２２が１９
２カウントすると、Ｄ・ＦＦ２４ａ〜２４ｈはリセット
される。分周カウンタ２２が再びカウントを開始するの
はＤ−ＦＦ１８ｂの出力ＱがＨレベルとなったときであ
り、この場合、カウンタ１１の出力、すなわち、Ｄ−Ｆ
Ｆ１４ｅの出力ＱがＨレベルに立ち上がるとＤ−ＦＦ１
８ｂのデータ人力りのＨレベルがラッチされて分周カウ
ンタ２２がスタートする。
このように、分周カウンタ２２はカウンタ１１の出力信
号の立ち上がりでカウントを開始し、クロック信号ＣＬ
Ｋを１９２カウントするとリセットされて次にカウンタ
１１の出力が立ち上がるまでの間カウントを停止する。
号の立ち上がりでカウントを開始し、クロック信号ＣＬ
Ｋを１９２カウントするとリセットされて次にカウンタ
１１の出力が立ち上がるまでの間カウントを停止する。
カウンタ１１の出力と、補助カウンタ２１の出力、すな
わちＤ・ＦＦ２４ｈの反転出力Ｑは２人力のＮＡＮＤゲ
ート３１に入力され、ＮＡＮＤゲート３１の出力はイン
バータ３２を経て外部に取り出されるとともに、直接外
部に取り出される。ここで、補助カウンタ２１およびＮ
ＡＮＤゲート３１は水平同期分離手段としての機能を有
するものである。
わちＤ・ＦＦ２４ｈの反転出力Ｑは２人力のＮＡＮＤゲ
ート３１に入力され、ＮＡＮＤゲート３１の出力はイン
バータ３２を経て外部に取り出されるとともに、直接外
部に取り出される。ここで、補助カウンタ２１およびＮ
ＡＮＤゲート３１は水平同期分離手段としての機能を有
するものである。
分周カウンタ１２のＤ−ＦＦ１４ｄ、１４ｅの出力は２
人力のＮＡＮＤゲート４１に人力され、ＮＡＮＤゲート
４１の出力はＤ−ＦＦ４２のクロック入力に接続される
。Ｄ−ＦＦ４２のリセット入力はＶｃｃに接続され、デ
ータ人力りには複合同期信号ｃｓｙが入力される。Ｄ−
ＦＦ４２の出力Ｑおよび反転出力δはそれぞれインバー
タ４３．４４の入力に接続され、インバータ４３．４４
の出力はそれぞれ外部に取り出される。ここで、ＮＡＮ
Ｄゲート４１およびＤ−ＦＦ４２は垂直同期分離手段と
しての機能を有する。
人力のＮＡＮＤゲート４１に人力され、ＮＡＮＤゲート
４１の出力はＤ−ＦＦ４２のクロック入力に接続される
。Ｄ−ＦＦ４２のリセット入力はＶｃｃに接続され、デ
ータ人力りには複合同期信号ｃｓｙが入力される。Ｄ−
ＦＦ４２の出力Ｑおよび反転出力δはそれぞれインバー
タ４３．４４の入力に接続され、インバータ４３．４４
の出力はそれぞれ外部に取り出される。ここで、ＮＡＮ
Ｄゲート４１およびＤ−ＦＦ４２は垂直同期分離手段と
しての機能を有する。
次に、作用を説明する。ＮＴＳＣ方式では補助パルスを
含む複合同期信号のタイミングが詳細に規定されており
、例えば１水平走査間期をＩＨとすると、水平同期信号
の幅は０．０７５ Ｈ１切込みパルス幅は０．０７Ｈ１
等価パルス幅は０．４Ｈ１垂直ブランキング期間の水平
同期信号、切込みパルスおよび等価パルスにより形成さ
れるパルス列の間隔は各パルスの前縁の間隔でそれぞれ
０．５Ｈ等の規定がある。したがって、水平同期信号よ
りも十分高い周波数の安定な基準信号を複合同期信号の
前縁からカウントすることにより、カウント数に応じて
水平および垂直の同期信号や補助パルスの位置を推定す
ることができる。
含む複合同期信号のタイミングが詳細に規定されており
、例えば１水平走査間期をＩＨとすると、水平同期信号
の幅は０．０７５ Ｈ１切込みパルス幅は０．０７Ｈ１
等価パルス幅は０．４Ｈ１垂直ブランキング期間の水平
同期信号、切込みパルスおよび等価パルスにより形成さ
れるパルス列の間隔は各パルスの前縁の間隔でそれぞれ
０．５Ｈ等の規定がある。したがって、水平同期信号よ
りも十分高い周波数の安定な基準信号を複合同期信号の
前縁からカウントすることにより、カウント数に応じて
水平および垂直の同期信号や補助パルスの位置を推定す
ることができる。
いま、複合同期信号Ｃ８Ｙがカウンタ１１に入力される
と、複合同期信号Ｃ３Ｙのあるパルスの立ち上がりでリ
セット回路１３により分周カウンタ１２のリセットが解
除され、分周カウンタ１２がカラン１−を開始する。分
周カウンタ１２がクロック信号ＣＬＫを２４カウントす
ると分周カウンタ１２はリセットされ、複合同期信号Ｃ
８Ｙに含まれる次のパルスの立ち上がりで分周カウンタ
１２は再び２４カウントしてリセットされる。このとき
、カウンタ１１がカウント動作を行う期間はクロック信
号ＣＬＫ、すなわちカラー副搬送波ｆｓｃの２４クロッ
クサイクル分であり、約０．ＬＨとなる。したがって、
第２図に示すように、水平同期信号と補助パルスに基づ
くパルスがカウンタ１１の出力（Ｓ、）に現われる。
と、複合同期信号Ｃ３Ｙのあるパルスの立ち上がりでリ
セット回路１３により分周カウンタ１２のリセットが解
除され、分周カウンタ１２がカラン１−を開始する。分
周カウンタ１２がクロック信号ＣＬＫを２４カウントす
ると分周カウンタ１２はリセットされ、複合同期信号Ｃ
８Ｙに含まれる次のパルスの立ち上がりで分周カウンタ
１２は再び２４カウントしてリセットされる。このとき
、カウンタ１１がカウント動作を行う期間はクロック信
号ＣＬＫ、すなわちカラー副搬送波ｆｓｃの２４クロッ
クサイクル分であり、約０．ＬＨとなる。したがって、
第２図に示すように、水平同期信号と補助パルスに基づ
くパルスがカウンタ１１の出力（Ｓ、）に現われる。
一方、分周カウンタ２２は分周カウンタ１２と同様の動
作をしており、Ｄ−ＦＦ１８ｂのクロック入力が■（レ
ベルになると１９６カウントしてリセットされる。すな
わち、Ｓ１１の立ち上がりでカウントを開始するので、
第２図に示すように、補助カウンタ２１の出力（Ｓ２１
）はＳ１１の立ち上がりから１９６カウントしてリセッ
トされる。このとき、Ｓｌｌの立ち上がりは水平同期信
号の立ち下がりと同期しており、Ｓ２１のパルス幅は１
９６クロツクサイクル、すなわち、約０．８６Ｈとなっ
ていることからＳＺ＋がＩ］レベルの期間に等価パルス
や切込みパルスが発生していることになる。したがって
、５ｌｌ（！：Ｓ２゜をＮＡＮＤゲート３１に入力する
ことにより水平同期信号Ｈ３Ｙが出力される。
作をしており、Ｄ−ＦＦ１８ｂのクロック入力が■（レ
ベルになると１９６カウントしてリセットされる。すな
わち、Ｓ１１の立ち上がりでカウントを開始するので、
第２図に示すように、補助カウンタ２１の出力（Ｓ２１
）はＳ１１の立ち上がりから１９６カウントしてリセッ
トされる。このとき、Ｓｌｌの立ち上がりは水平同期信
号の立ち下がりと同期しており、Ｓ２１のパルス幅は１
９６クロツクサイクル、すなわち、約０．８６Ｈとなっ
ていることからＳＺ＋がＩ］レベルの期間に等価パルス
や切込みパルスが発生していることになる。したがって
、５ｌｌ（！：Ｓ２゜をＮＡＮＤゲート３１に入力する
ことにより水平同期信号Ｈ３Ｙが出力される。
ところで、補助カウンタ２１はＳｌｌの立ち上がりでカ
ウントを開始するので、場合によっては補助パルスに基
づくパルスでカウントを開始することがあるが、この場
合、分周カウンタ２２は１９６カウントするまではカウ
ントを停止しないので、カウント動作中に水平同期信号
が表れてもそのままカウント動作を’４ｔｌＶＥする。
ウントを開始するので、場合によっては補助パルスに基
づくパルスでカウントを開始することがあるが、この場
合、分周カウンタ２２は１９６カウントするまではカウ
ントを停止しないので、カウント動作中に水平同期信号
が表れてもそのままカウント動作を’４ｔｌＶＥする。
やがて、垂直ブランキング期間が終了して補助パルスが
なくなると、水平同期信号の立ち上がりでカウントがス
タートするようになり、以後正常な動作が行われる。
なくなると、水平同期信号の立ち上がりでカウントがス
タートするようになり、以後正常な動作が行われる。
ＮＡＮＤゲート４１の出力（Ｓ ４１）はＤ−ＦＦＬ４
ｄおよびＤ−ＦＦ１４ｅの各反転出力ＱがＬレベルとな
るとＤ−ＦＦ４２をトリガする。すなわち、Ｓ４１はＮ
ＡＮＤゲート３１により得られた水平同期信号Ｈ３ＹＯ
後縁の直前でクロック信号ＣＬＫの半サイクルだけＨレ
ベルとなる。このとき、Ｓｌｌのパルス幅が約０．１Ｈ
であることから、複合同期信号中に含まれる水平同期、
等価および切込みの各パルスのタイミングと３４１がＨ
レベルになるタイミンクは一致しない。したがって、Ｄ
−ＦＦ４２のデータ人力りに入力された複合同期信号を
３４１でトリガすることにより、Ｈレベルになっている
期間が水平同期信号ＶＳＹとして取り出すことができる
。
ｄおよびＤ−ＦＦ１４ｅの各反転出力ＱがＬレベルとな
るとＤ−ＦＦ４２をトリガする。すなわち、Ｓ４１はＮ
ＡＮＤゲート３１により得られた水平同期信号Ｈ３ＹＯ
後縁の直前でクロック信号ＣＬＫの半サイクルだけＨレ
ベルとなる。このとき、Ｓｌｌのパルス幅が約０．１Ｈ
であることから、複合同期信号中に含まれる水平同期、
等価および切込みの各パルスのタイミングと３４１がＨ
レベルになるタイミンクは一致しない。したがって、Ｄ
−ＦＦ４２のデータ人力りに入力された複合同期信号を
３４１でトリガすることにより、Ｈレベルになっている
期間が水平同期信号ＶＳＹとして取り出すことができる
。
このように、同期分離の処理態様を微分回路や積分回路
を用いたアナログ処理ではなくデジイタル処理とするこ
とにより、集積回路化を容易に行うことができるととも
に、分離特性を安定にすることができる。
を用いたアナログ処理ではなくデジイタル処理とするこ
とにより、集積回路化を容易に行うことができるととも
に、分離特性を安定にすることができる。
なお、本実施例ではＮＴＳＣ方弐の複合同期信号を例に
して説明したが、これに限らず他の方式、例えば、ＰＡ
Ｌ方式やＳＥＣＡＭ方弐等であっても本発明の適用が可
能であることは言うまでもない。
して説明したが、これに限らず他の方式、例えば、ＰＡ
Ｌ方式やＳＥＣＡＭ方弐等であっても本発明の適用が可
能であることは言うまでもない。
また、本実施例では、分周カウンタ１２．２２を非同期
型カウンタとして構成したが同期型カウンタとしても良
い。
型カウンタとして構成したが同期型カウンタとしても良
い。
さらに、本実施例ではカウンタ１１と補助カウンタ２１
を独立させて設けたが、補助カウンタ２１の途中、すな
わち、Ｄ−ＦＦ２４ｄ、２４ｅの出力を利用することに
より一つの分周カウンタとすることも可能である。この
場合、部品点数が削減されてコストの低減が期待できる
とともに、集積化の際チップ面積を小さくすることが可
能となる。
を独立させて設けたが、補助カウンタ２１の途中、すな
わち、Ｄ−ＦＦ２４ｄ、２４ｅの出力を利用することに
より一つの分周カウンタとすることも可能である。この
場合、部品点数が削減されてコストの低減が期待できる
とともに、集積化の際チップ面積を小さくすることが可
能となる。
加えて、本実施例ではクロック信号としてカラー副搬送
波ｆｓｃを用いたが、これに限らず、例えば、発振器等
を別に設け、異なる周波数を用いることも可能である。
波ｆｓｃを用いたが、これに限らず、例えば、発振器等
を別に設け、異なる周波数を用いることも可能である。
要は分離される水平同期信号の周波数よりも十分に高い
周波数であればよく、本実施例ではＮＴＳＣ方式の複合
映像信号から容易に得られるカラー副搬送波「、ｓｃを
用いたものである。
周波数であればよく、本実施例ではＮＴＳＣ方式の複合
映像信号から容易に得られるカラー副搬送波「、ｓｃを
用いたものである。
本発明によれば、複合同期信号から水平および垂直の各
同期信号を分離するプロセスをデジイタル信号処理とし
ているので、アナログ処理に固有の分離特性の不安定要
因や集積回路化を困難にする要因を排除することができ
、集積回路化を容易にするとともに、分離特性の安定性
を向上させた同期分離回路が得られる。
同期信号を分離するプロセスをデジイタル信号処理とし
ているので、アナログ処理に固有の分離特性の不安定要
因や集積回路化を困難にする要因を排除することができ
、集積回路化を容易にするとともに、分離特性の安定性
を向上させた同期分離回路が得られる。
第１．２図は本発明に係る同期分離回路の一実施例を示
す図であり、 第１図はその全体構成を示す回路図、 第２図はその動作を説明するタイミングチャート、 第３．４図は従来の同期分離回路を示す図であり、 第３図はその水平同期分離回路と動作を示す図、第４図
はその垂直同期分離回路へ動作を示す図である。 １・・・・・・同期分離回路、 １１・・・・・・カウンタ （カウント手段）、・°−
一に−・−レ （ａ） （ｂ） 従来の水平同期分離回路と動作を示す図第３図 （ａ） 従来の垂直同期分離回路と動作を示す図第４図
す図であり、 第１図はその全体構成を示す回路図、 第２図はその動作を説明するタイミングチャート、 第３．４図は従来の同期分離回路を示す図であり、 第３図はその水平同期分離回路と動作を示す図、第４図
はその垂直同期分離回路へ動作を示す図である。 １・・・・・・同期分離回路、 １１・・・・・・カウンタ （カウント手段）、・°−
一に−・−レ （ａ） （ｂ） 従来の水平同期分離回路と動作を示す図第３図 （ａ） 従来の垂直同期分離回路と動作を示す図第４図
Claims (1)
- 【特許請求の範囲】 画像表示装置の垂直走査の基準となる垂直同期信号と水
平走査の基準となる水平同期信号が含まれた複合同期信
号から垂直同期信号と水平同期信号をそれぞれ独立させ
て分離する同期分離回路において、 水平同期信号の周波数よりも十分大きな周波数の基準信
号を設定するとともに、 該基準信号を複合同期信号に含まれるパルスの前縁から
カウントするカウント手段と、 該カウント手段が水平同期信号の前縁から所定数だけカ
ウントすると該カウント期間を水平同期信号と判断して
出力する水平同期分離手段と、該カウント手段の出力に
基づき、複合同期信号の期間に含まれる他のパルスがな
いタイミングで複合同期信号をラッチして垂直同期信号
を分離する垂直同期分離手段と、 を設けたことを特徴とする同期分離回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013116A JPH01189284A (ja) | 1988-01-22 | 1988-01-22 | 同期分離回路 |
| EP89300578A EP0327228B1 (en) | 1988-01-22 | 1989-01-20 | Sync pulse separation circuitry |
| DE68921904T DE68921904T2 (de) | 1988-01-22 | 1989-01-20 | Synchronimpuls-Abtrennschaltung. |
| KR8900631A KR920001286B1 (en) | 1988-01-22 | 1989-01-21 | Sync pulse separation circuitry |
| US07/299,534 US4999708A (en) | 1988-01-22 | 1989-01-23 | Synchronous separation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013116A JPH01189284A (ja) | 1988-01-22 | 1988-01-22 | 同期分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189284A true JPH01189284A (ja) | 1989-07-28 |
Family
ID=11824182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63013116A Pending JPH01189284A (ja) | 1988-01-22 | 1988-01-22 | 同期分離回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4999708A (ja) |
| EP (1) | EP0327228B1 (ja) |
| JP (1) | JPH01189284A (ja) |
| KR (1) | KR920001286B1 (ja) |
| DE (1) | DE68921904T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066628A (en) * | 1997-01-09 | 2000-05-23 | Emory University | Non-iron metalloporphyrins and methods of use |
| US7368945B2 (en) | 2002-05-31 | 2008-05-06 | Sony Corporation | Logic circuit, timing generation circuit, display device, and portable terminal |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1236913B (it) * | 1989-12-21 | 1993-04-26 | Sgs Thomson Microelectronics | Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo |
| USRE36508E (en) * | 1989-12-21 | 2000-01-18 | Sgs-Thomson Microelectronics S.R.L. | Method of automatically measuring the horizontal scan frequency of a composite synchronism signal, and an electronic circuit operating in accordance with the method |
| JPH0769670B2 (ja) * | 1990-08-03 | 1995-07-31 | インターナシヨナル・ビジネス・マシーンズ・コーポレーション | 電源装置 |
| JPH05260345A (ja) * | 1992-03-12 | 1993-10-08 | Mitsubishi Electric Corp | 複合同期信号分離回路 |
| US5999222A (en) * | 1997-09-04 | 1999-12-07 | Hughes-Jvc Technology Corporation | Digital vertical sync separator |
| KR100304891B1 (ko) * | 1998-12-31 | 2001-09-24 | 구자홍 | 평판형 표시장치 시스템 |
| KR20060009597A (ko) * | 2004-07-26 | 2006-02-01 | 삼성전자주식회사 | 영상신호 합성방법, 영상신호 합성장치, 디스플레이시스템, 디스플레이장치 및 디스플레이장치의 제어방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171281A (ja) * | 1986-01-23 | 1987-07-28 | Mitsubishi Electric Corp | 垂直同期信号分離回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121871A (ja) * | 1982-01-13 | 1983-07-20 | Matsushita Electric Ind Co Ltd | 水平同期信号分離装置 |
| JPS58121870A (ja) * | 1982-01-13 | 1983-07-20 | Matsushita Electric Ind Co Ltd | 垂直同期信号分離装置 |
| US4491870A (en) * | 1982-08-17 | 1985-01-01 | Rca Corporation | Digital sync separator |
| JPS60113585A (ja) * | 1983-11-24 | 1985-06-20 | Citizen Watch Co Ltd | 同期信号発生回路 |
| US4769704A (en) * | 1985-06-04 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Synchronization signal generator |
| US4675734A (en) * | 1985-06-06 | 1987-06-23 | Polaroid Corporation | Sync pulse separator circuit |
| JPH06101804B2 (ja) * | 1985-09-25 | 1994-12-12 | ヤマハ株式会社 | 垂直同期タイミング信号発生回路 |
-
1988
- 1988-01-22 JP JP63013116A patent/JPH01189284A/ja active Pending
-
1989
- 1989-01-20 DE DE68921904T patent/DE68921904T2/de not_active Expired - Fee Related
- 1989-01-20 EP EP89300578A patent/EP0327228B1/en not_active Expired - Lifetime
- 1989-01-21 KR KR8900631A patent/KR920001286B1/ko not_active IP Right Cessation
- 1989-01-23 US US07/299,534 patent/US4999708A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171281A (ja) * | 1986-01-23 | 1987-07-28 | Mitsubishi Electric Corp | 垂直同期信号分離回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066628A (en) * | 1997-01-09 | 2000-05-23 | Emory University | Non-iron metalloporphyrins and methods of use |
| US7368945B2 (en) | 2002-05-31 | 2008-05-06 | Sony Corporation | Logic circuit, timing generation circuit, display device, and portable terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0327228A2 (en) | 1989-08-09 |
| DE68921904T2 (de) | 1995-07-27 |
| EP0327228B1 (en) | 1995-03-29 |
| DE68921904D1 (de) | 1995-05-04 |
| KR890012482A (ko) | 1989-08-26 |
| EP0327228A3 (en) | 1990-12-05 |
| KR920001286B1 (en) | 1992-02-10 |
| US4999708A (en) | 1991-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01189284A (ja) | 同期分離回路 | |
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| KR100272273B1 (ko) | 동기 신호 검출 회로 및 방법 | |
| JPH0411410Y2 (ja) | ||
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| KR930005186B1 (ko) | 정지화상 전화기의 동기 발생회로 | |
| KR900006305Y1 (ko) | 영상신호의 수평 수직동기신호 및 필드검출회로. | |
| KR0139790B1 (ko) | 피일드 인식 신호 발생회로 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| KR0180617B1 (ko) | 필드판별회로 | |
| JP3083031B2 (ja) | 文字放送装置 | |
| KR200141097Y1 (ko) | 문자 흔들림 방지 회로 | |
| KR0175969B1 (ko) | 수평동기 펄스 분리회로 | |
| JPH03263976A (ja) | 同期分離回路 | |
| JPH04229778A (ja) | 垂直同期信号分離回路 | |
| JPS63173467A (ja) | 水平同期信号ブランキングパルス発生器 | |
| JPH04241578A (ja) | 映像信号のフィールド識別信号発生回路 | |
| JPH0444470A (ja) | 同期信号分離回路 | |
| JP2001268390A (ja) | 垂直同期分離回路 | |
| JPH0416990B2 (ja) | ||
| JPS63187876A (ja) | 同期信号分離回路 | |
| JPS62219776A (ja) | デジタル同期分離回路 | |
| JPS632468A (ja) | 同期分離回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPH0257070A (ja) | テレビジョン信号フィールド識別回路 |