JPH0257070A - テレビジョン信号フィールド識別回路 - Google Patents

テレビジョン信号フィールド識別回路

Info

Publication number
JPH0257070A
JPH0257070A JP63208731A JP20873188A JPH0257070A JP H0257070 A JPH0257070 A JP H0257070A JP 63208731 A JP63208731 A JP 63208731A JP 20873188 A JP20873188 A JP 20873188A JP H0257070 A JPH0257070 A JP H0257070A
Authority
JP
Japan
Prior art keywords
circuit
terminal
output
field
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63208731A
Other languages
English (en)
Inventor
Masahiko Nakano
中野 眞彦
Fujio Maki
槙 富士雄
Yoshihisa Minami
善久 南
Noboru Takazawa
高沢 昇
Kazutaka Bandou
板東 主貴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63208731A priority Critical patent/JPH0257070A/ja
Publication of JPH0257070A publication Critical patent/JPH0257070A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明、は、テレビジョン、ビデオテープレコーダー等
に利用可能なテレビジョン信号フィールド識別回路に関
するものである。
従来の技術 第7図に従来のテレビジョン信号フィールド識別回路(
以下TSFIと略す)回路を示す。第7図において、同
期信号分離回路40は、端子46から入力されたテレビ
ジョン信号から同期信号のみを分離し、分離された同期
信号は端子47を経て、0.5Hキラー回路41.垂直
同期信号分離回路44(還それぞれ入力される。0.5
Hキラー回路41は、分離された同期信号から等価パル
ス、切込パルス等の水平同期信号の2分の1の周期のパ
ルスを除去し、水平同期信号と同じ周期を持つ同期信号
のみを、端子48を経てカウンタ回路42に出力する。
カウンタ回路42には、クロックパルス発生器43の出
力が、端子49を経て入力される。カウンタ回路42は
端子49を経て入力されたクロックパルスをカウントし
、端子48より入力された同期信号によって、リセット
動作を行ない、再び初期状態からカウントを開始する。
カウンタ回路42のカウント結果は、端子50を経て、
フィールド判定回路45に入力される。垂直同期信号分
離回路44は、端子47を経て入力された同期信号から
、垂直同期信号を分離し、端子51を経て、フィールド
判定回路45に出力する。フィールド判定回路45は、
端子5]を経て入力された垂直同期信号の立ち上がり時
における、前記の端子50を経て人力された、カウンタ
回路42のノ1ウント結果によってフィールドの判定を
行ない、その結果を端子52に出力する。
次に、第7図に示した従来のTSF1回路の動作につい
て説明する。第8図、第9図に、第7図に示した従来の
TSF1回路の奇数フィールドおよび偶数フィールドで
の各動作波形を示す。第8図、第9図において、E]、
、Flは同期信号分離回路40の人力て端子46の波形
であり、F2゜F2は垂直同期信号分離回路44の出力
て端子51の波形であり、F3.F3はカウンタ回路4
2出力て端子50に出力されるノノウント値を表わした
ものである。すなわち、F3.及びF3の状態が高い場
合は、カウンタ回路42のノ1ウント値が多いことを示
している。F4.F4はフィールド判定回路45の出力
て端子52の波形である。第8図は、第7図に示した従
来のTSF1回路に奇数フィールドのテレヒション信号
が入力した場合を示している。ここで、奇数フィールド
とは、第8図に示したように垂直同期信号E2の立ち」
−がりのタイミングtuと、第8図中矢印で示される水
平同期信号のタイミングが一致しているフィールドであ
ると規定する。また、偶数フィールドとは、第9図に示
したように垂直同期信号F2と第9図中矢印で示される
水平同期信号のタイミングが、水平同期信号の2分の1
の期間だ(ジずれているフィールドであると規定する。
カウンタ回路42はクロックパルス発生器43の出力を
カウントしているが、リセット信号が0.5Hキラー回
路41から端子48を通して、第8図、第9図に於いて
矢印のタイミングで加えられるため、カウンタ回路42
出力E3.F3は、テレヒション信号中の水平同期信号
に同期したのこぎり波状の出力になると仮定して図示し
ている。すなわち、前述の通り、カウンタ回路42のカ
ウント値が増えるに従って、出力E3.F3が高くなる
。垂直同期信号分離回路44は、同期信号分離回路40
がら、端子47を通して加えられた同期信号を、積分動
作によって垂直同期信号の分離を行なう。積分動作であ
るため、その出力波形E2の立ち上がりのタイミングt
uは入力信号に対して遅れが生じる。フィールド判定回
路45は垂直同期信号E2の立ち上がりのタイミングt
Uにおける、端子50を通して加えられるカウンタ回路
42の出力カウント値E3が、あらかじめ設定された値
VEOより小さいときには端子52の出力をV。
VEOより大きいとき端子52の出力をV[!とする。
すなわち、第8図に示した奇数フィールドが入力した場
合では、カウンタ回路42の出力E3が0.5Hキラー
回路41の出力でリセットされた直後に、垂直同期信号
E2がタイミングtUで立ち上がる。このタイミングで
toにおけるカウンタ回路42の出力E3は、VEOよ
りも小さいため、フィールド判定回路45の出力はVo
となり、入力された信号が奇数フィールドであることが
示される。
第9図は、従来のTSF1回路に偶数フィールドのテレ
ヒション信号が入力した場合を示している。偶数フィー
ルドが入力した場合、垂直同期信号F2の立ち上がりの
タイミングtuは、カウンタ回路42の出力F3が、0
.5Hキラー回路41の出力によってリセットされた約
2分の1水平周期後である。このtuにおける、カウン
タ回路42の出力F3の値は、あらかじめ設定された値
VEOよりも大きい。このため、フィールド判定回路4
5の出力F4は■Eとなり、入力された信号が偶数フィ
ールドであることが示される。
以上、説明したように、第6図に示した従来のTSP1
回路は、垂直同期信号分離回路44の出力波形の立ち上
がり時の、)lウンタ回路42の出力カウント値を基準
値と比較することによって、奇数フィールドと偶数フィ
ール)・て切り替わる出力信号を得ることができる。
発明が解決しようとする課題 次に、第7図に示した従来例の問題点について説明する
。第10図は、第7図に示した従来のTSFI回路中で
、0,5Hキラー回路41の出力端子48にノイズが混
入した場合の動作波形を示したもので、G1は同期信号
分離回路40の入力で端子46の波形であり、G2は垂
直同期信号分離回路44の出力で端子51の波形であり
、G3は0.5Hキラー回路41の出力て端子48の波
形であり、G4はカウンタ回路42の出力で端子50に
出力されるカウント値の大きさを示したものであり、G
5はフィールド判定回路45の出力で端子52の波形で
ある。前述のように、第10図においてカウンタ回路4
2は端子48を経て入力される。0.5Hキラー回路4
1の出力によってリセットされる。第1 ’C図63に
示したように、端子48の信号にノイズが混入すると、
混入したノイズによってカウンタ回路42がリセットさ
れ、その出力カウント値は第9図の64のような波形に
なる。第10図は偶数フィールドが入力した場合を示し
ており、正常動作時には、垂直同期信号G2の立ち上が
りタイミングtuにおいて、カウンタ回路42の出力波
形G4は、VEOよりも大きくな(ではならない。しか
し、端子48に混入したノイズによってカウンタ回路4
2がリセットされ、その出力波形G4はVEOより小さ
い。従って、フィールド判定回路45は、奇数フィール
ドであるという出力voを出力し、誤識別となる。また
、0.5Hキラー回路41は、端子47から2分の1水
平周期以内で入力された信号は通さないが、2分の1水
平周期以降に入力するノイズはそのまま出力する。この
ため、端子47に混入した2分の1水平周期以降のノイ
ズによっても誤識別が起こる。また、第7図に示したよ
うに、フィールド識別専用に、回路規模が大きいカウン
タ回路、クロックパルス発生器を設ける必要があり、回
路規模が増加する原因となっている。
従来のテレビジョン信号フィールド識別回路は、カウン
タ回路のカウント数によってテレビジョン信号のフィー
ルド識別を行っていたため、カウンタ回路のリセット信
号として用いる0、5Hキラー回路の出力にノイズが混
入することによる誤識別が起きること、また回路規模が
大きいカウンタ回路、クロックパルス発生器を設けるこ
とによる回路規模の増加という問題があった。
以上、説明してきたように、第7図に示した従来のTS
FI回路においては、ノイズの混入による誤識別、回路
規模が大きいカウンタ回路、クロックパルス発生器を設
けることによる回路規模の増加が大きな問題なっていた
。この問題点を解決するために、本発明は垂直同期信号
と水平発振回路の発振制御信号を用いて、ノイズの混入
に対して安定で回路規模の小さいテレビジョン信号フィ
ールド識別回路の実現を目的とするものである。
課題を解決するための手段 このような目的を達成する手段としては、垂直同期信号
分離回路の出力である垂直同期信号の立ち上がりのタイ
ミングにおいて、水平発振回路の出力信号の論理値を判
定する回路を設けることによって、偶数フィールドと奇
数フィールドで切り替わる信号を得ることである。
作用 本発明のTSF1回路によると、水平発振回路の発振制
御信号と垂直同期信号分離回路の出力信号とをフィール
ド判定回路に入力しフィールドの判定を行ない、ノイズ
の混入に対して安定なフィールドの識別を行なうことが
できる。
実施例 第1図に本発明のTSFT回路の一実施例を示す。第1
図において、1は同期信号分離回路で、端子8から入力
されたテレビジョン信号がら同期信号のみを分離し、分
離された同期信号は、端子9を経てO,,5Hキラー回
路2と垂直同期信号分離回路6に入力される。0.5H
キラー回路2は、端子9を経て入力された同期信号がら
2分の1水平周期の同期信号のみを除去し、端子1oを
経て位相比較回路3に入力する。位相比較回路3には水
平発振回路5の発振波形が端子13を経て入力され、位
相比較回路3は、前記の入力同期信号と水平発振波形の
位相を比較し、比較結果を端子11を経て低域通過フィ
ルタ(以下L P Fと略す)4に出力する。LPF4
は位相比較回路3の出力を時間的に積分する。LPF4
の出力は、端子12を経て、水平発振回路5に帰還され
る。
すなわち、位相比較回路3、水平発振回路5、L P 
F 4によって自動周波数制御(以下AFCと略す)回
路を構成している。水平発振回路5の水平発振制御信号
は、端子14を経て、フィールド判定回路7に入力され
る。垂直同期信号分離回路6は、前記の端子9を経て入
力された同期信号から、垂直同期信号のみを分離し、分
離された垂直同期信号は、端子15を経てフィールド判
定回路7に入力される。フィールド判定回路7は、端子
14から入力された水平発振制御信号と、端子15から
入力された垂直同期信号によって、フィールドの判定を
行ない、その結果を端子16に出力する。
次に、第1図に示した本発明のTSF1回路に用いるフ
ィールド判定回路7の一実施例構成図を第2図に示す。
第2図において21〜27は、それぞれインバータてあ
り、入力された信号に対して、一定時間近れて論理値が
反転した信号を出力する。端子30に入力された垂直同
期信号は、インバータ21〜25によって遅延と反転を
5回繰り返し、端子36に出力される。同様に、端子3
6に入力された垂直同期信号は、インバータ26゜27
によって遅延と反転を2回繰り返し、端子36に出力さ
れる。端子36の論理値は、インバータ25と27の出
力論理値が共に”1パのときのみ1゛となり、ぞれ以外
の場合はずへて”0゛となる。このため端子36には端
子30に人力された垂直同期信号の立ち」二がりの部分
て、インバータの数の差によって決まるパルス幅を持っ
た、パルスが出力される。端子36に出力されたパルス
は、遅延型フリップフロップ(以下DFFと略す)回路
28クロツクパルス(以下CPと略す)端子に加えられ
る。端子29はD FF回路28のD入力端子に接続さ
れ、水平発振回路5から発振制御信号が加えられる。端
子37は、DFF回路28のQ出力端子に接続され、フ
ィールドの判定結果が出力される。DFF回路28は、
端子36からの入力が0゛から“1゛に変化したタイミ
ングにおける、端子29からの入力論理値を端子37に
出力する。第2図に示したフィールド判定回路の動作を
説明する。第3図にフィールド判定回路の奇数フィール
ド入力時における動作波形を示す。第3図において、A
1は端子30に入力される垂直同期信号波形であり、A
2は端子31および端子35の信号波形、A3は端子3
2の信号波形およびインバータ27の出力波形、A4は
端子33の信号波形、A5は端子34の信号波形、A6
はインバータ25の出力波形、A7は端子36の信号波
形、A8は端子29に入力される水平発振回路5の発振
制御信号波形、A9は端子37の出力信号波形である。
第2図の端子30に、第3図A1のような入力信号が加
えられたとすると、インバータ21〜27によって、A
2〜A6に示したように信号の反転と遅延が繰り返され
る。端子36のようにインバータの出力端子同士が゛接
続された場合には、両方のインバータの出力論理値が1
゛の場合のみ、その端子の論理値は1°”となる。逆に
、ともらか一方のインバータの出力論理値が” o ”
の場合は、端子30の論理値は“0“となる。
すなわち、インバータ25の出力波形A3とインバータ
27の出力波形A6が共に“1′”の場合のみ、端子3
6の信号波形A7は”1“となっている。DFF回路2
8は、CP端子36の論理値が” o ”から°“1“
に変わるタイミングtUにおけるD入力端子29の論理
値を、端子37に出力する。
第3図の例では、tuにおける端子29の論理値は“1
°′であるため、出力端子37の論理値は1“′となる
。第2図に示した実施例では、インバータ21〜25が
直列に接続された回路と、インバータ26.27が直列
に接続された回路が、端子30.36で並列に接続され
た回路となっているが、インバータを直列に奇数(m 
)個接続した回路と、インバータを直列に偶数(n)個
接続した回路を、並列に接続し、m個のほうがn個より
も多ければ、全く同様の結果が得られることは明らかで
ある。
次に、第1図に示した本発明のTSFI回路の動作につ
いて説明する。第1図に示した本発明のTSFI回路は
、第7図に示した従来例に比較して、カウンタ回路、ク
ロックパルス発生器に代わって、AFC回路を構成する
位相比較回路3、LPF回路4、水平発振回路5を設け
、水平発振回路5の出力と垂直同期信号分離回路15の
出力によって、フィールドの判定を行なう点が異なって
いる。第4図にAFC回路の動作波形を示す。
B1は0.5Hキラー回路2の出力で端子10の波形で
あり、B2は水平発振回路5の発振波形であり、B3は
位相比較回路3の出力で端子11の波形であり、B4は
LPF4の出力で端子12の波形であり、B5は水平発
振回路5の出力で端子14の波形である。第4図B2に
示したように、水平発振回路5は、その内部に於て電圧
VCを中心に発振しており、発振波形が低電位から高電
位に変化する途中でV。と交差するタイミングtscは
0.5Hキラー回路2の出力波形であるB1の高電位期
間(同期信号)の中心と一致している。
位相比較回路3は同期信号期間中のみ動作し、それ以外
の期間は動作を停止する。さらに位相比較回路3は、発
振波形B2の電圧がV。よりも低いときは正極性電流の
を出力し、発振波形の電圧がvcよりも高いときは負極
性電流eを出力する。
第4図において時間軸に示したt。およびtdは、位相
比較回路3の働きを示すためのもので、toは位相比較
回路3が正極性電流のを出力している期間で、tdは位
相比較回路3が負極性電流eを出力している期間である
。第4図において位相比較回路3の出力はLPF4によ
って積分されるため、LPF4の出力波形はB4に示し
たようになる。B5は水平発振回路5の発振を制御する
信号の波形である。B5に示した水平発振制御信号は、
水平発振と同期しているため、同期信号分離回路1に入
力するテレビジョン信号にノイズが混入しても、AFC
回路の積分効果によってノイズ成分が大幅に低減される
ため、安定した出力が得られる。ノイズ成分が除去され
たAFC回路の出力B5を、フィールド判定に用いるこ
とにより安定なフィールド判定が可能となる。第5図、
第6図に第1図に示した本発明の動作波形を示す。第5
図、第6図においてC1,DIはテレビジョン信号入力
で端子8の波形であり、C2,B2は垂直同期信号分離
回路1の出力で端子9の波形であり、C3,B3はDF
F回路28のCP端子36の波形であり、C4,B4は
0.5Hキラー回路2の出力で端子10の波形であり、
C5,B5はフィールド判定回路7の出力で端子16の
波形である。第5図はTSFI回路に奇数フィールドの
テレビジョン信号が入力した場合を示している。
第5図において、垂直同期信号C2の立ち上がりのタイ
ミングtuにおいて、DFF回路28からパルス信号C
3が出力される。奇数フィールドが入力した場合は、第
3図01中の矢印で示される水平同期信号のタイミング
と、垂直同期信号C2の立ち上がりのタイミングが一致
している。すなわち、DFF回路28のCP端子36の
出力パルスの立ち上がりのタイミングにおいて、水平同
期信号に同期した水平発振回路5の発振制御信号C4は
°“1”となっている。DFF回路28は、CP端子3
6に加えられる信号の立ち上がりのタイミングにおける
、D入力端子29の論理値を端子29に出力するため、
奇数フィールドが入力した場合、DFF回路28の出力
端子37の論理値は”1”となる。出力端子29の論理
値は、端子36に入力する信号の、次の立ち上がりのタ
イミングまで保持される。次にTSFI回路に偶数フィ
ールドのテレビジョン信号が入力した場合について説明
する。第6図はTSF1回路に偶数フィールドのテレビ
ジョン信号が入力した場合を示している。偶数フィール
ドが入力した場合は、第6図B1中の矢印で示される水
平同期信号のタイミングと垂直同期信号D2の立ち上が
りのタイミングが約2分の1水平周期ずれている。すな
わち、DFF回路28のCP端子36の出力パルスの立
ち上がりのタイミングにおいて、水平同期信号に同期し
た水平発振回路5の発振制御信号D4はO“となってい
る。DFF回路28のCP端子36に加えられる信号の
立ち上がりのタイミングにおけるD入力端子29の論理
値が“0゛であるため、偶数フィールドが入力した場合
、DFF回路28の出力端子37の論理値は°“O゛′
となる。第5図、第6図に示したように、DFF回路2
8の出力端子37の論理値は、奇数フィールドが入力し
た場合は′″1”、偶数フィールドが入力した場合は”
 o ”となる。
以上説明したように、第1図に示した本発明のTSF1
回路は、垂直同期信号とAFC回路の水平発振制御信号
を用いることにより、ノイズの混入に対して安定なフィ
ールドの識別を行なうことができる。
発明の効果 第1図に示した本発明のTSF1回路は、従来のTSF
1回路で問題になっていたノイズの混入による誤識別、
回路規模が大きいノノウンタ回路、クロックパルス発生
器を設けることによる回路規模の増加がなく、ノイズの
混入に対して安定なフィールドの識別を行なうことがで
きる。
【図面の簡単な説明】
第1図は本発明の一実施例によるTSF1回路の構成図
、第2図は本発明のTSF1回路に用いるフィールド判
定回路の構成図、第3図は本発明のTSF1回路に用い
るフィールド判定回路の動作波形図、第4図は本発明の
TSF1回路に用いるAFC回路の動作波形図、第5図
は本発明のTSF1回路の奇数フィールドにおける動作
波形図、第6図は本発明のTSF1回路の偶数フィール
ドにおける動作波形図、第7図は従来のTSF1回路、
第8図は従来のTSF1回路の奇数フィールドにおける
動作波形図、第9図は従来のTSF1回路の偶数プイー
ルトにおける動作波形図、第10図は従来のTSF1回
路のノイズが混入した場合の動作波形図である。 1・・・・・・同期信号分離回路、2・・・・・0.5
Hキラー回路、3・・・・・・位相比較回路、4・・・
・・・低域通過フィルタ、5・・・・・・水平発振回路
、6・・・・・垂直同期信号分離回路、7・・・・・・
フィールド判定回路、8・・・・・・テレヒ信号入力端
子、9・・・・・・同期分離出力端子、10・・・・・
・0.5Hキラー出力端子、11・・・・・・位相比較
出力端子、12・・・・・・LPF出力端子、13・・
・・・・水平発振出力端子(1)、14・・・・・・水
平発振出力端子(2)、15・・・・・・垂直同期信号
出力端子、16・・・・・・フィールド判定出力端子。 代理人の氏名 弁理士 粟野重孝 はか1名第1図

Claims (1)

    【特許請求の範囲】
  1. 同期信号分離回路の出力を0.5Hキラー回路と垂直同
    期信号分離回路とに接続し、前記垂直同期信号電離回路
    の出力をフィールド判定回路に接続し、前記0.5Hキ
    ラー回路の出力を位相比較回路に接続し、前記位相比較
    回路の出力を低域通過フィルタに接続し、前記低域通過
    フィルタの出力を水平発振回路に接続し、前記水平発振
    回路の出力を前記位相比較回路に接続し、前記水平発振
    回路の出力を前記フィールド判定回路に接続したことを
    特徴とするテレビジョン信号フィールド識別回路。
JP63208731A 1988-08-23 1988-08-23 テレビジョン信号フィールド識別回路 Pending JPH0257070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63208731A JPH0257070A (ja) 1988-08-23 1988-08-23 テレビジョン信号フィールド識別回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63208731A JPH0257070A (ja) 1988-08-23 1988-08-23 テレビジョン信号フィールド識別回路

Publications (1)

Publication Number Publication Date
JPH0257070A true JPH0257070A (ja) 1990-02-26

Family

ID=16561145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63208731A Pending JPH0257070A (ja) 1988-08-23 1988-08-23 テレビジョン信号フィールド識別回路

Country Status (1)

Country Link
JP (1) JPH0257070A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816833A (ja) * 1981-05-18 1983-01-31 Heiwa Gomme Kogyo Kk 部分的に傾斜を有する発泡積層板を製造する金型
JPS62175073A (ja) * 1986-01-29 1987-07-31 Fujitsu Ltd テレビジヨン信号のフレ−ム検出回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816833A (ja) * 1981-05-18 1983-01-31 Heiwa Gomme Kogyo Kk 部分的に傾斜を有する発泡積層板を製造する金型
JPS62175073A (ja) * 1986-01-29 1987-07-31 Fujitsu Ltd テレビジヨン信号のフレ−ム検出回路

Similar Documents

Publication Publication Date Title
JPH02143688A (ja) 異種ビデオ・フォーマット識別装置
JPH02285716A (ja) 位相検出器
US4897723A (en) Circuitry for and method of generating vertical drive pulse in video signal receiver
US4231064A (en) Vertical synchronization circuit for a cathode-ray tube
EP0327228B1 (en) Sync pulse separation circuitry
US5469220A (en) Vertical synchronizing circuit
JPH0257070A (ja) テレビジョン信号フィールド識別回路
EP0249987A2 (en) Vertical driving pulse generating circuit
JP2506649B2 (ja) 垂直同期装置
JP3021747B2 (ja) Pll回路
JPS5930371A (ja) 同期信号処理回路
JPS63173467A (ja) 水平同期信号ブランキングパルス発生器
KR920001109B1 (ko) Vdp정지신호 검출회로
JP2789616B2 (ja) 垂直自動同期回路
GB2257587A (en) A phase detector and a phase locked loop
JP2721691B2 (ja) 水平期間識別装置
JPS59190725A (ja) 位相同期回路
JPS62108676A (ja) 水平同期信号ブランキングパルス発生器
JPS60250780A (ja) 水平同期回路
JPH01149512A (ja) 自動周波数制御回路
JPS625551B2 (ja)
GB2225198A (en) Digital signal processors
JPH02244981A (ja) Afc回路
JPH04229778A (ja) 垂直同期信号分離回路
JPH03165668A (ja) 同期分離回路