KR930005186B1

KR930005186B1 - 정지화상 전화기의 동기 발생회로

Info

Publication number: KR930005186B1
Application number: KR1019900012809A
Authority: KR
Inventors: 김재곤
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1990-08-20
Filing date: 1990-08-20
Publication date: 1993-06-16
Also published as: KR920005643A

Abstract

내용 없음.

Description

정지화상 전화기의 동기 발생회로

제1도는 종래의 수직 및 수평동기 파형도.

제2도는 본 발명에 따른 회로도.

제3도는 제2도의 각부 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 클럭발생부 20 : 분주부

30 : 수평동기발생부 40 : 수직동기발생부

본 발명은 정지화상 전화기의 동기 발생회로에 관한 것으로서 특히 화상신호를 디지타이징하거나 디스플레이시 정지화상의 흔들림을 방지할 수 있는 수직 및 수평동기신호를 발생하는 회로에 관한 것이다.

일반적으로 화상처리의 응용분야는 광범위한 분야에서 응용실용화되고 있으며 통신분야에 있어서는 정지화상 통신을 행할 수 있다.

여기서 정지화상 통신이라함은 카메라의 영상신호를 디지탈 처리하고 이를 변복조하여 아나로그 통신회선을 이용 소정상태로 정지된 정지화면을 전송하는 통신방식을 말하고 있다.

정지화상 통신을 일반 아나로그회선(전화선)을 이용하여 통신하기 위해서는 하기와 같이 하여야 상호 통신을 할 수 있다.

일반 아나로그회선을 통하여 상대측 화상전화기에 흑백 정지화면을 전송하기 위해서는 카메라로부터 발생되는 화상신호를 디지탈화하여 화상메모리에 저장해놓은 다음 변조시켜 송신해야 한다.

또 상대측 화상변조 신호를 수신하여 복조시킨후의 디지탈 화상데이타를 화상메모리 내에 저장한 다음, 다시 화상신호로 바꾸어 CRT(Cathode Ray Tube)에 주입하여 흑백 정지화면을 CRT화면상에 나타나게 한다.

상기와 같은 영상신호를 디지탈화하여 통신을 실행할때 카메라에서는 2 : 1비월주사에 의해 화상신호를 만들어내며 각종 동기 신호를 발생하게 되는데 종래에는 제1도와 같이 수평동기신호(HV)와 수직동기신호(VS)가 발생된다.

이와 같이 NTSC나 PAL방식은 비월주사 방식이기 때문에 수직화소수가 240이하인 정지화상을 디스플레이 하고자 할 때는 기수필드나 우수필드중의 어느 한 필드만이 다시 타이밍(Digitizing)시 선택된 후 디스플레이되어야 하므로 수평동기신호(HS)와 수직동기(VS)의 동기가 정확하게 맞지 않아 정지화면이 수직으로 미세하게 흔들리는 문제점이 있었다.

따라서 본 발명의 목적은 화상신호를 디지타이징하거나 디스플레이시에 정지화상의 흔들림을 방지할 수 있도록 정배수의 수직 및 수평동기신호를 발생하는 회로는 제공함에 있다.

이하 본 발명은 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 회로도로서, 소정의 클럭신호(14,318MHZ)를 발생하는 클럭발생부(10)와, 상기 클럭발생부(10)의 14,318MHZ 클럭신호를 4분주하여 3,58MHZ 신호로 출력하는 분주부(20)와, 상기 분주부(20)에서 분주된 3,58MHZ 클럭신호를 입력하여 3,58MHZ 클럭신호의 정배수가 되도록 수평동기신호를 발생하는 수평동기발생부(30)와, 상기 수평동기신호를 클럭으로 입력하여 수평동기신호의 정배수가 되도록 수직동기신호를 발생하는 수직동기신호발생부(40)로 구성된다.

상기 구성중 클럭발생부(10)는 크리스탈발진기(X1) 및 저항(R1)과 인버터(I1)기 병렬연결되고 상기 인버터(I1)의 양단과 접지사이에 캐패시터(C1-C2)가 각각 병렬연결되며 상기 인버터(I1)와 캐패시터(C2)의 연결노트에 인버터(I2)가 연결되고 수평동기발생부(30)는 상기 분주부(20)의 출력을 제1클럭단(CLK1) 입력하여 카운팅하여 출력단(1Q0-1Q3, 2Q0-2Q3)으로 출력하며 상기 출력단(1Q3)의 제2클럭단(CLK2)에 연결된 제카운터(31)와 상기 제1카운터(31)의 출력단(1Q0 ; 2Q0)의 카운팅값을 입력하는 동시에 출력단(1Q1-1Q3, 2Q1-2Q3)의 카운팅값을 인버터(I4-I9)를 통해 입력하여 논리값을 출력하는 앤드게이트(AN2)와, 상기 앤드게이트(AN2)의 논리값을 클럭단(CLK)으로 입력하여 래치출력하는 플립플롭(32)와, 상기 분주부(20)의 분주된 신호를 인버터(I3)를 통해 입력하는 동시에 상기 제1카운터(31)의 출력단(1Q2, 2Q1-2Q3)으로 출력된 카운팅값을 입력하여 상기 제1카운터(31) 및 플립플롭(32)의 클리어 신호를 발생하는 앤드게이트(N1)로 구성되며, 수직동기발생부(40)는 상기 수평동기발생부(30)의 출력신호를 제3클럭단(CLK3)으로 입력하여 카운팅하여 출력단(1Q0-1Q3, 2Q0-2Q3) 출력하며 상기 출력단(1Q3)이 제4클럭단(CLK4)에 연결된 제2카운터(41)와, 상기 제2카운터(41)의 출력단(2Q3)으로 출력된 카운팅값을 클럭단(CLK)으로 입력하여 카운팅 출력하느 제3카운터(43)와, 상기 제2카운터(41)의 출력단(1Q0-1Q1)으로 출력된 카운팅값을 입력하는 동시에 출력단(1Q2-1Q3, 2Q0-2Q3)으로 출력된 카운팅값을 인버터(I12-I17)을 통해 입력하고 상기 제3카운터(43)의 카운팅출력값을 인버터(I18)을 통해 입력하여 논리값을 출력하는 앤드게이트(AN4)와, 상기 앤드게이트(AN4)의 논리값을 클럭단(CLK)으로 입력하여 수직동기신호를 출력하는 플립플롭(42)과, 상기 제2카운터(41)의 출력단(1Q1-1Q2)으로 출력된 카운팅값 및 상기 제3카운터(43)에서 출력된 카운팅값과 상기 수평동기발생부(30)의 출력값을 인버터(I11)을 통해 입력하여 상기 제2-3카운터(41, 43)와 플립폴립(42)의 클리어 신호를 발생하는 앤드게이트(AN3)로 구성된다.

제3도는 제1도의 각부동작 파형도로서, 상술한 구성에 의거 본 발명의 일실시예를 제2-3도를 참조하여 설명한다. 크리스탈발진기(X1) 및 인버터(I1-I2)와 저항(R1) 및 캐패시티(C1-C2)로 구성된 클럭발생부(10)에서 발생된 제3도(3A)와 같은 14,318MHZ 클럭신호는 분주부(20)를 통해 4분주되어 제3도(3B)와 같은 3,58MHZ 클럭신호를 출력한다.

상기 분주부(20)의 출력신호를 제1클럭단(CLK1)으로 입력하는 제1카운터(31)는 카운팅하여 출력단(1Q0-1Q3, 2Q0-2Q3)으로 카운팅값을 출력한다. 이때 상기 제1카운터(31)가 카운팅하여 17이 될 때 즉 00010001일 때 앤드게이트(AN2)는 하이신호를 출력하게 된다.

상기 앤드게이트(AN2)의 출력인 하이신호를 클럭단(CLK)으로 입력하는 플립플롭(32)은 출력단(Q)으로 하이신호를 출력하게 되어 상기 플립플롭(32)이 세트된다.

상기 플립플롭(32)이 하이로 세트된 상태에서 상기 제1카운터(30)의 카운팅 출력값이 228이 될 때 즉 11100100일때 상기 분주부(20)의 출력신호가 인버터(I3)을 통해 반전된 신호와 상기 제1카운터(31)의 출력단(1Q2, 2Q1-2Q3)으로 출력된 신호를 입력하는 앤드게이트(AN1)는 하이신호를 출력하게 된다.

상기 앤드게이트(AN1)의 출력인 하이신호는 제1카운터(30)를 클리어 시키는 동시에 인버터(I10)을 통해 반전되어 상기 플립플롭(32)을 클리어 시키게 된다. 따라서 상기 플립플롭(32)은 출력단(Q)으로 제3도(3C)와 같은 로우 17클럭(CLK), 하이 211클럭(CLK)의 수평동기신호(HS)를 출력하게 된다. 또한 상기 플립플롭(32)의 출력단(Q)으로 출력된 수평동기신호를 제3클럭단(CLK)으로 입력하는 제2카운터(41)는 카운팅하여 출력단(1Q0-1Q3, 2Q0-2Q3)으로 카운팅값을 출력한다. 또한 상기 제2카운터(41)의 출력단(2Q3)로 출력된 신호를 클럭단(CLK)으로 입력하는 제3카운터(43)는 카운팅하여 출력단(3Q0)으로 카운팅값을 출력하게 된다. 이때 상기 제2-3카운터(41, 43)가 카운팅하여 3이 될 때 즉 000000011일 때 앤드게이트(AN2)는 하이신호를 출력하게 된다.

상기 앤드게이트(AN2)의 출력인 하이신호를 클럭단(CLK)으로 입력하는 플립플롭(42)은 출력단(Q)으로 하이신호를 출력하게 되어 상기 플립플롭(42)이 세트한다.

상기 플립플롭(42)이 하이로 세트된 상태에서 상기 제2-3카운터(41, 43)의 카운팅 출력값이 262가 될 때 즉 100000110일때 상기 플립플롭(32)의 출력신호가 인버터(I11)을 통해 반전된 신호와 상기 제2-3카운터(31, 41)의 출력단(1Q2, 2Q1-2Q3, 3Q0)으로 출력된 신호를 입력하는 앤드게이트(AN1)는 하이신호를 출력하게 된다.

상기 앤드게이트(AN3)의 출력인 하이신호는 제2-3(30)를 클리어시키는 동시에 인버터(I19)을 통해 반전되어 상기 플립플롭(42)을 클리어 시키게 된다. 따라서 상기 플립플롭(42)은 출력단(Q)으로 제3도(30)와 같은 로우 3H, 하이 259H의 수직동기신호(HV)를 출력하게 된다.

상술한 바와 같이 정지화상을 디지타이징하거나 디스플레이시에 정수배의수직 및 수평동기신호를 발생하여 정지화면의 흔들림을 방지할 수 있는 잇점이 있다.

Claims

정지화상 전화기의 동기 발생회로에 있어서, 소정의 클럭신호를 발생하는 클럭발생부(10)와, 상기 클럭발생부(10)의 클럭신호를 4분주하여 출력하는 분주부(20)와, 상기 분주부(20)에서 분주된 클럭신호를 입력하여 클럭신호의 정배수가 되도록 수평동기신호를 발생하는 수평동기발생부(30)와, 상기 수평동기발생부(30)의 출력신호를 클럭으로 입력하여 수평동기신호의 정배수가 되도록 수직동기신호를 발생하는 수직동기신호발생부(40)로 구성됨을 특징으로 하는 동기 발생 회로.
제1항에 있어서, 수평동기발생부(30)는 상기 분주부(20)의 출력을 제1클럭단(CLK1) 입력하여 출력단(1Q0-1Q3, 2Q0-2Q3)으로 카운팅값을 출력하며, 상기 출력단(1Q3)이 제2클럭단(CLK2)에 연결된 제1카운터(31)와, 상기 제1카운터(31)의 출력단(1Q0, 2Q0)의 카운팅값을 입력하는 동시에 출력단(1Q1-1Q3; 2Q1-2Q3)의 카운팅값을 인버터(I4-I9)를 통해 입력하여 논리값을 출력하는 앤드게이트(AN2)와, 상기 앤드게이트(AN2)의 논리값을 클럭단(CLK)으로 입력하여 수평동기신호를 출력하는 플립플롭(32)와, 상기 분주부(20)의 분주된 신호를 인버터(I3)를 통해 입력하는 동시에 상기 제1카운터(31)의 출력단(1Q2, 2Q1-2Q3)으로 출력된 카운팅값을 입력하여 상기 제1카운터(31) 및 플립플롭(32)의 클리어 신호를 발생하는 앤드게이트(AN1)로 구성됨을 특징으로 하는 동기 발생 회로.
제1항에 있어서, 수직동기발생부(40)는 상기 수평동기발생부(30)의 출력신호를 제3클럭단(CLK3)으로 입력하여 출력단(1Q0-1Q3, 2Q0-2Q3)으로 카운팅값을 출력하며 상기 출력단(1Q3)이 제4클럭단(CLK4)에 연결된 제2카운터(41)와, 상기 제2카운터(41)의 출력단(2Q3)으로 출력된 카운팅값을 클럭단(CLK)으로 입력하여 카운팅 출력하는 제3카운터(43)와, 상기 제2카운터(41)의 출력단(1Q0-1Q1)으로 출력된 카운팅값을 입력하는 동시에 출력단(1Q2-1Q3, 2Q0-2Q3)으로 출력된 카운팅값을 인버터(I12-I18)을 통해 입력하고 상기 제3카운터(43)의 카운팅 출력값을 입력하여 논리값을 출력하는 앤드게이트(AN4)와, 상기 앤드게이트(AN4)의 논리값을 입력하여 수직동기신호를 출력하는 플립플롭(42)와, 상기 제2카운터(41)의 출력단(1Q1-1Q2)으로 출력된 카운팅값 및 상기 제3카운터(43)에서 출력된 카운팅값의 상기 수평동기발생부(30)의 출력값을 인버터(I11)을 통해 입력하여 상기 제2-3카운터(41, 43)와 플립플롭(42)의 클리어 신호를 발생하는 앤드게이트(AN3)로 구성됨을 특징으로 하는 동기 발생 회로.