KR0175969B1

KR0175969B1 - 수평동기 펄스 분리회로

Info

Publication number: KR0175969B1
Application number: KR1019950042707A
Authority: KR
Inventors: 유끼미쯔 야마다
Original assignee: 가다오까 마사다까; 아루푸스 덴키 가부시키가이샤
Priority date: 1994-11-22
Filing date: 1995-11-22
Publication date: 1999-05-01
Also published as: KR960020350A; JP3276254B2; JPH08149334A

Abstract

[목적]

실장면적을 억제하고, 주위온도 및 전원전압의 변동, 노이즈의 침입에 대하여 안정된 수평동기 펄스분리회로를 제공한다.

[구성]

수평동기신호 A1과 동일한 주파수를 가지고, 그 수평동기신호에 동기한 등가펄스 A4의 위치에 있어서, L 레벨이 되고, 그 수평동기신호에 동기하지 않는 등가펄스 A4의 위치에 있어서 H 레벨이 되는 신호 B와, 수평동기신호 A1와 동일한 주파수를 가지고, 적어도 신호 B의 하강시각전에 상승하는 신호 C와를 생성하는 카운터 1와, 복합동기신호(A)와 신호(B)와의 논리합을 취하여 신호(D)를 출력하는 OR게이트(2)와, 신호(C)와 복합동기신호(A)에 의거하여 불필요한 펄스(a), (b), (c)를 제거하기 위한 신호 F를 생성하는 제거펄스 생성수단(3,4,5)와 신호(D)와 신호(F)와의 논리합을 취하여 수평동기 펄스를 출력하는 OR게이트(6)를 구비한다.

Description

수평동기 펄스 분리회로

제1도는 본 발명의 일 실시예에 의한 수평동기 펄스 분리회로의 회로도.

제2도는 동 실시예에 의한 수평동기 펄스 분리회로의 제1필드에 있어서의 동작을 설명하는 타이밍챠트.

제3도는 동 실시예에 의한 수평동기 펄스 분리회로의 제2필드에 있어서의 동작을 설명하는 타이밍챠트.

제4도는 액정 소형 텔레비젼의 외관의 일례를 나타낸 도.

* 도면의 주요부분에 대한 부호의 설명

1 : 카운터 2,6 : OR게이트

3 : AND게이트 4 : 인버터

5 : D-FF a : 입력단자

b : 출력단자

본 발명은 TV 영상신호의 복합동기신호로부터 수평동기 펄스만을 분리하는 수평동기 펄스 분리회로에 관한 것이다.

제4도는 액정 소형 TV의 외관도이다. 이 액정 소형 TV(1)는 화상을 표시하는 액정 표시패널(1a)과, 이 액정 표시패널(1a)의 뒤쪽으로 대향하여 설치된 프린트 배선판(1b) 및 외측프레임(1c)에 의하여 구성되어 있다. 프린트 배선판(1b)은 액정 표시패널(1a)과 대략 동일 형상으로 형성되어 있고, 액정 표시패널(1a)에 영상을 표시하기 위하여 필요한 여러가지의 회로가 장착되어 있다. 이와 같은 액정 소형 TV(1)에서는 액정 표시패널(1a)의 화상표시 사이즈가 5인치 정도로 대단히 소형이어서, 프린트 배선판(1b)의 외형치수 및 두께방향의 치수도 엄격히 제한된다. 또, 프린트 배선판(1b)에는 액정 표시패널(1a)을 구동하는 액정구동회로외에, 고주파 신호를 처리하는 튜너회로, 음성회로, 영상신호를 형성하는 휘도신호를 처리하는 휘도신호 처리회로와 색신호를 처리하는 색신호 처리회로 및 전원회로 등 여러가지의 신호를 처리하는 다수의 회로가 장착되어 있다.

그런데, 상기 액정 구동회로의 일부에 TV 영상신호를 형성하는 복합동기신호로부터 수평동기 신호성분만을 분리하는 수평동기 펄스 분리회로가 있다. 종래, 이 수평동기 펄스 분리회로는 아날로그 적분회로와 시판되는 전용 IC를 조합하여 구성되어 있었다. 이 때문에, 수평동기 펄스 분리회로의 실제 장착면적을 억제할 수 없다고 하는 문제가 있었다. 또, 종래의 수평동기 펄스 분리회로는 주위온도 및 전원전압의 변동 또한 노이즈의 영향에 의하여 특성이 변화한다고 하는 문제가 있었다.

본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 실장(實裝)면적을 억제하고, 또 주위온도 및 전원전압의 변동, 노이즈의 침입에 대하여 안정된 동작을 하는 수평동기 펄스 분리회로의 제공을 목적으로 한다.

청구항 1기재의 수평동기 펄스 분리회로는, 상기 목적을 달성하기 위하여, 수평동기신호와 동일한 주파수를 가지고, 그 수평동기신호에 동기한 등가펄스 및 세레이션의 위치에서 L 레벨이 되고, 그 수평동기신호에 동기하지 않는 등가펄스 및 세레이션의 위치에서 H 레벨이 되는 제1펄스와, 상기 수평동기신호와 동일한 주파수를 가지고, 적어도 상기 제1펄스 하강시각전에 상승하는 제2펄스를 생성하는 펄스 생성수단과, 상기 복합동기신호와 상기 제1펄스를 입력으로 하고, 상기 수평동기신호에 동기하지 않는 상기 등가펄스 및 상기 세레이션을 상기 복합동기신호로부터 각각 제거하는 제1펄스 제거수단과, 상기 제2펄스와 상기 복합동기신호를 입력으로 하고, 상기 제2펄스의 상승시각에 동기하여 상승하고, 상기 수평동기신호에 동기한 세레이션의 하강시각에 동기하여 하강하는 제거펄스를 생성하는 제거펄스 생성수단과, 상기 제거펄스와 상기 제1펄스 제거수단의 출력신호를 입력으로 하고, 그 제1펄스 제거수단의 출력에 포함되는 불필요한 펄스를 제거하는 제2펄스 제거수단을 구비하는 것을 특징으로 한다.

청구항 2기재의 수평동기 펄스 분리회로는 청구항 1기재의 발명에 있어서, 상기 제1펄스 제거수단이 OR게이트인 것을 특징으로 한다.

청구항 3기재의 수평동기 펄스 분리회로는 청구항 1 또는 2기재의 발명에 있어서, 상기 제2펄스 제거수단이 OR게이트인 것을 특징으로 한다.

청구항 4기재의 수평동기 펄스 분리회로는 청구항 1 내지 3기재의 발명에 있어서, 상기 제거펄스 생성수단은, 상기 복합동기신호를 반전시키는 인버터와, 상기 제2펄스와 그 인버터의 출력신호와의 논리곱을 취하는 AND게이트와, 데이터로서 하이 전압이 인가되고, 그 AND게이트의 출력신호를 클럭펄스로 하고, 또 상기 복합동기신호를 클리어 신호로서 입력하는 딜레이타입·플립플롭에 의하여 구성되어 있는 것을 특징으로 한다.

본 발명의 수평동기 펄스 분리회로에 의하면, TV 영상신호로부터 분리된 복합동기신호에 있어서, 영상신호 기간에서는 수평동기신호가 얻어진다. 또, 수직블랭킹 기간에서는 수평동기신호에 동기하지 않는 등가펄스 및 세레이션이 제거되어 수평동기신호에 동기한 펄스만이 얻어진다. 따라서, 영상신호기간과 블랭킹기간에 있어서 수평동기신호에 동기하여 연속된 수평동기 펄스가 얻어진다.

[실시예]

이하 본 발명에 의한 수평동기 펄스 분리회로의 일 실시예를 제1도 내지 제3도를 참조하여 상세히 설명한다.

여기서, 제1도는 본 실시예의 수평동기 펄스 분리회로의 구성을 나타낸 도면이고, 제2도는 NTSC 방식에 의거한 TV 영상신호의 제1필드의 수직블랭킹 기간 근방의 파형을 나타낸 도이고, 제3도는 제2필드의 수직블랭킹 기간 근방의 파형을 나타낸 도이다.

제1도에 있어서, 입력단자(a)에는 TV 영상신호로부터 분리된 부(-)극성의 복합동기신호(A)(제2도 및 제3도 참조)가 입력된다. 이 복합동기신호(A)는 1수평주사기간(이하, 1H라고 표기함)마다 발생하는 수평동기신호(A1)와 (3H)의 펄스폭을 가지는 수직동기신호(A2)에 의하여 대략 구성되어 있다. 또, 수직동기신호(A2)에는 0.5H 간격으로 세레이션(A3)이 삽입되어 있고, 수직동기신호(A2)의 전후의 등가펄스 기간에서는 0.5H 간격으로 등가펄스(A4)가 삽입되어 있다. 즉, 복합동기신호(A)는 각 수평동기신호(A1)의 하강에지부의 시각이 1H 간격이 되도록 형성되어 있고, 수직동기신호(A2) 및 등가펄스 기간에 있어서는 세레이션(A3) 및 등가펄스(A4)가 삽입되어 있기 때문에, 하강에지부의 시각이 0.5H 간격이 되도록 형성되어 있다.

이 복합동기신호(A)는 카운터(1)에 입력된다. 이 카운터(1)는 수평동기신호(A1)의 하강에지부에 동기하여 클럭펄스의 카운터를 개시하도록 구성되어 있어, 수평동기신호(A1)의 하강에지부로부터 약 0.25H에 상당하는 수의 클럭펄스를 카운트하면 상승하고, 약 0.5H에 상당하는 수의 클럭펄스를 카운트하면 하강하는 신호(B)(제2도 및 제3도 참조)를 출력한다. 여기서, 이 카운터(1)는 신호(B)가 상승한 후, 0.5H이내에 입력되는 펄스(수평동기신호A1에 동기하지 않은 펄스 및 세레이션)에 대하여 동작하지 않도록 구성되어 있기 때문에, 수직블랭킹 기간에 있어서도 1H 간격으로 늘어선 신호(B)를 출력한다. 또, 카운터(1)는 이 신호(B)의 상승에지부에 동기하여 카운트 동작을 개시하고, 0.5H부터 약 수평동기신호(A1)의 펄스폭을 뺀 시간에 상당하는 수의 클럭펄스를 카운트하면 상승하고, 약 수평동기신호(A1)의 펄스폭에 상당하는 수의 클럭펄스를 카운트하면 하강하는 신호(C)(제2도 및 제3도 참조)를 출력한다.

OR게이트(2)는 복합동기신호(A)와 신호(B)의 논리합을 취하여 신호(D)(제2도 및 제3도 참조)를 출력한다. 이 신호(D)는 수직동기신호(A2) 및 등가펄스 기간에 있어서 수평동기신호(A1)에 동기하지 않는 세레이션(A3) 및 등가펄스(A4)가 복합동기신호(A)로부터 제거된 신호가 된다. 그러나, 신호(D)에는 수평동기신호(A1)에 동기하지 않는 불필요한 펄스 (a), (b), (c)가 포함되어 있어, 신호(G)(최종적으로 얻으려고 하고 있는 수평동기 펄스)를 얻기 위해서는 이들 불필요한 펄스 (a), (b), (c)를 제거할 필요가 있다.

이하에 설명하는 각 구성요소는 이 불필요한 펄스 (a), (b), (c)를 신호(D)로부터 제거하기 위하여 설치되어 있다.

AND게이트(3)는 복합동기신호(A)를 인버터(4)에 의하여 반전시킨 신호와 신호(C)의 논리곱을 취하여 신호(E)를 출력한다. 이 신호(E)는 제2도 및 제3도에 나타낸 바와 같이 1H 간격으로 늘어선 세레이션(A3)만의 신호가 된다.

딜레이타입·플립플롭(5)(이하, D-FF5라고 함)에는, CK단자에 클럭신호로서 신호(E)가 입력되고, CLR단자에 복합동기신호(A)가 입력되고, D단자에「H(하이전압)」이 인가된다. 그리고, D-FF(5)는 신호(E)의 상승에지에서 D단자의 전압 「H」을 읽어넣어, 복합동기신호(A)의 세레이션(A3)의 하강에지에서 클리어되어 신호(F)(제2도 및 제3도 참조)를 출력한다. 이와 같이 하여 얻어진 신호(F)는 각 불필요펄스 (a), (b), (c)가 발생하기 전의 시각 t₀, t₂, t₄에 있어서 각각 상승하고, 세레이션(A3)의 하강시각 t₁, t₃, t₅에 있어서 각각 하강하는 신호가 된다.

OR게이트(6)는 이 신호(F)와 불필요한 펄스 (a), (b), (c)를 포함한 신호(D)와의 논리합을 취하여, 이들 불필요한 펄스 (a), (b), (c)가 제거된 신호(G)를 출력단자(b)에 출력한다. 이 신호(G)는 각 펄스의 상승에지가 수직 블랭킹 기간에 있어서도 수평동기신호(A1)의 하강에지에 동기한 1H 간격의 신호가 된다.

상기 구성의 수평동기 펄스 분리회로에 의하면 디지탈 회로만으로 구성되어 있으므로 이하와 같은 효과가 얻어진다.

(1) 1개의 PLD(프로그래머블·로직·디바이스)에 의하여 회로를 구성할 수가 있으므로 부품점수를 감소시켜, 프린트 배선상의 실장면적을 억제하는 것이 가능하다.

(2) 저소비 전력화가 가능하다.

(3) 주위온도의 변화에 대하여 회로동작이 안정하게 된다.

(4) 회로동작이 전원전압의 영향을 받기 어렵다.

(5) 노이즈의 영향을 받기 어렵다.

또한, 상기 수평동기 펄스 분리회로는 PAL 및 SECAM 방식의 TV 영상신호에 응용할 수 있다.

본 발명에 의한 수평동기 펄스 분리회로에 의하면, 프린트 배선판상의 실장면적을 억제하고 소비전력화가 가능하여, 액정 소형 TV의 더한층의 소형화를 도모할 수 있다. 또, 주위온도 및 전원전압의 변동, 노이즈의 침입에 대한 안정된 동작이 얻어지기 때문에, 액정 소형 TV의 동작성능을 향상시킬 수 있게 된다.

Claims

수평동기신호와 동일한 주파수를 가지고, 상기 수평동기신호에 동기한 등가펄스의 위치에 있어서 L 레벨이 되며, 상기 수평동기신호에 동기하지 않는 등가펄스의 위치에서 H 레벨이 되는 제1펄스와, 상기 수평동기신호와 동일한 주파수를 가지고, 적어도 상기 제1펄스 하강시각전에 상승하는 제2펄스를 생성하는 펄스 생성수단과, 상기 복합동기신호와 상기 제1펄스를 입력으로 하고, 상기 수평동기신호에 동기하지 않는 상기 등가펄스 및 세레이션을 상기 복합동기신호로부터 각각 제거하는 제1펄스 제거수단과, 상기 제2펄스와 상기 복합동기신호를 입력으로 하고, 상기 제2펄스의 상승시각에 동기하여 상승하고, 상기 수평동기신호에 동기한 상기 세레이션의 하강시각에 동기하여 하강하는 제거펄스를 생성하는 제거펄스 생성수단과, 상기 제거펄스와 상기 제1펄스 제거수단의 출력신호를 입력으로 하고, 상기 제1펄스 제거수단의 출력에 포함되는 불필요한 펄스를 제거하는 제2펄스 제거수단을 구비하는 것을 특징으로 하는 수평동기 펄스 분리회로.
제1항에 있어서, 상기 제1펄스 제거수단이 OR게이트인 것을 특징으로 하는 수평동기 펄스 분리회로.
제1항 또는 제2항에 있어서, 상기 제2펄스 제거수단이 OR게이트인 것을 특징으로 하는 수평동기 펄스 분리회로.
제1항 내지 제3항중 어느 한 항에 있어서, 상기 제거펄스 생성수단은 상기 복합동기신호를 반전시키는 인버터와, 상기 제2펄스와 상기 인버터의 출력신호와의 논리곱을 취하는 AND게이트와, 데이터로서 하이전압이 인가되어, 상기 AND게이트의 출력신호를 클럭펄스로 또한, 상기 복합동기신호를 클리어 신호로 입력하는 딜레이타입·플립플롭을 포함하는 것을 특징으로 하는 수평동기 펄스 분리회로.