KR960020350A - 수평동기 펄스 분리회로 - Google Patents

수평동기 펄스 분리회로 Download PDF

Info

Publication number
KR960020350A
KR960020350A KR1019950042707A KR19950042707A KR960020350A KR 960020350 A KR960020350 A KR 960020350A KR 1019950042707 A KR1019950042707 A KR 1019950042707A KR 19950042707 A KR19950042707 A KR 19950042707A KR 960020350 A KR960020350 A KR 960020350A
Authority
KR
South Korea
Prior art keywords
pulse
signal
horizontal synchronous
horizontal
gate
Prior art date
Application number
KR1019950042707A
Other languages
English (en)
Other versions
KR0175969B1 (ko
Inventor
유기미쯔 야마다
Original Assignee
가다오까 마사다까
아루푸스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가다오까 마사다까, 아루푸스 덴키 가부시키가이샤 filed Critical 가다오까 마사다까
Publication of KR960020350A publication Critical patent/KR960020350A/ko
Application granted granted Critical
Publication of KR0175969B1 publication Critical patent/KR0175969B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

(목적)
실장면적을 억제하고, 주위온도 및 전원전압의 변동, 노이즈의 침입에 대하여 안정된 수평동기 펄스분리회로를 제공한다.
(구성)
수평동기신호 A1과 동일한 주파수를 가지고, 그 수평동기신호에 동기한 등가펄스 A4의 위치에 있어서 “L”레벨이 되고, 그 수평동기신호에 동기하지 않는 등가펄스 A4의 위치에 있어서 “H”레벨이 되는 신호 B와, 수평 동기신호 A1와 동일한 주파수를 가지고, 적어도 신호 B의 하강시각전에 상승하는 신호 C와를 생성하는 카운터 1와, 복합동기신호(A)외 신호(B)와의 논리합을 취하여 신호(D)를 출력하는 OR게이트(2)와, 신호(C)와 복합 동기신호(A)에 의거하여 불필요한 펄스(가), (나), (다)를 제거하기 위한 신호 F를 생성하는 제거펄스 생성수단(3,4,5)와 신호(D)와 신호(F)와의 논리합을 위하여 수평동기 펄스를 출력하는 OR게이트(6)를 구비한다.

Description

수평동기 펄스 분리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예에 의한 수평동기 펄스 분리회로의 회로도,
제2도는 동 실시예에 의한 수평동기 펄스 분리회로의 제1필드에 있어서의 동작을 설명하는 타이밍차트,
제3도는 동 실시예에 의한 수평동기 펄스 분리회로의 제2필드에 있어서의 동작을 설명하는 타이밍차트.

Claims (4)

  1. 수평동기신호와 동일한 주파수를 가지고, 상기 수평동기 신호에 동한 등가펄스의 위치에 있어서 “L”레벨이 되며, 상기 수평동기신호에 동기하지 않는 등가펄스의 위치에서 “H”레벨이 되는 제1펄스와, 상기 수평동기신호와 동일한 주파수를 가지고, 적어도 상기 제1펄스 하강시각전에 상승하는 제2펄스를 생성하는 펄스 생성수단과, 상기 복합동기 신호와 상기 제1펄스를 입력으로 하고, 상기 수평동기신호에 동기하지 않는 상기 등가펄스 및 세레이션을 상기 복합동기신호로부터 각각 제거하는 제1펄스 제거수단과, 상기 제2펄스와 상기 복합동기 신호를 입력으로 하고, 상기 제2펄스의 상승시각에 동기하여 상승하고, 상기 수평동기신호에 동기한 상기 세레이션의 하강시각에 동기하여 하강하는 제거펄스를 생성하는 제거펄스 생성수단과, 상기 제거펄스와 상기 제1펄스 제거수단의 출력신호를 입력으로 하고, 상기 제1펄스 제거수단의 출력에 포함되는 불필요한 펄스를 제거하는 제2펄스 제거수단을 구비하는 것을 특징으로 하는 수평동기 펄스 분리회로.
  2. 제1항에 있어서, 상기 제1펄스 제거수단이 OR게이트인 것을 특징으로 하는 수평동기 펄스 분리회로.
  3. 제1항 또는 제2항에 있어서, 상기 제2펄스 제거수단이 OR게이트인 것을 특징으로 하는 수평동기 펄스 분리회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제거펄스 생성수단은 상기 복합동기신호를 반전시키는 인버터와, 상기 제2펄스와 상기 인버터의 출력신호와의 논리곱을 취하는 AND게이트와, 데이터로서 하이전압이 인가되어, 상기 AND게이트의 출력신호를 클럭펄스로, 또한, 상기 복합동기신호를 클리어신호로 입력하는 딜레이타입·플립플롭을 포함하는 것을 특징으로 하는 수평동기 펄스 분리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042707A 1994-11-22 1995-11-22 수평동기 펄스 분리회로 KR0175969B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28847594A JP3276254B2 (ja) 1994-11-22 1994-11-22 水平同期パルス分離回路
JP94-288475 1994-11-22

Publications (2)

Publication Number Publication Date
KR960020350A true KR960020350A (ko) 1996-06-17
KR0175969B1 KR0175969B1 (ko) 1999-05-01

Family

ID=17730694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042707A KR0175969B1 (ko) 1994-11-22 1995-11-22 수평동기 펄스 분리회로

Country Status (2)

Country Link
JP (1) JP3276254B2 (ko)
KR (1) KR0175969B1 (ko)

Also Published As

Publication number Publication date
KR0175969B1 (ko) 1999-05-01
JP3276254B2 (ja) 2002-04-22
JPH08149334A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
KR930017294A (ko) 직렬 입력신호의 동기회로
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR850003479A (ko) 반도체 집적 회로
TW359823B (en) Clocking scheme
US3935475A (en) Two-phase MOS synchronizer
KR960020350A (ko) 수평동기 펄스 분리회로
EP1618660B1 (en) Enabling method to prevent glitches in waveform
JPH01268220A (ja) パルス発生回路
KR960005607A (ko) 동기식 래치회로
KR840005634A (ko) 클럭 재생회로
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
JP2545010B2 (ja) ゲ―ト装置
KR940003771Y1 (ko) 글리치 방지용 동기회로
KR0186058B1 (ko) 동기식 클럭 발생회로
KR960012943A (ko) 동기 회로
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR940012090A (ko) 클럭분주회로
SU864521A1 (ru) Устройство дл синхронизации импульсных последовательностей
KR980006847A (ko) 단안정 멀티바이브레이터
KR100429861B1 (ko) 온 스크린 디스플레이 시스템의 정적 메모리를 위한 프리 차지 신호 발생장치
KR960036348A (ko) 노이즈 제거 회로
KR970051196A (ko) 반도체 메모리의 클럭 동기회로
KR920003648A (ko) 동기형 클럭발생회로
KR930011636A (ko) 수직동기 기간중의 노이즈제거를 위한 게이트신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061031

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee