KR960036348A

KR960036348A - 노이즈 제거 회로

Info

Publication number: KR960036348A
Application number: KR1019950005759A
Authority: KR
Inventors: 김민환
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1995-03-20
Filing date: 1995-03-20
Publication date: 1996-10-28
Also published as: KR0136619B1

Abstract

본 발명은 노이즈 제거 회로에 관한 것으로, 입력 시그널을 노이즈 제거용 클럭에 동기시켜 모든 노이즈를 제거하는 노이즈 제거 회로를 제공하기 위하여, 입력 클럭(G)을 입력받아 여러 주기를 가지는 클럭을 발생시키는 다주파 클럭 발생 수단(8); 상기 다주파수 클럭 발생 수단(8)의 출력들(H)을 입력받아 제어신호 입력(I)에 따라 소정의 클럭을 선택하여 출력(J)하는 다중화 수단(9); 상기 다중화 수단(9)의 출력(J)을 입력받아 짧은 펄스를 발생하여 출력(L)하는 상승 클럭 검출 수단(14); 입력 시그널을 입력받아 버퍼링하여 출력(B)하는 버퍼링 수단(1); 및 상기 버퍼링 수단(1)의 출력을 입력받고 상기 상승클럭 검출 수단(14)의 출력을 클럭으로 입력받아 1차 지연시켜 논리합하고 2차 지연시켜 논리곱하여 노이즈를 제거하는 노이즈 제거수단(15)을 구비하여 디바이스의 오동족 방지 및 불필요한 시그널 트랜지션을 제거함으로서 파워의 소모를 줄일 수 있는 효과가 있다.

Description

노이즈 제거 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 노이즈 제거 회로의 구성도, 제3도는 본 발명에 따른 노이즈 제거 회로의 타이밍도.

Claims

외부로 부터 입력 클럭(G)을 입력받아 발생하는 노이즈의 크기에 따라 여러 주기를 가지는 클럭을발생시키는 다주파 클럭 발생 수단(8); 상기 다주파수 클럭 발생 수단(8)의 출력들(H)을 입력받아 외부로 부터 입력되는 제어신호 입력(I)에 따라 소정의 클럭을 선택하여 출력(J)하는 다중화 수단(9); 상기 다중화 수단(9)의 출력(J)을 입력받아 짧은 펄스를 발생하여 출력(L)하는 상승 클럭 검출 수단(14); 외부로 부터 입력 시그널을 입력받아 버퍼링하여 출력(B)하는 버퍼링 수단(1); 및 상기 버퍼링 수단(1)의 출력을 입력받고 상기 상승클럭 검출 수단(14)의 출력을 클럭으로 입력받아 1차 지연시켜 논리합하고 2차 지연시켜 논리곱하여 노이즈를 제거하는 노이즈 제거수단(15)을 구비하는 것을 특징으로 하는 노이즈 제거 회로.
제1항에 있어서, 상기 다중화 수단(9)은, 발생되는 노이즈의 폭보다 큰 주기의 클럭을 선택하도록 하는 것을 특징으로 하는 노이즈 제거 회로.
제1항에 있어서, 상기 상승 클럭 검출 수단(14)은, 상기 다중화기(9)의 출력(J)을 입력받아 반전시키는 직렬 연결된 다수의 반전 수단(10,11,12); 및 상기 다중화 수단(9)의 출력(J)과 상기 반전 수단(10,11,12)의 최종 출력(K)를 입력받아 부정논리곱하여 짧은 클럭 펄스를 발생하는 부정논리곱 연산 수단(13)을 구비하는 것을 특징으로 하는 노이즈 제거 회로.
제1항에 있어서, 상기 노이즈 제거 수단(15)은, 상기 버퍼링 수단(1)의 출력(B)을 입력받아 상기클럭(L)에 동기되도록 지연시키는 제1지연 수단(2); 상기 제1지연 수단(2)의 출력(C)을 입력받아 상기클럭(L)에 따라 한 클럭 지연시켜 출력(D)하는 제2지연 수단(3); 상기 제1 및 제2지연 수단(2,3)의출력(C,D)을 입력받아 논리합하여 출력(E)하는 논리합 연산 수단(4); 상기 논리합 연산 수단(4)의 출력(E)를 입력받아 상기 클럭(L)에 따라 두 클럭 지연시켜 출력(F)하는 제3 지연 수단(5,6); 및 상기논리합 연산 수단(4)의 출력(E)과 상기 제3지연 수단(5,6)의 출력(F)를 입력받아 논리곱하여 출력(M)하는 논리곱 연산 수단(7)을 구비하는 것을 특징으로 하는 노이즈 제거 회로.
제4항에 있어서, 상기 상승 클럭 검출 수단(14) 출력(L)의 펄스 폭(Pulse Width)은, 상기 제1, 2, 3 지연 수단(2, 3, 5, 6)에서 시그널을 처리할 수 있도록 충분히 넓어야 하고, 상기 버퍼링 수단(1)의 출력(B)이 상기 제1, 2, 3, 지연 수단 (2, 3, 5, 6)에서 래치될때 시그널의 노이즈로 인하여 데이타를 잘못 인식하지 않을 정도로 짧도록 구성한 것임을 특징으로 하는 노이즈 제거 회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.