KR970072671A - 펄스의 네가티브 지연장치 - Google Patents

펄스의 네가티브 지연장치 Download PDF

Info

Publication number
KR970072671A
KR970072671A KR1019960012879A KR19960012879A KR970072671A KR 970072671 A KR970072671 A KR 970072671A KR 1019960012879 A KR1019960012879 A KR 1019960012879A KR 19960012879 A KR19960012879 A KR 19960012879A KR 970072671 A KR970072671 A KR 970072671A
Authority
KR
South Korea
Prior art keywords
pulse
output
pulses
generating
predetermined time
Prior art date
Application number
KR1019960012879A
Other languages
English (en)
Other versions
KR100206901B1 (ko
Inventor
김창선
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019960012879A priority Critical patent/KR100206901B1/ko
Publication of KR970072671A publication Critical patent/KR970072671A/ko
Application granted granted Critical
Publication of KR100206901B1 publication Critical patent/KR100206901B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 펄스의 지연장치에 관한 것으로, 특히 입력 펄스의 듀티비(Duty Ratio)와는 무관하게 항시 일정하게 펄스의 네가티브를 지연하도록 하는 펄스의 네가티브 지연장치에 관한 것으로, 종래에는 마스터 플럭과 이에 대한 지연된 클럭을 이용하여 출력펄스를 발생하기 때문에 마스터 클럭의 듀티비에 따라서 출력 펄스의 네가티브폭이 달라지게 되므로 일정한 듀티비를 갖는 펄스를 얻기 힘든 문제점이 있었으나, 본 발명에서는 입력되는 마스터 클럭(MCLK)의 상승에지에서 토글하여 일정주기의 펄스를 출력하는 주기검출부(200)와, 상기 주기검출부(200)의 출력을 인가받아 그와 같은 위상의 신호 (CLK) 및 반전된 위상의 신호 (INVCLK)를 소정시간 지연시켜 출력하는 버퍼(210)와, 상기버퍼(210)의 출력(CLK)을 인가받아 소정시간만큼 지연된 펄스(P1,P2) 및 그에 반전된 펄스(XP1, XP2)를 발생하는 제1지연부(220)와, 상기 버퍼(210)의 출력 (INVCLK)을 인가받아 소정시간만큼씩 지연된 펄스(P1, P2) 및 그에 반전된 펄스(XP1, XP2)를 발생하는 제2지연부(230)와, 상기 제1지연부(220)의 출력 펄스 (P1, P2, XP1, XP2)를 인가받아 소정시간만큼 리드된 펄스 (OUT1)를 발생하는 제1펄스발생부(240)와, 상기 제2지연부(230)의 출력 펄스(P1,P2,XP1,XP2)를 인가받아 소정시간만큼 리드된 펄스(OUT2)를 발생하는 제2펄스발생부(250)와, 상기 제1 및 제2펄스발생부(240,250)의 출력(OUT1, OUT2)을 인가받아 이를 노아조합하는 노아게이트(NOR)와, 상기 노아게이트(NOR)의 출력을 반전시켜 출력하는 인버터(INV)로 구성함으로써 모든 회로구조가 서로 대칭적으로 구성되므로 처리과정의 변환이나 전원의 변화에 대하여 둔감하고, 외부 마스터 클럭의 변화에도 항시 일정한 듀티비를 갖도록 하여 시스템이 안정화되는 효과가 있게 된다.

Description

펄스의 네가티브 지연장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 펄스의 네가티브 지연장치의 블록도.

Claims (2)

  1. 입력되는 마스터 클럭(MCLK)의 상승에지에서 토글하여 일정주기의 펄스를 출력하는 주기검출부(200)와, 상기 주기검출부(200)의 출력을 인가받아 그와 같은 위상의 신호 (CLK) 및 반전된 위상의 신호 (INVCLK)를 소정시간 지연시켜 출력하는 버퍼(210)와, 상기버퍼(210)의 출력(CLK)을 인가받아 소정시간만큼 지연된 펄스(P1,P2) 및 그에 반전된 펄스(XP1, XP2)를 발생하는 제1지연부(220)와, 상기 버퍼(210)의 출력 (INVCLK)을 인가받아 소정시간만큼씩 지연된 펄스(P1, P2) 및 그에 반전된 펄스(XP1, XP2)를 발생하는 제2지연부(230)와, 상기 제1지연부(220)의 출력 펄스 (P1, P2, XP1, XP2)를 인가받아 소정시간만큼 리드된 펄스 (OUT1)를 발생하는 제1펄스발생부(240)와, 상기 제2지연부(230)의 출력 펄스(P1,P2,XP1,XP2)를 인가받아 소정시간만큼 리드된 펄스(OUT2)를 발생하는 제2펄스발생부(250)와, 상기 제1 및 제2펄스발생부(240,250)의출력(OUT1, OUT2)을 인가받아 이를 노아조합하는 노아게이트(NOR)와, 상기 노아게이트(NOR)의 출력을 반전시켜 출력하는 인버터(INV)로 구성하여 된 것을 특징으로 하는 펄스의 네가티브 지연장치.
  2. 제1항에 있어서, 제1 및 제2펄스발생부(240,250)는 제1 및 제2지연부(220,230)의 출력 펄스(P1,P2,XP2)를 인가받아 소정시간을 전압에 대한 값으로 변환하는 타이밍 펄스 발생부(241,251)와, 제1 및 제2지연부(220, 230)의 출력 펄스(P1, XP1)를 인가받아 저전위 구간동안 소정시간에 대한 신호를 전압에 대한 값으로 변환하는 기준 펄스 발생부(242,252)와, 상기 타이밍 펄스 발생부(241,251) 및 기준 펄스 발생부(242,252)의 출력을 인가받아 이를 비교하여 그 결과를 반전시켜 출력하는 타이밍 비교부(243,253)로 구성하여 된 것을 특징으로 하는 펄스의 네가티브 지연장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960012879A 1996-04-25 1996-04-25 펄스의 네가티브 지연장치 KR100206901B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012879A KR100206901B1 (ko) 1996-04-25 1996-04-25 펄스의 네가티브 지연장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012879A KR100206901B1 (ko) 1996-04-25 1996-04-25 펄스의 네가티브 지연장치

Publications (2)

Publication Number Publication Date
KR970072671A true KR970072671A (ko) 1997-11-07
KR100206901B1 KR100206901B1 (ko) 1999-07-01

Family

ID=19456686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012879A KR100206901B1 (ko) 1996-04-25 1996-04-25 펄스의 네가티브 지연장치

Country Status (1)

Country Link
KR (1) KR100206901B1 (ko)

Also Published As

Publication number Publication date
KR100206901B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR100244466B1 (ko) 클럭 위상 비교기
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR940016816A (ko) 반도체 집적 회로 장치
KR970072671A (ko) 펄스의 네가티브 지연장치
KR970701397A (ko) Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system)
KR930006657B1 (ko) 엣지 검출 기능을 갖는 펄스 발생회로
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR0141711B1 (ko) 상승/하강 에지 검출장치
RU2224321C1 (ru) Реле синхронизации
KR970013725A (ko) 시간지연을 이용한 글리치(glitch)제거회로
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
KR0154730B1 (ko) 비동기 램용 클럭펄스 발생기
KR960036348A (ko) 노이즈 제거 회로
SU1083349A1 (ru) Формирователь импульсов
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR970072668A (ko) 펄스발생기
KR980006841A (ko) 클럭 발생 회로(a clock generation circuit)
SU544106A1 (ru) Управл емый генератор импульсов
KR980004988A (ko) 버스트 카운터
KR890005535A (ko) 동적 타이밍 기준 정합 시스템
KR970018983A (ko) 펄스폭에 무관한 주파수 체배 회로
KR970067359A (ko) 메모리의 어드레스 천이 검출회로
KR100186311B1 (ko) 발진기 회로
KR940017171A (ko) 노이즈 펄스 제거회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee