KR890005535A - 동적 타이밍 기준 정합 시스템 - Google Patents

동적 타이밍 기준 정합 시스템 Download PDF

Info

Publication number
KR890005535A
KR890005535A KR1019880011799A KR880011799A KR890005535A KR 890005535 A KR890005535 A KR 890005535A KR 1019880011799 A KR1019880011799 A KR 1019880011799A KR 880011799 A KR880011799 A KR 880011799A KR 890005535 A KR890005535 A KR 890005535A
Authority
KR
South Korea
Prior art keywords
edge
counter
timing
delay
delay generator
Prior art date
Application number
KR1019880011799A
Other languages
English (en)
Other versions
KR0128067B1 (ko
Inventor
알.마이딜 마크
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR890005535A publication Critical patent/KR890005535A/ko
Application granted granted Critical
Publication of KR0128067B1 publication Critical patent/KR0128067B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G04—HOROLOGY
    • G04D—APPARATUS OR TOOLS SPECIALLY DESIGNED FOR MAKING OR MAINTAINING CLOCKS OR WATCHES
    • G04D7/00—Measuring, counting, calibrating, testing or regulating apparatus
    • G04D7/002—Electrical measuring and testing apparatus
    • G04D7/003—Electrical measuring and testing apparatus for electric or electronic clocks
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G7/00—Synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음

Description

동적 타이밍 기준 정합 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 다-연부 트랭킹 지연 발생기 시스템의 계통도.
제2도는 시간 기준에 관련하여 MTDG연부에 대한 3개의 상대 쉬프트 영역을 정하는 도면.
제3도는 시간 기준 영역을 가로지르는 MTDG연부의 쉬프팅 상태를 도시한 도면.

Claims (17)

  1. 검사하의 디바이스가 검사기와 검사하의 디바이스의 타이밍 기준 신호간의 고정된 타이밍 관계를 유지하기 위해 동적으로 쉬프트될 검사기 발생 타이밍 입력을 요구하는 초대규모를 집적회로를 검사하기 위한 검사기내에서, 마스터 타이밍 기준 신호를 제공하기 위한 타이밍 발생기, 각 검사 사이를 개시시에 프리셋트되고 타이밍 기준 신호를 카운트하는 제1, 제2및 제3카운터, 및 비교기들의 내용을 관련 카운터의 카운트와 비교하고, 카운트가 일치할때 타이밍 연부를 발생시키기 위한 제1 및 제2비교기로 구성되는 것을 특징으로 하는 다-연부 지연 발생기.
  2. 제1항에 있어서, 제1카운터가 연부 카운터이고, 제2카운터가 쉬프트 카운터이며, 제3카운터가 전이 카운터인 것을 특징으로 하는 지연 발생기.
  3. 제1항에 있어서, 발생된 타이밍 연부가 개시 연부인 것을 특징으로 하는 발생기.
  4. 제1항에 있어서, 발생된 연부가 정지 연부인 것을 특징으로 하는 지연 발생기.
  5. 제1항에 있어서, 연부가 발생될 때마다 연부를 스위치시키기 위한 멀티플랙시 스위치를 포함하는 것을 특징으로 하는 지연 발생기.
  6. 제5항에 있어서, 멀티플렉시 스위치가 최대 4개의 값을 제공하는 것을 특징으로 하는 지연 발생기.
  7. 제5항에 있어서 , 연부 비교기의 내용이 멀티플렉서로 부터의 연부값과 비교되는 연부 비교기를 포함하는 것을 특징으로 하는 지연 발생기.
  8. 검사하의 디바이스의 검사기와 검사하의 디바이스의 타이밍 기준 출력간의 고정된 타이밍 관계를 유지하기 위해 동적으로 쉬프트될 검사기 발생 타이밍 입력을 요구하는 초대규모 집적 회로를 검사하기 위한 검사기 내에서, 기준 신호를 발생시키기 위한 타이밍 기준 신호 발생기, 정해진 주기동안 기준 신호를 카운트하기 위한 카운터, 비교기, 및 선택된 1개의 입력값이 비교기에 공급되는 다수의 입력값들에 관련된 멀티플렉스 스위치로 구성되고, 비교기가 카운터 출력이 멀티플랙서에 의해 제공된 값과 일치할 때까지 멀티플렉서로부터의 다수의 입력 값들중 1개의 입력값과 카운터 출력을 비교한 다음. 쉬프트될 수 있는 타이밍 연부 신호를 발생시키는 것을 특징으로 하는 다-연부 지연 발생기.
  9. 제8항에 있어서, 카운터가 연부 카운터이고, 비교기가 연부 카운터의 출력을 멀티플랙서에 의해 제공된 값과 계속 비교하고, 이 값과 일치할때 연부를 발생시키는 연부 비교기인 것을 특징으로 하는 지연 발생기.
  10. 제8항에 있어서, 더욱 미세한 연부 리솔루션을 제공하기 위해 아날로그 지연 멀티플렉서 및 아날로그 지연 회로를 포함하는 것을 특징으로 하는 지연 발생기.
  11. 제8항에 있어서, 연부가 쉬프트가 수행될 때 증가 또는 감소된 업/다운 쉬프트 카운터를 포함하는것을 특징으로 하는 지연 발생기.
  12. 제11항에 있어서, 쉬프트 카운터가 증가될 때 연부가 디지탈적으로 선행되는 것을 특징으로 하는 지연 발생기.
  13. 제11항에 있어서, 쉬프트 카운터가 감소될 때 연부가 디지탈적으로 지연되는 것을 특징으로 하는 지연 발생기.
  14. 검사하의 디바이스가 검사기와 검사하의 디바이스의 타이밍 기준 출력간의 고정된 타이밍 관계를 유지시키기 위해 동적으로 쉬프트될 검사기 발생 타이밍 입력 요구하는 초대규모 집적 회로를 검사하기 위한 검사기 내에서, 정해진 주기내에서 다수의 클럭 연부 펄스를 제공하기 위한 장치, 검사하의 디바이스로부터의 피드백을 기초로 하여 연부의 위상을 동적으로 조정하기 위한 장치, 및 동적 다-연부 지연 발생기 위상조정의 양 및 방향을 결정하기 위해 검사하의 디바이스로부터의 피드백을 선택하기 위한 장치로 구성되는것을 특징으로 하는 다-연부 지연 발생기.
  15. 제14항에 있어서, 정해진 주기내에서 다수의 클럭 연부 펄스를 제공하기 위한 장치가 타이밍 발생기 및 연부 카운터를 포함하는 것을 특징으로 하는 다-연부 지연 발생기.
  16. 제14항에 있어서, 검사하의 디바이스로부터의 피드백을 기초로 하여 연부의 위상을 동적으로 조정하기 위한 장치가 연부 비교기, 및 다수의 클럭 연부 펄스와 비교하기 위해 선택된 값을 공급하기 위한 멀티플렉서를 포함하는 것을 특징으로 하는 다-연부 지연 발생기.
  17. 제14항에 있어서, 동적 다-연부 지연 발생 위상 조정량 및 방향을 결정하기 위해 검사하의 디바이스로부터의 피드백을 선택하기 위한 장치가 쉬프트 카운터를 포함하는 것을 특징으로 하는 다-연부 지연 발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880011799A 1987-09-14 1988-09-13 동적타이밍 기준 정합시스템 KR0128067B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US096,871 1987-09-14
US096.871 1987-09-14
US07/096,871 US4855969A (en) 1987-09-14 1987-09-14 Dynamic timing reference alignment system

Publications (2)

Publication Number Publication Date
KR890005535A true KR890005535A (ko) 1989-05-15
KR0128067B1 KR0128067B1 (ko) 1998-04-21

Family

ID=22259489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011799A KR0128067B1 (ko) 1987-09-14 1988-09-13 동적타이밍 기준 정합시스템

Country Status (3)

Country Link
US (1) US4855969A (ko)
JP (1) JPH01153984A (ko)
KR (1) KR0128067B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4995019A (en) * 1990-06-06 1991-02-19 Magnetek Controls Time period measuring apparatus with adaptive averaging
US5796993A (en) * 1996-10-29 1998-08-18 Maguire; Jeffrey E. Method and apparatus for semiconductor device optimization using on-chip verification
US6546516B1 (en) * 1999-11-22 2003-04-08 International Business Machines Corporation Method and apparatus for measuring timing characteristics of message-oriented transports

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161691A (en) * 1978-03-06 1979-07-17 The United States Of America As Represented By The Secretary Of The Navy Multi-purpose digital measuring apparatus
US4164648A (en) * 1978-06-23 1979-08-14 Hewlett-Packard Company Double vernier time interval measurement using triggered phase-locked oscillators
US4736351A (en) * 1986-08-28 1988-04-05 Oliver Douglas E Precision semiconductor device timer

Also Published As

Publication number Publication date
JPH01153984A (ja) 1989-06-16
US4855969A (en) 1989-08-08
KR0128067B1 (ko) 1998-04-21

Similar Documents

Publication Publication Date Title
US5274796A (en) Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
TW429322B (en) Semiconductor test system
KR950016009A (ko) 지연-로크-루프 기반 클럭 신서사이저
TW337054B (en) Horizontal synchronous signal oscillation circuit
KR870006479A (ko) 위상 조정 시스템
KR930017294A (ko) 직렬 입력신호의 동기회로
KR850003644A (ko) 주파수 검파기
JPS6419827A (en) Synchronizing device
TW344895B (en) Delay element tester and integrated circuit with test function
US5686846A (en) Time duration trigger
KR890005535A (ko) 동적 타이밍 기준 정합 시스템
KR890015594A (ko) 자동주파수 제어회로
KR900019368A (ko) 주기적인 실질적으로 포물선의 신호를 공급하는 회로장치
GB2200774A (en) Timing generators
JPH01287483A (ja) アナログ−ディジタル混成ｉｃ用試験装置
SU782138A1 (ru) Генератор импульсов
KR910003924A (ko) 발진기 회로
KR890016746A (ko) 발진기 동기용 회로장치
SU401952A1 (ru) УСТРОЙСТВО дл СРАВНЕНИЯ НАПРЯЖЕНИЙ
KR920004857A (ko) 집적회로검사장치
KR940027301A (ko) 클럭의 동기 신호 발생회로
JPS57169684A (en) Testing system for integrated circuit element
JP2745775B2 (ja) 同期動作適合測定装置
JPS5696526A (en) Timing signal generating system
JPH0894722A (ja) 半導体試験装置の波形整形器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040930

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee