KR890015594A - 자동주파수 제어회로 - Google Patents

자동주파수 제어회로 Download PDF

Info

Publication number
KR890015594A
KR890015594A KR1019890004298A KR890004298A KR890015594A KR 890015594 A KR890015594 A KR 890015594A KR 1019890004298 A KR1019890004298 A KR 1019890004298A KR 890004298 A KR890004298 A KR 890004298A KR 890015594 A KR890015594 A KR 890015594A
Authority
KR
South Korea
Prior art keywords
pulse signal
output
signal
flip
pulse
Prior art date
Application number
KR1019890004298A
Other languages
English (en)
Other versions
KR920009012B1 (ko
Inventor
미츠모 가와노
다다시 테라다
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890015594A publication Critical patent/KR890015594A/ko
Application granted granted Critical
Publication of KR920009012B1 publication Critical patent/KR920009012B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음

Description

자동 주파수 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 자동주파수 제어회로에 대한 일실시예의 구성을 도시하는 회로도.

Claims (12)

  1. 소정주기(TH)의 기준펄스신호(HS)를 수신하기 위한 입력 회로수단(16)과, 발진출력 펄스신호를 출력하는 전압제어 발진수단(12)과, 상기 전압제어 발진수단(12)의 발진출력 펄스신호를 분주하고, 상기 입력회로수단(16)에서 수신한 상기 기준펄스신호(HS)와 같은 주기의 제 1 펄스신호를 출력하는 분주수단(14)과, 상기 입력회로수단(16)에서 수신한 상기 기준펄스신호(HS)와 상기 분주수단(14)에서 출력되는 상기 제 1 펄스신호와의 위상을 비교하고, 그 위상차에 따른 제어전압을 상기 전압제어 발진수단(12)에 공급해서 그것의 발진주파수를 제어함으로써 상기 발진출력 펄스신호를 상기 기준 펄스신호(HS)에 위상 동기시키는 제어수단을 구비하는 자동주파수 제어(AFC)회로에 있어서, 상기 제어수단은 상기 전압 제어발진수단(12)에서 출력되는 상기 발진출력 펄스신호를 상기 입력회로수단(16)에서 수신한 상기 기준 펄스신호(HS)에 동기시켜 카운트함으로써, 상기 분주수단(14)에서 출력되는 상기 제 1 펄스신호와 펄스폭이 거의 같은 제 2 펄스신호를 출력하는 펄스발생수단(30,36)과, 상기 기준펄스신호(HS)에 동기해서 소정기간에 상기 제 1 펄스신호와 상기 제 2 펄스신호를 승산하고, 상기 제 1 펄스신호의 위상이 상기 제 2 펄스신호의 위상보다 진행되고 있을때에만 그 위상차에 따른 펄스폭을 가지는 제 3 펄스신호를 출력하는 제 1 승산수단(18)과, 상기 기준펄스신호(HS)에 동기해서 상기 소정기간에 상기 제 1 펄스신호와 상기 제 2 펄스신호를 승산하고, 상기 제 1 펄스신호의 위상이 상기 제2펄스신호의 위상보다 지연되고 있을때에만 그 위상차에 따른 펄스폭을 가지는 제 4펄스신호를 출력하는 제 2 승산수단(20)과, 상기 제 3 펄스신호 및 상기 제 4 펄스신호중 어느하나의 펄스폭에 대응되는 상기 제어전압을 발생하는 주파수제어수단(22,24,26,28)을 포함하는 것을 특징으로 하는 자동주파수 제어회로.
  2. 제 1 항에 있어서, 상기 펄스발생수단(30,36)은 상기 입력회로수단(16)에서 수신한 상기 기준펄스신호(HS)에 의하여 리세트되고, 상기 전압제어 발진수단(12)에서 출력되는 상기 발진출력 펄스신호를 카운트함으로써 소정의 타이밍으로 제 5 펄스신호를 출력하는 카운터수단(20)과, 상기 입력회로수단(16)에서 수신한 상기 기준펄스신호(HS)에 의하여 리세트되고, 또한 상기 카운터수단(30)에서 출력되는 상기 제 5 펄스신호에 의하여 리세트됨으로써 상기 제 2 펄스신호를 출력하는 RS플립플롭수단(36)을 포함하는 것을 특징으로 하는 자동주파수 제어회로.
  3. 제 2 에 있어서, 상기 카운터수단(30)은 상기 기준펄스신호(HS)에 의하여 리세트된 후, 상기 소정주기(TH)의 약 절반의 주기에 대응하는 상기 소정의 타이밍으로 상기 제 5 펄스신호를 출력하는 것을 특징으로 하는 자동주파수 제어회로.
  4. 제 3 항에 있어서, 상기 카운터 수단(30)은 상기 기준펄스신호(HS)에 의하여 리세트된 후, 상기 소정주기(TH)의 약 1/4 주기에 대응되는 펄스폭과, 상기 기준펄스신호(HS)에 의하여 리세트된 후 상기 소정주기(TH)의 약 3/4 주기에 대응되는 타이밍에서 상기 소정주기(TH)의 약 1/4의 주기에 대응하는 펄스폭으로 구성되는 펄스폭을 가지는 제 6 펄스신호를 출력하고, 상기 제 1 승산수단(18)은 상기 분주수단(14)에서 출력되는 상기 제 1 펄스신호와, 상기 RS플립플롭수단(36)에서 출력되는 상기 제 2 펄스신호와, 상기 카운터수단(30)에서 출력되는 상기 제 6 펄스신호의 논리연산을 실시함으로써 상기 제 3 펄스신호를 출력하는 제 1 AND회로수단(18)을 포함하는데, 상기 제 6 펄스신호는 상기 소정기간을 정의하기 위한 신호로서 사용되는 것을 특징으로 하는 자동주파수 제어회로.
  5. 제 4 항에 있어서, 상기 제 2 승산수단(20)은 상기 분주수단(14)에서 출력되는 상기 제 1 펄스신호를 반전한 신호와, 상기 RS플립플롭수단(36)에서 출력되는 상기 제 2 펄스신호를 반전한 신호와, 상기 카운터수단(30)에서 출력되는 상기 제 6 펄스신호와의 논리연산을 실시함으로써 상기 제 4 펄스신호를 출력하는 제 2 AND회로수단(20)을 포함하는 것을 특징으로 하는 자동주파수 제어회로.
  6. 제 5 항에 있어서, 상기 주파수 제어수단(22,24,26,28)은 상기 제어전압을 유지하는 필터수단(24)과, 상기 필터수단(24)의 전하를 방전하기 위한 제 1 전원수단(26)과, 상기 필터수단(24)에 전하를 충전하기 위한 제 2 전원수단(28)과, 상기 제 1 및 제 2 AND 회로수단(18,20)에서 출력되는 상기 제 3 및 제 4 펄스신호에 따라, 상기 필터수단(24)을 상기 제 1 및 제 2 전원수단(26,28)에 선택적으로 접속하는 스위치수단(22)을 포함하는데, 상기 스위치수단(22)은 상기 제 3 및 제 4 펄스신호가 공급되지 아니할때에는 상기 필터수단(24)을 어느쪽의 전원수단(26,28)에도 접속하지 않는 것을 특징으로 하는 자동주파수 제어회로.
  7. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 상기 소정주기(TH)의 타이밍이 되고 있어도, 상기 입력회로수단(16)이 상기 기준펄스신호(HS)를 수신하지 아니할때, 상기 주파수 제어수단(22,24,26,28)에 상기 발생한 제어전압을 유지시키는 유지수단(38,40)을 아울러 구비하는 것을 특징으로 하는 자동주파수 제어회로.
  8. 제 7 항에 있어서, 상기 유지수단(38,40)은 상기 RS플립플롭수단(36)의 반전출력신호를 데이타입력으로 하고, 또한 카운터수단(36)에서 출력되는 상기 제 6 펄스신호를 반전클럭신호로 하는 D플립플롭수단(38)과, 상기 D플립플롭수단(38)의 출력신호와 상기 카운터수단(30)에서 출력되는 상기 제 6 펄스신호를 논리연산하고, 그 결과를 상기 제 1 및 제 2 AND회로수단(18,20)에, 상기 소정기간을 정의하기 위한 신호로서 공급하는 제 3 AND회로수단(40)을 포함하는 것을 특징으로 하는 자동주파수 제어회로.
  9. 제 1 항 내지 제 6 항 또는 제 8 항에 있어서, 상기 입력회로수단(16)이 상기 기준펄스신호(HS)이외의 불필요한 펄스신호(EP)를 수신하였을때, 그 불필요한 펄스신호(EP)를 제거하기 위한 제거수단(32,34)을 아울러 구비하는 것을 특징으로 하는 자동주파수 제어회로.
  10. 제 7 항에 있어서, 상기 입력회로수단(16)이 상기 기준펄스신호(HS)이외의 불필요한 펄스신호(EP)를 수신하였을때, 그 불필요한 펄스신호(EP)를 제거하기 위한 제거수단(32,34)을 아울러 구비하는 것을 특징으로 하는 자동주파수 제어회로.
  11. 제 9 항에 있어서, 상기 카운터수단(30)은 상기 기준펄스신호(HS)에 의하여 세트된 후 상기 소정주기(TH)의 약 3/4의 주기에 대응하는 타이밍에서 상기 소정주기(TH)의 약 1/4의 주기에 대응하는 펄스폭을 가지는 제 7 펄스신호를 출력하고, 상기 제거수단(32,34)은 상기 카운터수단(30)에서 출력되는 상기 제 7 펄스신호를 데이타 입력으로 하고, 또 상기 입력회로수단(16)에서 수신한 상기 기준펄스신호(HS)를 클럭으로 하여, 상기 카운터수단(30) 및 상기 RS플립플롭수단(36)을 리세트하기 위한 리세트신호를 제 2 D플립플롭수단(32)과, 상기 제 2 D플립플롭수단(32)에서 출력되는 상기 리세트신호를 지연하여, 상기 제 2 D플립플롭수단(32)의 리세트단자에 공급하기 위한 지연수단(34)을 포함하는 것을 특징으로 하는 자동주파수 제어회로.
  12. 제 10 항에 있어서, 상기 카운터수단(30)은 상기 기준펄스신호(HS)에 의하여 세트된 후 상기 소정주기(TH)의 약 3/4의 주기에 대응하는 타이밍에서 상기 소정주기(TH)의 약 1/4의 주기에 대응하는 펄스폭을 가지는 제 7 펄스신호를 출력하고, 상기 제거수단(32,34)은 상기 카운터수단(30)에서 출력되는 상기 제 7 펄스신호를 데이타 입력으로 하고, 또 상기 입력회수단(16)에서 수신한 상기 기준펄스신호(HS)를 클럭으로 하여, 상기 카운터수단(30) 및 상기 RS플립플롭수단(36)을 리세트하기 위한 리세트신호를 출력하는 제 2 D플립플롭수단(32)과, 상기 제 2 D플립플롭수단(32)에서 출력되는 상기 리세트신호를 지연하여, 상기 제 2 D플립플롭수단(32)의 리세트단자에 공급하기 위한 지연수단(34)을 포함하는 것을 특징으로 하는 자동주파수 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890004298A 1988-03-31 1989-03-31 자동주파수 제어회로 KR920009012B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63078764A JP2635667B2 (ja) 1988-03-31 1988-03-31 自動周波数制御回路
JP63-78764 1988-03-31

Publications (2)

Publication Number Publication Date
KR890015594A true KR890015594A (ko) 1989-10-30
KR920009012B1 KR920009012B1 (ko) 1992-10-12

Family

ID=13670969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004298A KR920009012B1 (ko) 1988-03-31 1989-03-31 자동주파수 제어회로

Country Status (5)

Country Link
US (1) US4908582A (ko)
EP (1) EP0335370B1 (ko)
JP (1) JP2635667B2 (ko)
KR (1) KR920009012B1 (ko)
DE (1) DE68903855T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0520558A1 (en) * 1991-06-27 1992-12-30 Koninklijke Philips Electronics N.V. Phase locked loop and digital phase comparator for use in a phase-locked loop
US5168245A (en) * 1991-10-30 1992-12-01 International Business Machines Corporation Monolithic digital phaselock loop circuit having an expanded pull-in range
EP0698314B1 (en) * 1993-04-20 1998-04-01 Rca Thomson Licensing Corporation An oscillator with switched reactive elements
KR0164074B1 (ko) * 1995-12-29 1998-12-15 김주용 전원공급장치의 동작 제어회로
US6380980B1 (en) * 1997-08-25 2002-04-30 Intel Corporation Method and apparatus for recovering video color subcarrier signal
US6351168B1 (en) * 2000-03-23 2002-02-26 Cypress Semiconductor Corp. Phase alignment system
US6373302B1 (en) 2000-03-23 2002-04-16 Cypress Semiconductor Corp. Phase alignment system
US6690224B1 (en) 2001-06-27 2004-02-10 Cypress Semiconductor Corp. Architecture of a PLL with dynamic frequency control on a PLD
US7893772B1 (en) 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter
US7940202B1 (en) 2008-07-31 2011-05-10 Cypress Semiconductor Corporation Clocking analog components operating in a digital system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2194075B1 (ko) * 1972-07-27 1976-08-13 Materiel Telephonique
JPS5661833A (en) * 1979-10-25 1981-05-27 Nec Corp Phase synchronous oscillating circuit
JPS58191573A (ja) * 1982-05-06 1983-11-08 Victor Co Of Japan Ltd 水平走査周波数逓倍回路
JPS6133575U (ja) * 1984-07-28 1986-02-28 ソニー株式会社 クロツク形成回路

Also Published As

Publication number Publication date
KR920009012B1 (ko) 1992-10-12
DE68903855T2 (de) 1993-04-22
EP0335370A3 (en) 1989-12-13
DE68903855D1 (de) 1993-01-28
JPH01251988A (ja) 1989-10-06
US4908582A (en) 1990-03-13
EP0335370B1 (en) 1992-12-16
JP2635667B2 (ja) 1997-07-30
EP0335370A2 (en) 1989-10-04

Similar Documents

Publication Publication Date Title
KR890015594A (ko) 자동주파수 제어회로
US3735270A (en) Delayed pulse generator
KR100296208B1 (ko) 기능신호를지연시키는회로장치
USRE31551E (en) Digital delay generator
JPS5535545A (en) Digital phase synchronous circuit
SU1077051A1 (ru) Распределитель
SU725215A1 (ru) Устройство дл задержки импульсов
JPS54100651A (en) Pulse-width/pusle-period converter circuit
JPH03259612A (ja) スイッチドキャパシタ回路用クロック発生回路
KR970007876B1 (ko) Am검파장치
SU1742980A1 (ru) Генератор пилообразного напр жени
SU1800641A1 (ru) Moдуляtop диckpethoгo cигhaлa пo bpemehhomу пoлoжehию
SU481128A1 (ru) Селектор импульсов
SU1332553A1 (ru) Устройство фазовой синхронизации
SU1153326A1 (ru) Устройство дл умножени
JPS57170688A (en) Jitter compensation circuit
SU1750027A1 (ru) Одновибратор
SU1190491A1 (ru) Формирователь одиночного импульса
SU1695389A1 (ru) Устройство дл сдвига импульсов
SU951679A1 (ru) Селектор импульсов по длительности
SU1034160A1 (ru) Генератор серий пр моугольных импульсов
JPS54123977A (en) Logic circuit apparatus
JPS56105524A (en) Phase synchronizing device
KR940027309A (ko) 리세트 신호 발생 회로
KR890015515A (ko) Pll 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 17

EXPY Expiration of term