KR0164074B1

KR0164074B1 - 전원공급장치의 동작 제어회로

Info

Publication number: KR0164074B1
Application number: KR1019950066020A
Authority: KR
Inventors: 문진석; 최윤택
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1995-12-29
Filing date: 1995-12-29
Publication date: 1998-12-15
Also published as: JP2823190B2; TW333649B; JPH09190691A; KR970049299A; US5912565A

Abstract

본 발명은 전원공급장치에 관한 것으로, 특히 라스바신호 비동작구단에도 전원공급장치를 동작시킬 수 있는 전원공급장치의 동작 제어회로에 관한 것이다. 본 발명의 전원공급장치의 동작 제어회로는 전원공급장치의 동작제어용신호를 발생하는 전원공급장치 동작신호발생기와, 라스바신호의 논리상태에 따라 선택적으로 구동되어 클럭신호를 입력받아 상기 클럭신호와 같은 위상의 및 다른 위상의 펄스신호를 발생하는 펄스발생기와, 상기 펄스발생기의 입력 클럭신호 중 처음에 입력되는 클럭신호가 인가되는 시점에 하이 신호를 출력하여 상기 전원공급장치 동작발생기의 동작을 제어하는 동작신호를 발생하는 래치와, 상기 펄스발생기를 통하여 입력되는 클럭신호에 의하여 출력되는 펄스신호가 연속적으로 인가되는가를 감지하고 소정시간 지연 후 상기 래치를 리셋하기 위한 지연감지수단으로 구성된다.

Description

전원공급장치의 동작 제어회로

제1도는 종래 전원공급장치의 동작신호의 타이밍도.

제2도는 본 발명의 실시예에 따른 전원공급장치의 동작 제어회로도.

제3도는 제2도에 도시된 전원공급장치의 동작 제어회로의 동작 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

20,25,27,211,212,213,214,216 : 인버터 21 : 펄스발생기

22 : 래치 23 : 지연 감지회로

24,26,215,221,222,231 : 낸드게이트 232,234 : 노어게이트

본 발명은 전원공급장치에 관한 것으로, 특히 로우 스트로브 바(Row stroube Bar; 이하 /RAS 또는 라스바라 함) 신호 비동작구간에도 전원공급장치를 동작시킬 수 있는 전원공급장치의 동작 제어회로에 관한 것이다.

본 발명은 주파수가 높은 장치에서 떨어지는 전원감소로 인한 내부 동작신호의 처리속도 및 데이터 액세스시간의 지연을 방지할 수 있으며, 프리차지 상태에서는 전원공급장치를 동작시키지 못하게 하여 필요 없는 전류소모를 막는다. 본 발명은 모든 칩장치에서 사용 가능한 것으로 필요에 따라서 부분적으로 전원을 공급, 차단이 가능하다.

통상적으로, 비디오 램(Video Random Access Memory, 이하 VRAM이라 함)은 컴퓨터 시스템의 그래픽 카드에 사용되어 한 화면 분의 비디오 데이터를 일시 저장하는 역할을 한다. 그리고, 상기 비디오 램은 특성상 두 개의 포트를 구비하여 한쪽의 포트로는 CPU에서 처리된 비디오 데이터를 순차적으로 입력 저장하는 동작을 수행함과 아울러 다른 한쪽의 포트로는 저장된 비디오 데이터를 순차적으로 판독 출력하는 동작을 수행한다. 즉, 상기 비디오 램은 리드 및 라이트 동작을 병행하여 수행한다.

비디오 램에서 종래 기술은 제1도에 도시된 바와 같이 내부 전원소모를 보상하기 위하여 내부 전원공급장치를 동작시키는 신호(act1)가 라스바신호(Row Address Strobe, 이하 /RAS라 함)의 동작구간에서만 동작된다. 따라서 /RAS 비동작구간에서 발진신호(osc)에 의해 동작되는 신호 및 데이터 액세스 시간에는 충분한 전원 공급을 받지 못해 속도 지연을 가져오게 된다.

따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로, /RAS 비동작구간에 전원공급장치를 동작시켜 데이터 억세스 시간을 줄일 수 있는 전원공급장치의 동작 제어회로를 제공하는데 그 목적이 있다.

상기 목적들을 달성하기 위하여, 본 발명은 전원공급장치의 동작 제어용 신호를 발생하는 전원공급장치 동작신호발생기와, 라스바신호의 논리 상태에 따라 선택적으로 구동되어 클럭신호를 입력받아 상기 클럭신호와 같은 위상의 및 다른 위상의 펄스신호를 발생하는 펄스발생기와, 상기 펄스발생기의 입력 클럭신호 중 처음에 입력되는 클럭신호가 인가되는 시점에 하이 신호를 출력하여 상기 전원공급장치 동작발생기의 동작을 제어하는 동작신호를 발생하는 래치와, 상기 펄스발생기를 통하여 입력되는 클럭신호에 의하여 출력되는 펄스신호가 연속적으로 인가되는가를 감지하고 소정시간 지연 후 상기 래치를 리셋하기 위한 감지수단으로 구성되는 것을 특징으로 하는 전원공급장치의 동작신호 제어회로를 제공한다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

본 발명의 전원공급장치의 동작신호 제어회로는 전원공급장치의 동작 제어용 신호(act1)를 발생하는 전원공급장치 동작신호 발생기(1)와, 라스바신호(/RAS)의 논리상태에 따라 선택적으로 구동되어 클럭신호(SC)를 입력받아 상기 클럭신호(SC)와 같은 위상의 및 다른 위상의 펄스신호를 발생하는 펄스발생기(21)와, 상기 펄스발생기(21)의 입력 클럭신호(SC) 중 처음에 입력되는 클럭신호(SC)가 인가되는 시점에 하이 신호를 출력하여 상기 전원공급장치 동작신호발생기(1)의 동작을 제어하는 래치(22)와, 상기 펄스발생기(21)를 통하여 입력되는 클럭신호(SC)에 의하여 출력되는 펄스신호가 연속적으로 인가되는가를 감지하고 소정시간 지연 후 상기 래치를 리셋하기 위한 지연 감지회로(23)로 구성된다.

상기 펄스발생기(21)는 상기 입력 클럭신호(SC)를 반전하는 제1인버터(211)와, 상기 제1인버터(211)의 반전신호를 반전하는 제2인버터(212)와, 상기 제2인버터(212)의 반전신호를 반전하는 제3인버터(213)와, 상기 제3인버터(213)의 반전신호를 반전하는 제4인버터(214)와, 상기 제1인버터(211)의 출력신호와 상기 제4인버터(214)의 출력신호를 논리 조합하는 제1낸드게이트(215)와, 상기 제1낸드게이트(215)의 출력신호를 반전하는 제5인버터(216)로 구성된다.

상기 래치(22)는 제1입력단자에 상기 펄스발생기(21)의 제1낸드게이트(215)의 출력신호가 입력되는 제2낸드게이트(221)와, 상기 제2낸드게이트(221)의 출력이 제1입력단자에 입력되고 제2입력단자에 상기 지연 감지회로(23)의 출력신호와 상기 제1낸드게이트(215)의 출력신호를 논리 조합한 낸드게이트(24)의 출력신호가 입력되는 제3낸드게이트(222)로 이루어지고 상기 제3낸드게이트(222)의 출력이 상기 제2낸드게이트(221)의 제2입력단자에 인가된다.

상기 지연 감지회로(23)는 상기 펄스발생기(21)의 제1낸드게이트(215)의 출력신호와 상기 래치(22)의 출력신호를 논리 조합하는 제4낸드게이트(231)와, 상기 펄스발생기(21)의 제5인버터(216)의 출력신호와 상기 제4낸드게이트(231)의 출력신호를 논리 조합하는 제1노어게이트(232)와, 상기 펄스발생기(21)의 제1낸드게이트(215)의 출력신호와 상기 제1노어게이트(232)의 출력신호를 논리 조합하는 제5낸드게이트(233)와, 상기 펄스발생기(21)의 제5인버터(216)의 출력신호와 상기 제5낸드게이트(215)의 출력신호를 논리 조합하는 제2노어게이트(234)로 구성된다.

먼저 램 동작시 제3a도에 도시된 바와 같이 t1 시점에 /RAS가 하이에서 로우로 전이하면, 전원공급장치 동작신호(act1)가 로우에서 하이로 전이되어 전원공급장치를 구동시킨다.

그 후 t2 시점에 직렬 접근 클럭신호(Serial Access Clock, 이하 SC라 함)가 전원공급장치 동작제어회로(2)에 인가되지 않았으므로 출력노드인 제26노드(N26)는 로우이고 인버터(25)를 통하여 하이로 반전되어 상기 낸드게이트(26)의 제1입력단자에 인가되고, /RAS가 로우에서 하이로 전이하면, /RAS 동작신호도 로우에서 하이로 전이되어 낸드게이트(26)의 제2입력단자에 인가된다.

그에 따라 상기 낸드게이트(26)의 출력은 로우이고 인버터(27)를 통하여 하이로 반전되어 전원공급장치 동작신호발생기(1)에 인가되어 발생되지 않는다.

그 후 제3b도에 도시된 바와 같이 t3 시점에 로우에서 하이로 인가된 SC가 인버터(20)를 통하여 로우로 반전되어 펄스기(21)의 제1인버터(211)에 인가된다.

그에 따라 상기 로우 신호는 제1인버터(211)를 통하여 하이로 반전된다. 즉 제21노드(N21)는 하이 상태가 되고 상기 제1인버터(211)의 출력 하이 신호는 제2인버터(212), 제3인버터(213) 및 제4인버터(214)를 통하여 소정시간 지연 후 로우상태로 되어 제22노드(N22)는 로우가 된다.

이 때 제3c도에 도시된 바와 같이 제1낸드게이트(215)의 출력, 즉 제23노드(N23)는 제21노드(N21)는 하이이고 제22노드(N22)는 로우이므로 하이에서 로우로 전이되고, 제3d도에 도시된 바와 같이 제5인버터(216)를 통하여 하이로 전이된다. 즉, 제24노드(N24)는 하이 상태가 된다.

이 때 제23노드(N23)가 로우이므로 낸드게이트(24)의 출력, 즉 제25노드(N22)는 하이이다.

래치부(22)의 출력, 즉 제26노드(N26)는 제3e도와 같이 제23노드(N23)는 로우이고 제25노드(N25)는 하이이므로 하이 상태가 된다.

그에 따라 상기 제25노드(N25)의 하이 신호는 인버터(25)를 통하여 로우 신호로 반전되어 낸드게이트(26)의 제1입력단자에 인가되고, 이 때 로우에서 하이로 전이된 /RAS 동작신호가 낸드게이트(26)의 제2입력단자에 인가되면, 낸드게이트(26)의 출력은 하이가 된다.

상기 낸드게이트(26)의 출력 하이 신호는 인버터를 통하여 전원공급장치 동작발생기에 인가되어 제3h도에 도시된 바와 같이 t4 시점에 상기 시점에 로우이던 전원공급장치 동작신호가 하이로 전이되어 발생한다.

한편 상기 래치부(22)의 출력, 즉 제26노드(N26)는 하이 상태가 및 제261노드(N261)는 로우 상태가 래치함에 따라 제3도에 도시된 바와 같이 t3∼t5 시점에 상기 SC가 연속적으로 토글링하더라도 하이 상태로 유지된다.

상기 시점에 상기 SC가 연속적으로 토글링하더라도 상기 제26노드(N26)를 하이 상태로 유지시킴으로써 제3도에 도시된 바와 같이 동작신호를 하이로 유지시킨다.

또한 SC가 동작하지 않는 경우에는, 즉 t5 시점에 하이이던 SC가 로우 상태로 전이되면 제23노드(N2)는 로우에서 하이로 전이되고 상기 제24노드(N24)의 하이 신호는 인버터(216)를 통하여 제24노드(N24)는 로우가 된다.

이 때 제25노드(N25) 및 제26노드(N26)는 하이를 계속 유지한다.

그 후 제25노드는 하이 신호가 지연회로를 거쳐 일정한 시간 t6∼t5, 예를 들어 100ns 지연 후 t6 시점에 제23노드(N23) 및 제26노드(N26)가 하이이므로 낸드게이트(231)의 출력인 제27노드(N25)는 로우이고, 상기 노어게이트(232)의 출력인 제28노드(N28)는 하이이고, 상기 낸드게이트(233)의 출력인 제29노드(N29)는 하이이고, 상기 제25노드(N25)는 제3f도에 도시된 바와 같이 하이에서 로우로 전이된다.

그 후 그에 따라 제26노드(N26)는 하이에서 로우로 전이되어 동작 신호가 하이에서 로우로 전이된다.

그 후 100ns 지연 후 t7 시점에 상기한 t3 시점에서와 같이 로우에서 하이로 인가된 SC가 인버터(20)를 통하여 로우로 반전되어 펄스기(21)에 인가되어 동작신호(act1)를 발생시키는 과정이 수행될 수 있다.

상기한 바와 같이, 본 발명은 칩 동작 중 부분적으로 전원공급을 요구하는 경우 일정한 기간 동안 전원 공급을 할 수 있으므로 신호 동작 및 데이터 억세스에 필요한 충분한 전원공급이 가능한 효과가 있다. 따라서 본 발명은 현재 사용 중인 동기식 전자장치에도 버스트 길이에 따라 지연 감지회로를 통하여 필요한 시간만큼 전원 공급이 가능해진다. 또한 필요한 시간이 지난 후에는 전원 공급을 멈춤으로써 신호 동작 특성과 데이터 억세스 지연을 방지할 수 있다.

Claims

전원공급장치의 동작 제어용 신호를 발생하는 전원공급장치 동작신호발생기와, 라스바신호의 논리상태에 따라 선택적으로 구동되어 클럭신호를 입력받아 상기 클럭신호와 같은 위상의 및 다른 위상의 펄스신호를 발생하는 펄스발생기와, 상기 펄스발생기의 입력 클럭신호 중 처음에 입력되는 클럭신호가 인가되는 시점에 하이 신호를 출력하여 상기 전원공급장치 동작발생기의 동작을 제어하는 동작신호를 발생하는 래치와, 상기 펄스발생기를 통하여 입력되는 클럭신호에 의하여 출력되는 펄스신호가 연속적으로 인가되는가를 감지하고 소정시간 지연 후 상기 래치를 리셋하기 위한 지연 감지수단으로 구성되는 것을 특징으로 하는 전원공급장치의 동작 제어회로.
제1항에 있어서, 상기 펄스발생기는 상기 입력 클럭신호를 반전하는 제1인버터와, 상기 제1인버터의 반전신호를 반전하는 제2인버터와, 상기 제2인버터의 반전신호를 반전하는 제3인버터와, 상기 제3인버터의 반전신호를 반전하는 제4인버터와, 상기 제1인버터의 출력신호와 상기 제4인버터의 출력신호를 논리 조합하는 제1낸드게이트와, 상기 제1낸드게이트의 출력신호를 반전하는 제5인버터로 구성되고; 상기 래치는 제1입력단자에 상기 펄스발생기의 제1낸드게이트의 출력신호가 입력되는 제2낸드게이트와, 상기 제2낸드게이트의 출력이 제1입력단자에 입력되고 제2입력단자에 상기 감지수단의 출력신호가 입력되는 제3낸드게이트로 이루어지고 상기 제3낸드게이트의 출력이 상기 제2낸드게이트의 제2입력단자에 인가되고; 상기 지연 감지수단은 상기 펄스발생기의 제1낸드게이트의 출력신호와 상기 래치의 출력신호를 논리 조합하는 제4낸드게이트와, 상기 펄스발생기의 제5인버터의 출력신호와 상기 제4낸드게이트의 출력신호를 논리 조합하는 제1노어게이트와, 상기 펄스발생기의 제1낸드게이트의 출력신호와 상기 제1노어게이트의 출력신호를 논리 조합하는 제5낸드게이트와, 상기 펄스발생기의 제5인버터의 출력신호와 상기 제5낸드게이트의 출력신호를 논리 조합하는 제2노어게이트로 구성되는 것을 특징으로 하는 전원공급장치의 동작 제어회로.