KR970022649A - 클램프 펄스 생성회로 - Google Patents

클램프 펄스 생성회로 Download PDF

Info

Publication number
KR970022649A
KR970022649A KR1019950038940A KR19950038940A KR970022649A KR 970022649 A KR970022649 A KR 970022649A KR 1019950038940 A KR1019950038940 A KR 1019950038940A KR 19950038940 A KR19950038940 A KR 19950038940A KR 970022649 A KR970022649 A KR 970022649A
Authority
KR
South Korea
Prior art keywords
signal
clamp pulse
generation circuit
pulse
logic
Prior art date
Application number
KR1019950038940A
Other languages
English (en)
Inventor
조석현
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950038940A priority Critical patent/KR970022649A/ko
Publication of KR970022649A publication Critical patent/KR970022649A/ko

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

본 발명은 수평동기신호의 엣지를 검출을 이용하여 클램프펄스를 만들어 내는 클램프펄스 생성회로에 관한 것으로서, 수평동기신호의 엣지부분에 정확히 동기시키고 비디오신호를 침범하지 않도록 펄스폭이 적절히 조정된 클램프펄스를 생성하는 수단을 제공함을 목적으로 한다. 클램프생성회로는, 수평동기신호를 입력신호로 하고, 이 입력신호의 하강 엣지를 검출하여 동기 출력펄스인 클램프펄스를 생성하기 위하여, 수평동기신호를 상반전시켜 출력하는 제1논리소자와, 제1논리소자의 출력신호를 소정 시간만큼 지연시키기 위한 지연수단과, 상반전전의 수평동기신호와 상기 지연회로의 출력신호를 입력신호로 하여 상기 상반전전의 수평동기신호와는 동상이나 상기 소정시간만큼 지연된 형태의 신호를 출력하는 제2논리소자를 구비한다.

Description

클램프 펄스 생성회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예를 도시한 클램프펄스 생성회로의 구성도.

Claims (5)

  1. 수평동기신호를 입력신호로 하고, 이 입력신호의 하강 엣지를 검출하여 동기 출력펄스인 클램프펄스를 생성하는 클램프펄스 생성회로에 있어서, 상기 수평동기신호를 상반전시켜 출력하는 제1논리소자(G1)와, 제1논리소자의 출력신호를 소정 시간만틈 지연시키기 위한 지연수단(10)과, 상기 상반전전의 수평동기신호와 상기 지연회로의 출력신호를 입력신호로 하여 상기 상반전전의 수평동기신호와는 동상이나 상기 소정시간만큼 지연된 형태의 신호를 출력하는 제2논리소자(G4)를 구비함을 특징으로 하는 클램프펄스 생성회로.
  2. 제1항에 있어서, 상기 제1논리소자는 부정논리합(NOR)소자임을 특징으로 하는 클램프펄스 생성회로.
  3. 제1항에 있어서, 상기 지연수단은 상기 제1논리소자의 출력 구형파신호를 소정시간만큼 지연시키는 지연회로(12)와, 상기 지연회로에서 출력되는 지수적 증감파형을 구형파로 변환시키기 위한 제3논리소자로 구성됨을 특징으로 하는 클램프펄스 생성회로.
  4. 제3항에 있어서, 상기 제3논리소자는 종속연결된 두 개의 부정논리합(NOR) 소자(G2),(G3)로 구성됨을 특징으로 하는 클램프펄스 생성회로.
  5. 제1항에 있어서, 상기 제2논리소자는 두 입력신호를 부정논리곱하는 부정논리곱(NAND)소자임을 특징으로 하는 클램프펄스 생성회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950038940A 1995-10-31 1995-10-31 클램프 펄스 생성회로 KR970022649A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950038940A KR970022649A (ko) 1995-10-31 1995-10-31 클램프 펄스 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950038940A KR970022649A (ko) 1995-10-31 1995-10-31 클램프 펄스 생성회로

Publications (1)

Publication Number Publication Date
KR970022649A true KR970022649A (ko) 1997-05-30

Family

ID=66585005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038940A KR970022649A (ko) 1995-10-31 1995-10-31 클램프 펄스 생성회로

Country Status (1)

Country Link
KR (1) KR970022649A (ko)

Similar Documents

Publication Publication Date Title
KR890004502A (ko) 신호 위상 정렬 회로
KR970008876A (ko) 펄스폭 변조(pulse width modulation)회로
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR920022677A (ko) 주파수 체배기
KR920020856A (ko) 동기 클록 발생 회로
KR970022649A (ko) 클램프 펄스 생성회로
KR920001830A (ko) 입력가중형 트랜스 버셜필터
KR920014182A (ko) 동기신호 검출회로
KR970013725A (ko) 시간지연을 이용한 글리치(glitch)제거회로
KR970076843A (ko) 싱크로너스 미러 딜레이 회로
JP2545010B2 (ja) ゲ―ト装置
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR200222679Y1 (ko) 입력신호의 상승에지 및 하강에지의 선택적 검출장치
KR960008333A (ko) 칩테스트용 외부동기회로
KR940010507A (ko) 버스트 게이트 펄스 발생회로
KR920017354A (ko) 엣지 검출 기능을 갖는 펄스 발생회로
KR960036348A (ko) 노이즈 제거 회로
KR970055242A (ko) 주기적인 디지탈 신호의 주파수를 배가하는 주파수 배가장치
KR950022785A (ko) 영상신호 변환장치
KR920011264A (ko) 영상데이타 스플리트 회로
KR970067359A (ko) 메모리의 어드레스 천이 검출회로
KR970077957A (ko) 펄스 신호열의 체배 회로 및 체배화 방법
JPH06303113A (ja) パルス発生回路
KR980004274A (ko) 수직동기신호 발생회로
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application