KR970051196A - 반도체 메모리의 클럭 동기회로 - Google Patents
반도체 메모리의 클럭 동기회로 Download PDFInfo
- Publication number
- KR970051196A KR970051196A KR1019950048346A KR19950048346A KR970051196A KR 970051196 A KR970051196 A KR 970051196A KR 1019950048346 A KR1019950048346 A KR 1019950048346A KR 19950048346 A KR19950048346 A KR 19950048346A KR 970051196 A KR970051196 A KR 970051196A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- blocking
- controlling
- semiconductor memory
- state
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리의 클럭 동기회로.
2. 발명이 해결하려고 하는 기술적 과제
오동작 방지에 필요한 레이싱 마진을 개선할 수 있는 동기형 반도체 메모리의 클럭 동기회로를 제공한다.
3. 발명의 해결방법의 요지
디코더를 개재하여 서로 접속된 제1, 2블럭킹부를 가지는 반도체 메모리의 클럭 동기호로는, 상기 제2블럭킹부를 온 또는 오프상태로 제어하고 상기 제1블럭킹부를 온상태로 제어하기 위한 제2클럭신호를 발생하는 지연기와, 상기 지연기와 입력클럭을 수신하는 수신기간에 연결되며 상기 제1블럭킹부를 오프상태로 제어하기 위한 제1클럭신호를 상기 제1블럭킹부 및 상기 지연기에 제공하는 버퍼를 가짐을 특징으로 한다.
4. 발명의 중요한 용도
반도체 메모리의 클럭 동기회로
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 클럭 동기회로의 블럭도
제3도는 제1도 중 제1블럭킹부의 구체회로도
제4도는 제2도 중 제1블럭킹부의 구체회로도.
Claims (4)
- 디코더를 개재하여 서로 접속된 제1, 2블럭킹부를 가지는 반도체 메모리의 클럭 동기회로에 있어서, 상기 제2블럭킹부를 온 또는 오프상태로 제저하고 상기 제1블럭킹부를 온상태로 제어하기 위한 제2클럭신호를 발생하는 지연기와, 상기 지연기와 입력클럭을 수신하는 수신기간에 연결되며 상기 제1블럭킹부를 오프상태로 제어하기 위한 제1클럭신호를 상기 제1블럭킹부 및 상기 지연기에 제공하는 버퍼를 가짐을 특징으로 하는 회로.
- 디코더를 개재하여 서로 접속된 제1, 2블럭킹부를 가지는 반도체 메모리의 클럭 동기회로에 있어서, 상기 제2블럭킹부를 오프 또는 온상태로 제어하고 상기 제1브럭킹부를 오프상태로 제어하기 위한 제2클럭신호를 발생하는 지연기와, 상기 지연기와 입력클럭을 수신하는 수신기간에 연결되며 상기 제1블럭킹부를 온상태로 제어하기 위한 제1클럭신호를 발생하는 버퍼를 가짐을 특징으로 하는 회로.
- 제1항에 있어서, 상기 제1블러킹부는 상기 제2클럭신호를 수신하기 위한 입력부를 내부에 가짐을 특징으로 하는 회로.
- 디코더를 개재하여 서로 접속된 제1, 2블럭킹부를 가지는 클럭 동기회로의 레이싱 마진을 확보하는 방법에 있어서, 상기 제2블럭킹부를 온 또는 오프상태로 하고 상기 제1블럭킹부를 온상태로 제어하기 위한 제2클럭신호를 발생하는 단계와, 상기 제1블럭킹부를 오프상태로 제어하기 위한 제1클럭신호를 발생하는 단계를 가짐을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048346A KR0184457B1 (ko) | 1995-12-11 | 1995-12-11 | 반도체 메모리의 클럭 동기회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048346A KR0184457B1 (ko) | 1995-12-11 | 1995-12-11 | 반도체 메모리의 클럭 동기회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051196A true KR970051196A (ko) | 1997-07-29 |
| KR0184457B1 KR0184457B1 (ko) | 1999-04-15 |
Family
ID=19439027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048346A KR0184457B1 (ko) | 1995-12-11 | 1995-12-11 | 반도체 메모리의 클럭 동기회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0184457B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100354468B1 (ko) * | 1999-06-30 | 2002-09-30 | 가부시끼가이샤 도시바 | 클럭 동기 회로 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102472993B1 (ko) | 2018-01-08 | 2022-12-01 | 엘지전자 주식회사 | 의류처리장치 |
-
1995
- 1995-12-11 KR KR1019950048346A patent/KR0184457B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100354468B1 (ko) * | 1999-06-30 | 2002-09-30 | 가부시끼가이샤 도시바 | 클럭 동기 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0184457B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005264A (ko) | 클럭신호스위칭회로와 그 스위칭방법 | |
| KR850003479A (ko) | 반도체 집적 회로 | |
| KR960003102A (ko) | 고속 동기 논리 데이타 래치 장치 | |
| ATE191109T1 (de) | Integrierbare taktgewinnungsschaltung | |
| TW374170B (en) | Clock-synchronized input circuit and semiconductor memory device that utilizes same | |
| KR960015911A (ko) | 집적회로 | |
| KR850008567A (ko) | 반도체 집적회로 | |
| TW359823B (en) | Clocking scheme | |
| KR970051196A (ko) | 반도체 메모리의 클럭 동기회로 | |
| KR920020433A (ko) | 마이크로 콘트롤러 유닛 | |
| KR890002851A (ko) | 비데오 신호 처리 회로 | |
| KR950022074A (ko) | 이중화 클럭절체시 과도현상 제거회로 및 불필요한 절체방지회로 | |
| KR940027383A (ko) | 버스 다중화 회로 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| SE9501176D0 (sv) | Anordning och förfarande vid en integrerad krets | |
| KR200319358Y1 (ko) | 클럭신호발생장치 | |
| KR960039627A (ko) | 동기식 메모리소자의 입력버퍼 | |
| KR960027475A (ko) | 동기 및 루프스위칭회로 | |
| KR950023138A (ko) | 교환기클럭톤 모듈의 이중화 동기장치 | |
| KR970018513A (ko) | 글리치 제거 회로 | |
| KR970066859A (ko) | 피엘씨 인터럽트 모듈의 노이즈 제거장치 | |
| KR970051190A (ko) | 반도체 메모리 장치의 조절회로 | |
| KR970003066A (ko) | 블럭 동기 신호에 동기되는 컴팩트 디스크 재생 속도 절환 회로 | |
| KR970027494A (ko) | 클럭의 위상차를 이용한 버스 조정 회로 | |
| TW367654B (en) | Semiconductor device using complementary clock and signal input state detection circuit used for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |