KR950023138A - 교환기클럭톤 모듈의 이중화 동기장치 - Google Patents
교환기클럭톤 모듈의 이중화 동기장치 Download PDFInfo
- Publication number
- KR950023138A KR950023138A KR1019930028396A KR930028396A KR950023138A KR 950023138 A KR950023138 A KR 950023138A KR 1019930028396 A KR1019930028396 A KR 1019930028396A KR 930028396 A KR930028396 A KR 930028396A KR 950023138 A KR950023138 A KR 950023138A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- buffer
- output
- divider
- clock
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
교환기의 이중화 클럭톤 모듈에 있어서, 간단한 로직 구성으로 이중화 클럭톤 모듈의 출력신호들의 위상을 상호 동기시키는 교환기 클럭톤 모듈의 이중화 동기장치가 개시되고 있다. 본 발명에 따르면 단순한 로직구성만으로 이중화된 클럭톤 모듈의 출력신호간의 위상 동기를 이룰 수 있어 구성이 간단하다는 장점을 가진다. 또한 이중화 클럭톤 모듈의 출력신호 주파수 및 위상을 동기시켜 이중화 절체시 음성 및 데이타의 깨짐을 억제할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일 실시에 따른 클럭톤 모듈의 이중화 동기 장치 블럭구성도,
제3도는 본 발명의 일 실시에 따른 동작 타이밍도.
Claims (1)
- 소정 주기신호에 위상동기되는 제1클럭신호를 출력하는 PLL부와, 상기 제1클럭신호를 입력받아 소정 카운팅비에 의한 카운팅출력신호와 상기 제1클럭신호를 소정분주비로 분주한 분주클럭들을 출력하는 제1분주기와, 상기 분주클럭을 입력받아 재 분주된 분주클럭과 효관기 처리신호의 시작점을 동기시키는 프레임동기신호를 출력하는 제2분주기와, 상기 제2분주기로 부터 출력되는 분주클럭 및 프레임동기신호를 입력받아 프레임펄스신호를 출력하는 제3분주기를 구비하는 이중화 클럭톤 모듈에 있어서, 교환기의 전원은 스위칭시에 제1클럭톤 모듈에 입력되는 액티브신호를 입력받아 버퍼링출력하는 제1버퍼와, 상기 제3분주기의 프레임펄스신호를 입력받으며, 상기 제1버퍼의 액티브신호출력에 대응하여 출력제어되는 제2버퍼와, 제2클럭톤 모듈의 제1분주기로부터 출력되는 카운팅출력신호를 입력받으며, 상기 제1버퍼의 액티브신호에 출력제어되는 제3버퍼와, 상기 제3버퍼의 출력신호를 입력받아 상기 제1분주기로 인버팅 출력하는 인버터와, 제2클럭톤 모듈의 제2버퍼 출력신호를 입력받으며, 상기 제1버퍼의 액티브 신호 출력에 대응하여 출력제어되는 제4버퍼와, 상기 제2버퍼의 출력신호를 입력받아 상기 제2분주기를 출력하는 제5버퍼로 구성함을 특징으로 하는 교환기 클럭톤 모듈의 이중화 동기 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028396A KR950023138A (ko) | 1993-12-18 | 1993-12-18 | 교환기클럭톤 모듈의 이중화 동기장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028396A KR950023138A (ko) | 1993-12-18 | 1993-12-18 | 교환기클럭톤 모듈의 이중화 동기장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950023138A true KR950023138A (ko) | 1995-07-28 |
Family
ID=66850704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930028396A KR950023138A (ko) | 1993-12-18 | 1993-12-18 | 교환기클럭톤 모듈의 이중화 동기장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950023138A (ko) |
-
1993
- 1993-12-18 KR KR1019930028396A patent/KR950023138A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764710A (en) | Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector | |
| KR920704428A (ko) | 고속 프리스케일러 | |
| US6362694B1 (en) | Method and apparatus for providing a ring oscillator | |
| US6434062B2 (en) | Delay locked loop for use in semiconductor memory device | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| KR920020856A (ko) | 동기 클록 발생 회로 | |
| KR950023138A (ko) | 교환기클럭톤 모듈의 이중화 동기장치 | |
| JPH1127229A (ja) | フレームアライナ回路 | |
| KR950019570A (ko) | 프레임 위상 정렬기 | |
| JP2005236549A (ja) | クロック信号切替回路 | |
| JP2737903B2 (ja) | クロック切替方式 | |
| KR100278271B1 (ko) | 클럭주파수분주장치 | |
| SU864521A1 (ru) | Устройство дл синхронизации импульсных последовательностей | |
| KR970076843A (ko) | 싱크로너스 미러 딜레이 회로 | |
| KR940012090A (ko) | 클럭분주회로 | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| KR960012943A (ko) | 동기 회로 | |
| JP3001544B1 (ja) | パルス同期化回路 | |
| JP3631390B2 (ja) | 同期回路システム及び同期回路 | |
| JPH09139730A (ja) | エラステックストア | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| KR970051196A (ko) | 반도체 메모리의 클럭 동기회로 | |
| KR970078493A (ko) | 온스크린 디스플레이(osd)용 클럭발생장치 | |
| KR930003966B1 (ko) | Ntsc/pal겸용 발진주파수 변환회로 | |
| JPH01116815A (ja) | クロック切換え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |