SU864521A1 - Устройство дл синхронизации импульсных последовательностей - Google Patents

Description

Изобретение относится к импульсной технике' и может быть использовано в устройствах автоматики и вычислительной техники, в частности в электронных устройствах различного назначения, где требуется разнесение по фазе двух импульсных последовательностей и синхронизация их третьей, частота которой превышает синхронизируемые частоты более, чем в два раза.

Известно устройство для синхронизации импульсных последовательностей, содержащее триггер-датчик опорной частоты и два делительных ¹ блока, состоящие из RS-триггеров памяти, элементов И-НЕ и входных RS-триггеров, единичные входы которых соединены с шинами синхронизируемых последовательностей, а единичные выходы — с первыми входами элементов И-НЕ, вторые входы которых соединены с выходами триггера-датчика. На выходе устройства имеют место две импульсные последовательности, фронты которых засинхронизированы импульсами опорных раздвинутых частот, никогда не совпадающих по времени (1).

Недостатком данного устройства является низкая точность работы, заключающаяся в том,;

что задержка импульсов синхронизированных последовательностей относительно синхронизируемых импульсов составляет 2—4 периода опорной частоты.

Наиболее близким техническим решением к изобретению является устройство дйя синхронизации импульсных последовательностей, содержащее инвертор и триггер-датчик, включающий в себя первый, второй и третий RS-триггеры на потенциальных элементах И-НЕ, причем R-вход второго RS-триггера соединен с инверсным выходом третьего RS-триггера, а инверсный выход — с S-входом первого RS-триггера, инверсный выход: которого подключен к S-входу . третьего RS-триггера и к первому S-входу второго RS-триггера, второй S-вход которого соединен с R-Входом первого RS-триггера и шиной опорной частоты, а прямой выход - со входом инвертора. Кроме того, R-вход третьего RS-триггера подключен к прямому выходу второго RS-триггера, выход инвертора соединен с первым входом первого делительного блока и со вторым входом второго делительного блока, а инверсный вход первого RS-триггера через второй инвертор подключен ко второму входу первого” делительного блока и к первому входу второго делительного блока, причем третьи входы обоих делительных блоков являются входами синхронизируемых последовательностей, а выходы — выходами синхронизированных последовательностей.

Преимущество данного устройства состоит в том, что у него выше точность работы, так как импульсы синхронизированных частот сдви- ₎₀ нуты относительно синхронизируемых на 1-3 периода опорной частоты [2J.

Недостатком этого устройства является то, что точность его работы не обеспечивает задержки импульсов синхронйзированных последователь- ₁₅ ностей от соответствующих синхронизируемых импульсов, не превышающей величины одного периода опорной частоты. Кроме того, данное устройство является достаточно сложным.

Цель изобретения — повышение точности син< « 20 хронизации при упрощении устройства.

Указанная цель достиагется тем, что в устройство для синхронизации импульсных последовательностей, содержащее инвертор и триггер-датчик, состоящий из трех RS-триггеров, причем R-вход первого RS-триггера соединен с прямым выходом второго RS-триггера, R-вход которого подключен к инверсному выходу третьего RS-триггера и первому S-входу первого RS-триггера, второй S-вход которого соединен с шиной тактовых импульсов и R-входом третьего RS^Tpnrrepa, S-вход которого подключен к инверсному выходу первого RS-триггера, прямой выход которого соединен со входом инвертора, дополнительно введен такой же триггер-датчик, второй S-вход первого RS-триггера которого соединен 35 с выходом инвертора, а R-входы вторых RS-триггеров и инверсные выходы третьих RS-триггеров основного и дополнительного триггеров-датчиков подключены соответственно к входным и выходным шинам устройства. ⁴⁰

На фиг. 1 приведена принципиальная схема устройства; на фиг. 2 - временные диаграммы· Устройство для синхронизации импульсных последовательностей содержит входную шину 1, подключенную к первому входу триггера-датчи- 45 ка 2, входную шину 3, подключенную ко второму входу триггера-датчика 2, триггер-датчик 4, первый вход которого через инвертор 5 соединен с первым выходом триггера-датчика 2, ВХОДНУЮ ШИНУ 6, ПОДКЛЮЧеННуЮ КО ВТОРОМУ 50 входу триггера-датчика 4, RS-триггеры 7-9, входящие в состав триггера-датчика 2, второй выход которого подключен к выходной шине Ί0, RS-триггеры 11—13, входящие в состав триггера-датчика 4, выход которого подключен к ₅₅ выходной шине 14. .

Устройство работает следующим образом. На вход 1 устройства, являющийся первым входом триггера-датчика 2, подается опорная частота F_o (фиг. 2 а). На вход 3, являющийся вторым входом триггера-датчика 2 поступают отрицательные импульсы первой синхронизируемой последовательности, например частоты F; (фиг. 2 б). На первый вход триггера-датчика 4 подается в качестве опорной частоты последовательность импульсов Fo (фиг. 2 в), поступающая через инвертор 5 с первого выхода триггера-датчика 2. На вход 6 устройства, являющийся вторым входом триггера-датчика 4, поступают отрицательные импульсы второй синхронизируемой последовательности, например частоты Р₄ (фиг. 2 г) . В исходном состоянии (время t₀, фиг. 2) на входной шиие 1 устройства имеется низкий потенциал, поэтому на прямом выходе RS-триггера 7 и инверсном выходе RS-триггера 8, а следовательно, и инверсном входе RS-триггера 9 и выходной шине 10 устройства (фиг. 2 д) высокие потенциалы. На входной шине 3 устройства в исходном состоянии имеется высокий потенциал. Таким образом, на обоих входах RSтриггера 9 в момент времени t₀ имеется высокий потенциал, а следовательно, RS-триггер 9 находится в одном из двух возможных состояний. Допустим он находится в состоянии, когда на его прямом выходе (фиг. 2 е) имеется низкий потенциал. В этом случае на инверсном выходе RS-триггера 7 (фиг, 2 ж), а следовательно, и на S-входе RS-триггера 8 высокий потенциал. Положительный импульс, поступающий в момент времени ti на входную шину 1 устройства, инвертируется в RS-триггере 7 и поступав ет на вход инвертора S. При этом никаких изменений в состоянии устройства не происходит, и после окончания импульса в момент времени t₂ устройство находится в первоначальном исходном состоянии. При поступлении отрицательного импульса частоты F_t на входную шину 5 устройства.в момент времени t3 срабатывает RS-триггер 9 и на его инверсном выходе появляется высокий потенциал. Это второе из двух возможных состояний RS-триггера 9, соответствующее моменту запоминания информации о пришедшем импульсе синхронизируемой частоты Fi. При этом на инверсном выходе RS-тригге7 потенциал станет низким. Такое состояние устройства, останется и после окончания импульса частоты Fj и сохранится до прихода следующего положительного импульса частоты F_o на входную шину 1 устройства в Момент времени t>. Этот импульс не проходит через RS-триггер 7, так как его S-вход блокирован низким потенциалом с его инверсного выхода. На инверсном выходе RS-триггера 8 появится низкий потенциал, блокирующий S-вход RS-триггера 7 и возвращающий RS-триггер 9 в первоначальное исходное состояние. При этом на единичном выходе RS-триггера 9 появится низкий потенциал, а на инверсном -выходе RS-триггера 7 - высокий потенциал. После окончания импульса опор-,

86 ной частоты F_o в момент времени t₅ на инверсном выходе RS-триггера 7 сохраняется высокий потенциал, и, ^следовательно, устройство возвращается в первоначальное исходное состояние, соответствующее времени t₀. Положительный импульс опорной частоты F_o, приходящий в ’момент времени t₆, инвертируется в RS-триггере 7 и поступает на вход инвертора 5.

Таким образом, каждый отрицательный импульс синхронизируемой частоты Fj, поступающий на входную шину 3 устройства устанавливает триггер-датчик 2 в состояние, при котором на его второй выход (выходная шина 10 устройства) проходит следующий за ним во времени импульс опорной частоты F_o, подаваемой на ι входную шину Г устройства. Следовательно, на выходной шине 10 устройства последовательность импульсов F₁₀ имеет частоту, равную частоте синхронизируемой последователе кости F_t и фазу импульсов опорной частоты F_o.

На первый вход триггера-датчика 4, соединенного с первым S-входом RS-триггера 11 и R-входом RS-триггера 12, поступает с выхода инвертора 5 последовательность импульсов F_o, представляющая собой опорную частоту F_o с вырезанными импульсами синхронизированной частоты F_l0. На второй вход триггера-датчика 4, „являющимся R-входом RS-триггера 13 и выходной шиной 6 устройства, подаются отрицательные импульсы второй синхронизируемой последовательности F₂ (момент времени t₂, фиг. 2). Так же, как в триггере-датчике 2, каждый отрицательный импульс частоты F₂ устанавливает триггер-датчик 4 в состояние, при котором на выходной шине 14 устройства (фиг. 2 з) проходит следующий за ним по времени импульс частоты F0.

На выходной Шине 14 устройства последовательность импульсов F₂₀ имеет частоту, равную частоте синхронизируемой последовательности Fj, и фазу импульсов частоты F_o, а следовательно, и F_o. Таким образом, данное устрой521 6 ство осуществляет синхронизацию двух последовательностей F, и F₂ третьей F_o, при этом синхронизированные последовательности F_lo и F_2o никогда не совпадают по времени. Кроме 5 . того, задержка синхронизированных импульсов частоты F₎₀ и F₂₀ относительно соответствующих импульсов синхронизируемых частот F| и F₂ всегда меньше периода опорной частоты, что характеризует более высокую точность ра,0 боты данного устройства по сравнению с известными.

Claims (2)

1. Изобретение отиоситс  к импульсной технике и может быть использовано в устройствах автоматики к вычислительной техники, в частности в электронных устройствах различного назначени , где требуетс  разнесение по фазе двух импульсных последовательностей и синхронизаци  их третьей, частота которой превышает синхронизируемые частоты более, чем в два раза. Известно устройство дл  синхронизации импульсных последовательностей, содержащее триггер-датчик опорной частоты и два делительных блока, состо щие из RS-триггеров пам ти, элементов И-НЕ и входных RS-трип-еров, единичные входы которых соединены с шинами синхронизируемых последовательностей, а едншпные выходы - с первымн входами элементе И-НЕ, вторые входы которых соединены с выходами т{жггера-датчика. На выходе устройства имеют место две импульсные последовательност  фронты которых засинхронизированы импульсами опорных раздвинутых частот, никогда не совпадающих по времени 1. Недостатком данного устройства  вл етс  низка  точность работы, заключающа с  в том,; что задержка импульсов синхронизированных последовательностей относительно синхронизируемых импульсов составл ет 2-4 периода И1орной частоты. Наиболее близким техническим решением к изобретению  вл етс  устройство дЛ  синхронизации импульсных последовательностей, содержащее инвертор и триггер-датчик, включающий в себ  первый, второй и третий RS-триггеры на потенциальных злементах , причем R-вход второго RS-триггера соединен с инверсным выходом третьего RS-триггера, а инверсный выход - с S-входом первого RS-триггера, инверсный выход: которого подключен к S-входу третьего RS-триггера н к первому S-входу второго RS-трнггера, второй S-вход которого соединен с R-ВХОДОМ первого RS-триггера и шиной опорной частоты, а пр мой выход - со входом инвертора. Кроме того, R-вход третьего RS-триггера подключен к пр мому выходу второго RS-трштера, выход инвертора сое|и нен с первым входом первого делнтельного блока и со вторым входом второго делительного блока, а инBCjKHb вход первого RS-триггера через второй инвертор подключен ко второму входу первого делительного блока и к первому входу второго делительного блока, причем третьи входы обоих делительных блоков  вл ютс  входами синхро1дазируемых последовательностей, а вы- . ходы - выходами синх{юнизированных последовательностей . Преимущество данного устройства состоит в том, что у него выше точность работы, так как импульсы синхронизированных частот сдвинуты относительно синхронизируемых на 1-3 периода опорной частоты 2. Недостатком этого устройства  вл етс  то, что точность его работы не обеспечивает задерж ки импульсов синхронизированных последовател ностей от соответствующих синхронизируемых импульсов, не превышающей величины одного периода опорной частоты. Кроме того, данное устройство  вл етс  достаточно сложным. Цель изобретени  - повышение точности син хронизации при упрощении устройства. Указанна  цель достиагетс  тем, что в устрой ство дл  синхронизации импульсных последовательностей , содержащее инвертор и триггер-датчик , состо щий из трех RS-триггеров, причем R-вход первого RS-триггера соединен с пр мым выходом второго RS-триггера, R-вход которого подключен к инверсному выходу третьего RS-триггера и первому S-входу первого RS-три гера, второй S-вход которого соединен с шиной так товых импульсов и R-входом третьего Я&amp;триггер S-вход которого подключен к инверсному выходу первого RS-триггера, пр мой выход которого соединен со входом инвертора, дополнительно введен такой же триггер-датчик, второй S-вход первого RS-триггера которого соединен с выходом инвертора, а R-входы вторых RS-три геров и инверсные выходь третьих RS-триггеров основного н дополнительного т|жггеров-дат чиков подключены соответственно к входным и выходаым шинам устройства. На фиг. 1 приведена принципиальна  схема устройства; на фиг, 2 - временные диаграммы Устройство дл  синхронизшош ИАШульсных последовательностей содержит входную шину 1, подключенную к первому входу триггера-датчика 2, входную шину 3, подключенную ко второ му входу триггера-датчика 2, триггер-датчик 4, первый вход которого через инвертор S соединен с первым ВЫХОДОМтриггера-датчика 2, входную шину 6, подключенную ко второму входу триггера-датчика 4, RS-триггеры 7-9, вход щие в состав триггера-датчика 2, второй выход которого подключен к выходной шине 10, RS-триггеры 11-13, вход щие в состав триг гера-датчика 4, выход которого подключен к выходной шине 14. . Устройство работает следующим образом. На вход 1 устройства,  вл ющийс  первым входом триггера-датчика 2, подаетс  опорна  частота FQ (фиг. 2 а). На вход 3,  вл ющийс  вторым входом триггера-датчика 2 поступают отрицательные импульсы первой сцнхронизируемой последовательности, например частоты F ( фиг. 2 б). На первый вход триггера-датчика 4 подаетс  в качестве опорной частоты последовательность импульсов FO (фиг. 2 в), поступающа  через инвертор 5 с первого выхода триггера-датчика 2. На вход 6 устройства,  вл ющийс  вторым входом триггера-датчика 4, поступают отрицательные импульсы второй синхронизируемой последовательности, например частоты Ft (фиг. 2 г) . В исходном состо нин (врем  to, фиг. 2) на входной ншне 1 устройства имеетс  низкий потенциал, позтому на пр мом выходе RS-триггера 7 и инверсном выходе RS-триггера 8, а следовательно, и инверсном входе RS-триггера 9 и выходной шине 10 устройства (фиг. 2 д) высокие поте1щиалы. На входной шине 3 устройства в исходном состо нии имеетс  высокий потенциал . Таким образом, на обоих входах RSтрмггера 9 в момент времени to имеетс  высокий потенциал, а следовательно, RS-триггер 9 находитс  в одном из двух возможных состо ний . Допустим он находитс  в состо нии, когда на его пр мом выходе (фиг. 2 е) имеетс  низкий потенциал. В зтом случае на инверсном выходе RS-триггера 7 (фиг, 2 дс), а следовательно , и на S-входе RS-триггера 8 высокий потенциал . Положительный импульс, поступающий в момент времени ti на входную шину I устройства , инвертируетс  в RS-триггере 7 и поступа- ет на вход инвертора 5. При этом никаких изменений в состо нин устройства не происходит, и после окончани  импульса в момент времени t2 устройство находитс  в первоначальном исходном состо нии. При поступлении отрицательного импульса частоты F| на входную шину 5 устройсша.в момент Bj eMeim tj срабатывает RS-триггер 9 и на его инверсном выходе по вл етс  высокий потенциал. Это второе из двух возможных состо ний RS-триггера 9, соответствующее моменту запоминани  информации о пришедшем импульсе синхррнизируе й частоты FJ. При этом на инверсном выходе RS-трнгге 7 потенциал станет низким. Такое состо ние устройства, останетс  и после окончани  импульса частоты FI и сохранитс  до прихода следующего положительного импульса частоты FQ на входную шину 1 устройства в момент времени tt. Этот импульс не проходит через RS-триггер 7, так как его S-вход блокирован низким потенциалом с его инверсного выхода. На инверсном выходе RS-триггера 8 по витс  ннзкнй потенциал , блокирующий S-вход RS-триггера 7 и возвращающий RS-триггер 9 в первоначальное исходное состо нне. При этом на единичном выходе RS-триггера 9 по витс  низкнй потенциал, а на ннверсйом -выходе RS-триггера 7 - высокий потенциал. После окончани  нмпульса опор-, 58 ной частоты FO в момент времени 1$ на инверс ном выходе RS-трнггера 7 сохран етс  высокий потенциал, к, .следовательно, устройство возвращаетс  в первоначальное исходное состо ние, соответствующее времени to- Положительный импульс опорной частоты FO , П|ЖХОДЯЩКЙ в момент времени t, инвертируетс  в RS-триггере 7 и поступает на вход инвертора 5. Таким образом, каждый отрицательный импульс синхронизируемой частоты FI, поступающий на входную ишну 3 устройства устанавливает триггер-датчик 2 в состо ние, при котором на его второй выход (выходна  шина 10 устройства) проходит следукшдий за ним во времени импульс опорной частоты FO подаваемой на i входную щину 1 устройства. Следовательно , на выходной шине 10 устройства последовательность импульсов FIO имеет частоту, равную частоте синхронизируемой последователь ности FI и фазу импульсов опорной частоты F На первый вход триггера-датчика 4, соединен ного с первым S-входом RS-триггера 11 и R-входом RS-триггера 12, nocTjnnaeT с выхода инвертора S последовательность импульсов FQ, представл юща  собой опорную частоту FQ с вырезанными импульсами синхро1шзированной частоты FIO. На второй вход триггера-датчика 4 «.. вл юишмс  В-входом RS-триггера 13 и выход шиной 6 устройства, подаютс  отрицател1гные импульсы второй синхронизируемой последюательности Fj (момент времени t, фкг. 2) Так же, как в триггере-датчике 2, каждый отрицательный импульс частоты fj устанавливает триггер-датчик 4 в состо ние, при котором на выходной цшне 14 устройства (фиг. 2 з) проходит следуюишй за ним по времени импульс частоты FO. На выходной Шине 14 устройства последовательность импульсов Fjo имеет частоту, равную частоте синхронизируемой последовательности Fj, и фазу импульсов частоты FO, а следовательио , и FO. Таким образом, данное ycTpdiство осуществл ет синхронизацню двух последовательностей FI и FJ третьей FO, при этом синхронизированные последовательности Fjo и FJO никогда не совпадают по времени. Кроме того, задержка синхронизированных импульсов частоты FIO н FJO относительно соответствующих импульсов синхронизируемых частот FI и FJ всегда меньше периода опорной частоты, что характеризует более высокую точность работы данного устрюйства по сравнению с известными . Формула изобретени  Устройство дл  синхронизации импульсных последовательностей, содержащее инвертор и триггер-датчик, состо щий нз трех RS-триггеров , причем R-вход первого RS-триггера соединен с )1м выходом второго RS-триггера, R-вход которого подключен к инверсному выходу третьего RS-триггера и первому S-входу первого RS-триггера, второй S-вход которого соединен с цшной тактовых импульсов и R-входом третьего RS-трнггера, S-вход которого подключен к инверсному выходу первого RS-триггера , пр мой выход которого соединен со входом инвертора, отличающеес  тем, что, с целью повышени  точности синхронизации , в иего дополнительно введен такой же триггер-дагшк, второй S-вход первого RiS-триггера которого соединен с выходом инвертора, . а R-входы вторых RS-триггеров и инверсные выходы третьих RS-триггеров основного и дополнительного триггеров-датчиков подключены соответственно к входным и выходным шинам устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N 321931, кл. Н 03 К 5/00, 1971.
2. 2.Авторское свидетельство СССР № 611294, кл. Н 03 К 5/00, 1975. J