JP3039157B2 - 外部同期回路 - Google Patents
外部同期回路Info
- Publication number
- JP3039157B2 JP3039157B2 JP4244012A JP24401292A JP3039157B2 JP 3039157 B2 JP3039157 B2 JP 3039157B2 JP 4244012 A JP4244012 A JP 4244012A JP 24401292 A JP24401292 A JP 24401292A JP 3039157 B2 JP3039157 B2 JP 3039157B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- synchronizing signal
- pulse
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】本発明は外部同期回路に係り、特
に温度変化による位相変動が小さい外部同期回路に関す
るものである。
に温度変化による位相変動が小さい外部同期回路に関す
るものである。
【０００２】
【従来の技術】従来、放送局などで使われるテレビジョ
ンカメラ装置では、基準となる同期信号に対して、カメ
ラの同期信号の位相を合わせる機能が採用されている。
この場合、水平同期信号の位相はモノマルチバイブレー
ター（以下、ＭＭと略称する）等の時定数を、例えば、
可変抵抗器等を用いて変化させて、基準同期信号と位相
を合わせている。
ンカメラ装置では、基準となる同期信号に対して、カメ
ラの同期信号の位相を合わせる機能が採用されている。
この場合、水平同期信号の位相はモノマルチバイブレー
ター（以下、ＭＭと略称する）等の時定数を、例えば、
可変抵抗器等を用いて変化させて、基準同期信号と位相
を合わせている。
【０００３】従来の外部同期回路の一例を図２に示し説
明する。この図２において、１１は複合同期信号を水平
同期信号と垂直同期信号に分離する同期分離回路、１２
はこの同期分離回路１１によって分離された水平同期信
号を基準位相側に入力する位相比較器、１３はこの位相
比較器１２の出力によって発振周波数が制御される周波
数可変発振器、１４はこの周波数可変発振器３の出力を
入力とするカメラの同期信号発生器であり、ここから出
力される水平同期信号は位相調整回路であるＭＭ１５に
入力され、このＭＭ１５はその水平同期信号によってト
リガーされ、コンデンサ１６と可変抵抗器１７によって
幅の決まるパルスを発生する。このパルスは位相比較器
１２の比較位相側に入力され、基準水平同期信号とＭＭ
１５の出力パルスの立ち上がりが同時になるように周波
数可変発振器１３の周波数が制御される。そして、この
周波数可変発振器１３の出力は同期信号発生器１４に入
力される。
明する。この図２において、１１は複合同期信号を水平
同期信号と垂直同期信号に分離する同期分離回路、１２
はこの同期分離回路１１によって分離された水平同期信
号を基準位相側に入力する位相比較器、１３はこの位相
比較器１２の出力によって発振周波数が制御される周波
数可変発振器、１４はこの周波数可変発振器３の出力を
入力とするカメラの同期信号発生器であり、ここから出
力される水平同期信号は位相調整回路であるＭＭ１５に
入力され、このＭＭ１５はその水平同期信号によってト
リガーされ、コンデンサ１６と可変抵抗器１７によって
幅の決まるパルスを発生する。このパルスは位相比較器
１２の比較位相側に入力され、基準水平同期信号とＭＭ
１５の出力パルスの立ち上がりが同時になるように周波
数可変発振器１３の周波数が制御される。そして、この
周波数可変発振器１３の出力は同期信号発生器１４に入
力される。
【０００４】
【発明が解決しようとする課題】この従来の外部同期回
路では、水平同期信号の位相をＭＭの時定数で調整する
方式の場合、パルス幅の温度安定度が問題となる。例え
ば、通常、水平位相の調整範囲は３μｓ程度であるが、
ＬＳ−ＴＴＬシリーズのＬＳ２２１では、パルス幅の温
度安定度は０〜７０℃の範囲で±０．５％程度であり、
最大３μｓ＊０．５＊０．０１＝１５ｎｓの位相変動が
生じる。
路では、水平同期信号の位相をＭＭの時定数で調整する
方式の場合、パルス幅の温度安定度が問題となる。例え
ば、通常、水平位相の調整範囲は３μｓ程度であるが、
ＬＳ−ＴＴＬシリーズのＬＳ２２１では、パルス幅の温
度安定度は０〜７０℃の範囲で±０．５％程度であり、
最大３μｓ＊０．５＊０．０１＝１５ｎｓの位相変動が
生じる。
【０００５】そして、消費電力削減のためにＣＭＯＳ等
の素子を用いた場合には、さらに安定度は悪くなる。高
精細テレビジョン規格の一つであるＢＴＡ−Ｓ−００１
規格（ハイビジョン規格）では、画素間のサンプリング
周期が１／７４．２５ＭＨｚ＝１３．４７ｎｓであり、
水平位相変動は少なくとも５ｎｓ以下にする必要がある
が、上記のようにＬＳ２２１等を用いた位相調整回路で
は５ｎｓ以下にすることは困難である。別の方法として
水平位相の管理を純デジタル方式で行う方法も考えられ
るが、５ｎｓの位相差を検出するためには１／５ｎｓ＝
２００ＭＨｚ以上のクロックが必要となり使用するロジ
ック素子もＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ
Ｌｏｇｉｃ）等に限られるため、特に省消費電力が要求
されるカメラ装置では使用することが困難であるという
問題があった。本発明はかかる問題を解決するためにな
されたもので、ＴＶカメラ等映像機器に使用する外部同
期回路において、水平位相の温度変動を小さく抑える外
部同期回路を得ることを目的とする。
の素子を用いた場合には、さらに安定度は悪くなる。高
精細テレビジョン規格の一つであるＢＴＡ−Ｓ−００１
規格（ハイビジョン規格）では、画素間のサンプリング
周期が１／７４．２５ＭＨｚ＝１３．４７ｎｓであり、
水平位相変動は少なくとも５ｎｓ以下にする必要がある
が、上記のようにＬＳ２２１等を用いた位相調整回路で
は５ｎｓ以下にすることは困難である。別の方法として
水平位相の管理を純デジタル方式で行う方法も考えられ
るが、５ｎｓの位相差を検出するためには１／５ｎｓ＝
２００ＭＨｚ以上のクロックが必要となり使用するロジ
ック素子もＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ
Ｌｏｇｉｃ）等に限られるため、特に省消費電力が要求
されるカメラ装置では使用することが困難であるという
問題があった。本発明はかかる問題を解決するためにな
されたもので、ＴＶカメラ等映像機器に使用する外部同
期回路において、水平位相の温度変動を小さく抑える外
部同期回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明の外部同期回路
は、第１の同期信号を基準位相側の入力とする位相比較
器と、位相比較器の出力によって発振周波数が制御され
る周波数可変発振器と、周波数可変発振器の出力を入力
として第２の同期信号を生成する同期信号発生器と、同
期信号発生器から出力される第２の同期信号を微分した
パルスを発生するパルス発生手段と、周波数可変発振器
の出力をクロックとしてカウントすると共に、パルス発
生手段のパルス出力に応じて初期値をロードするカウン
ターと、カウンターの初期値を出力する設定手段と、カ
ウンターの桁上がり出力によってトリガーされ、出力パ
ルスを位相比較器の比較位相側に入力するモノマルチバ
イブレーターと、時定数を変えることにより、モノマル
チバイブレーターの出力パルス幅を可変する可変手段を
備えるものである。
は、第１の同期信号を基準位相側の入力とする位相比較
器と、位相比較器の出力によって発振周波数が制御され
る周波数可変発振器と、周波数可変発振器の出力を入力
として第２の同期信号を生成する同期信号発生器と、同
期信号発生器から出力される第２の同期信号を微分した
パルスを発生するパルス発生手段と、周波数可変発振器
の出力をクロックとしてカウントすると共に、パルス発
生手段のパルス出力に応じて初期値をロードするカウン
ターと、カウンターの初期値を出力する設定手段と、カ
ウンターの桁上がり出力によってトリガーされ、出力パ
ルスを位相比較器の比較位相側に入力するモノマルチバ
イブレーターと、時定数を変えることにより、モノマル
チバイブレーターの出力パルス幅を可変する可変手段を
備えるものである。
【０００７】
【作用】本発明においては、クロックをカウントするカ
ウンター部とＭＭ部をもち、カウンター部のプリセット
値とＭＭ部の時定数を変えることにより、位相調整を行
うようにする。
ウンター部とＭＭ部をもち、カウンター部のプリセット
値とＭＭ部の時定数を変えることにより、位相調整を行
うようにする。
【０００８】
【実施例】図１は本発明により外部同期回路の一実施例
を示す構成図である。この実施例はＢＴＡ−Ｓ−００１
規格（ハイビジョン規格）に適合するテレビジョンカメ
ラ装置の場合を示すものである。この図１において、１
は複合同期信号を水平同期信号と垂直同期信号に分離す
る同期分離回路、２はこの同期分離回路１によって分離
された水平同期信号を基準位相側に入力とする位相比較
器、３はこの位相比較器３出力によって発振周波数が制
御される周波数可変発振器、４はこの周波数可変発振器
３の出力を入力とするカメラの同期信号発生器、５はこ
の同期信号発生器４の出力をＤ端子に入力とするフリッ
プフロップ（以下ＦＦと略称する）、６はこのＦＦ５の
Ｑ出力をＤ端子に入力としＦＦ５と縦続接続されたＦ
Ｆ、７はこのＦＦ６のバーＱ出力とＦＦ５のＱ出力を入
力とするナンド回路、８はこのナンド回路７の出力をＣ
端子に入力とするＦＦである。
を示す構成図である。この実施例はＢＴＡ−Ｓ−００１
規格（ハイビジョン規格）に適合するテレビジョンカメ
ラ装置の場合を示すものである。この図１において、１
は複合同期信号を水平同期信号と垂直同期信号に分離す
る同期分離回路、２はこの同期分離回路１によって分離
された水平同期信号を基準位相側に入力とする位相比較
器、３はこの位相比較器３出力によって発振周波数が制
御される周波数可変発振器、４はこの周波数可変発振器
３の出力を入力とするカメラの同期信号発生器、５はこ
の同期信号発生器４の出力をＤ端子に入力とするフリッ
プフロップ（以下ＦＦと略称する）、６はこのＦＦ５の
Ｑ出力をＤ端子に入力としＦＦ５と縦続接続されたＦ
Ｆ、７はこのＦＦ６のバーＱ出力とＦＦ５のＱ出力を入
力とするナンド回路、８はこのナンド回路７の出力をＣ
端子に入力とするＦＦである。
【０００９】９，１０はカウンター（ＬＳ１６１相当）
で、これらは所定の周波数のクロックをカウントするカ
ウンター部を構成している。１１はこのカウンター１０
のＣＲ端子にＤ端子を接続したＦＦ、１２はこのＦＦ１
１のＱ出力をＢ端子に入力とし、コンデンサ１３と可変
抵抗器１４によって幅の決まるパルスを発生するＭＭ
（ＬＳ２２１相当）で、このＭＭ１２は上記カウンター
部の桁上がり出力によってトリガーされるモノマルチバ
イブレーター部を構成し、また、コンデンサ１３と可変
抵抗器１４はこのモノマルチバイブレーター部の出力パ
ルス幅を可変する可変手段を構成している。そして、こ
のＭＭ１２のバーＱ出力は位相比較器２の比較位相側へ
供給されるように構成されている。１５は周波数可変発
振器３の出力を入力としその反転出力をＦＦ５，６の各
Ｃ端子に供給するインバーター（ＬＳ０４相当）、１６
はスイッチで、このスイッチ１６はカウンター部の初期
値を設定する設定手段を構成している。
で、これらは所定の周波数のクロックをカウントするカ
ウンター部を構成している。１１はこのカウンター１０
のＣＲ端子にＤ端子を接続したＦＦ、１２はこのＦＦ１
１のＱ出力をＢ端子に入力とし、コンデンサ１３と可変
抵抗器１４によって幅の決まるパルスを発生するＭＭ
（ＬＳ２２１相当）で、このＭＭ１２は上記カウンター
部の桁上がり出力によってトリガーされるモノマルチバ
イブレーター部を構成し、また、コンデンサ１３と可変
抵抗器１４はこのモノマルチバイブレーター部の出力パ
ルス幅を可変する可変手段を構成している。そして、こ
のＭＭ１２のバーＱ出力は位相比較器２の比較位相側へ
供給されるように構成されている。１５は周波数可変発
振器３の出力を入力としその反転出力をＦＦ５，６の各
Ｃ端子に供給するインバーター（ＬＳ０４相当）、１６
はスイッチで、このスイッチ１６はカウンター部の初期
値を設定する設定手段を構成している。
【００１０】つぎにこの図１に示す実施例の動作を説明
する。まず、同期分離回路１は複合同期信号を水平同期
信号と垂直同期信号とに分離する。この分離された水平
同期信号は位相比較器２の基準位相側に入力され、この
位相比較器２の出力によって周波数可変発振器３の発振
周波数が制御される。そして、カメラの同期信号発生器
４から出力される水平同期信号はＦＦ５に入力され、こ
のＦＦ５とＦＦ６は水平同期信号の立ち上がりを微分し
たパルスを発生する。このパルスによりカウンター９，
１０にプリセット値がロードされる。また、これと同時
にＦＦ８のＱ出力が「Ｈ」となり、カウンター９，１０
はカウント可能状態となる。
する。まず、同期分離回路１は複合同期信号を水平同期
信号と垂直同期信号とに分離する。この分離された水平
同期信号は位相比較器２の基準位相側に入力され、この
位相比較器２の出力によって周波数可変発振器３の発振
周波数が制御される。そして、カメラの同期信号発生器
４から出力される水平同期信号はＦＦ５に入力され、こ
のＦＦ５とＦＦ６は水平同期信号の立ち上がりを微分し
たパルスを発生する。このパルスによりカウンター９，
１０にプリセット値がロードされる。また、これと同時
にＦＦ８のＱ出力が「Ｈ」となり、カウンター９，１０
はカウント可能状態となる。
【００１１】つぎに、カウンター９，１０は同期信号発
生器４に同期したクロックをカウントし、カウンター１
０からキャリーが出力される。そのキャリーによってＭ
Ｍ１２がトリガーされ、コンデンサ１３と可変抵抗器１
４によって幅の決まるパルスを発生する。このパルスは
位相比較器２の比較位相側に入力され、基準水平同期信
号とＭＭ１２の出力パルスの立ち上がりが同時になるよ
うに、周波数可変発振器３の周波数が制御される。ここ
で、カウンター９，１０のクロックの周波数を ７２．２５／２＝３７．１２５ＭＨｚ とすると、１周期が２６．９４ｎｓとなる。
生器４に同期したクロックをカウントし、カウンター１
０からキャリーが出力される。そのキャリーによってＭ
Ｍ１２がトリガーされ、コンデンサ１３と可変抵抗器１
４によって幅の決まるパルスを発生する。このパルスは
位相比較器２の比較位相側に入力され、基準水平同期信
号とＭＭ１２の出力パルスの立ち上がりが同時になるよ
うに、周波数可変発振器３の周波数が制御される。ここ
で、カウンター９，１０のクロックの周波数を ７２．２５／２＝３７．１２５ＭＨｚ とすると、１周期が２６．９４ｎｓとなる。
【００１２】そして、この図１のように、カウンター
９，１０の下位から４ビット〜７ビットまでをプリセッ
トできるようにすると、水平同期信号が入力されてから
キャリーが出力されるまでの時間を、２６．９４＊８＝
２１６ｎｓステップで２６．９４＊７＝１８９ｎｓ（１
１１１１０００をプリセット）から２６．９４＊１２０
＝３．２μｓ（１０００００００をプリセット）まで設
定できる。そして、ＭＭ１２のパルス幅を例えば、１０
０〜２２０ｎｓまで可変できるようにすると、パルス幅
の温度安定度は０〜７０℃の範囲で ２２０＊０．５＊０．０１＝１．１ｎｓ 程度になる。
９，１０の下位から４ビット〜７ビットまでをプリセッ
トできるようにすると、水平同期信号が入力されてから
キャリーが出力されるまでの時間を、２６．９４＊８＝
２１６ｎｓステップで２６．９４＊７＝１８９ｎｓ（１
１１１１０００をプリセット）から２６．９４＊１２０
＝３．２μｓ（１０００００００をプリセット）まで設
定できる。そして、ＭＭ１２のパルス幅を例えば、１０
０〜２２０ｎｓまで可変できるようにすると、パルス幅
の温度安定度は０〜７０℃の範囲で ２２０＊０．５＊０．０１＝１．１ｎｓ 程度になる。
【００１３】ここで、カウンター９，１０のプリセット
を水平位相の粗調とし、可変抵抗器１４を微調とすれ
ば、水平同期信号の立ち上がりから位相比較器２の比較
位相側が立ち上がるまでの時間を１８９ｎｓ〜３．４μ
ｓまで温度安定度よく連続に設定することができる。さ
らに、この図１に示す実施例の回路は最高周波数が３
７．１２５ＭＨｚであり、ＥＣＬ等消費電力の大きい素
子を用いずに構成できる。なお、この実施例では位相調
整範囲を３μｓとして説明したが、さらに広範囲に調整
したい場合や狭い範囲でよい場合には、カウンターの段
数を増減させればよい。
を水平位相の粗調とし、可変抵抗器１４を微調とすれ
ば、水平同期信号の立ち上がりから位相比較器２の比較
位相側が立ち上がるまでの時間を１８９ｎｓ〜３．４μ
ｓまで温度安定度よく連続に設定することができる。さ
らに、この図１に示す実施例の回路は最高周波数が３
７．１２５ＭＨｚであり、ＥＣＬ等消費電力の大きい素
子を用いずに構成できる。なお、この実施例では位相調
整範囲を３μｓとして説明したが、さらに広範囲に調整
したい場合や狭い範囲でよい場合には、カウンターの段
数を増減させればよい。
【００１４】
【発明の効果】以上説明したように本発明は、クロック
をカウントするカウンター部とＭＭ部をもち、カウンタ
ー部のプリセット値とＭＭ部の時定数を変えることによ
り、位相調整を行うようにしたので、水平位相の温度変
動を小さく抑えることができ、また、消費電力の大きい
素子を用いずに、モノマルチバイブレーターだけで構成
した場合よりも温度安定度を向上させることができると
いう効果を有する。
をカウントするカウンター部とＭＭ部をもち、カウンタ
ー部のプリセット値とＭＭ部の時定数を変えることによ
り、位相調整を行うようにしたので、水平位相の温度変
動を小さく抑えることができ、また、消費電力の大きい
素子を用いずに、モノマルチバイブレーターだけで構成
した場合よりも温度安定度を向上させることができると
いう効果を有する。
【図１】本発明による外部同期回路の一実施例を示す構
成図である。
成図である。
【図２】従来の外部同期回路の一例を示す構成図であ
る。
る。
９，１０ カウンター １２ モノマルチバイブレーター １３ コンデンサ １４ 可変抵抗器 １６ スイッチ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−11517（ＪＰ，Ａ) 特開 平１−256879（ＪＰ，Ａ) 特開 昭61−295718（ＪＰ，Ａ) 特開 昭63−310250（ＪＰ，Ａ) 特開 昭57−145439（ＪＰ，Ａ) 特開 平２−188086（ＪＰ，Ａ) 特開 平３−82291（ＪＰ，Ａ) 特開 平１−190114（ＪＰ，Ａ) 実開 平３−130672（ＪＰ，Ｕ) 特公 昭55−21512（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/232 H03L 7/18 H04N 5/073
Claims (1)
- 【請求項１】 基準となる第１の同期信号に位相同期し
た第２の同期信号を生成する外部同期回路であって、 前記第１の同期信号を基準位相側の入力とする位相比較
器と、 位相比較器の出力によって発振周波数が制御される周波
数可変発振器と、 周波数可変発振器の出力を入力として前記第２の同期信
号を生成する同期信号発生器と、 同期信号発生器から出力される第２の同期信号を微分し
たパルスを発生するパルス発生手段と、 周波数可変発振器の出力をクロックとしてカウントする
と共に、パルス発生手段のパルス出力に応じて初期値を
ロードするカウンターと、 前記カウンターの初期値を出力する設定手段と、 カウンターの桁上がり出力によってトリガーされ、出力
パルスを位相比較器の比較位相側に入力するモノマルチ
バイブレーターと、 時定数を変えることにより、モノマルチバイブレーター
の出力パルス幅を可変する可変手段 とを備えることを特
徴とする外部同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244012A JP3039157B2 (ja) | 1992-08-21 | 1992-08-21 | 外部同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244012A JP3039157B2 (ja) | 1992-08-21 | 1992-08-21 | 外部同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0670214A JPH0670214A (ja) | 1994-03-11 |
| JP3039157B2 true JP3039157B2 (ja) | 2000-05-08 |
Family
ID=17112404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4244012A Expired - Fee Related JP3039157B2 (ja) | 1992-08-21 | 1992-08-21 | 外部同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039157B2 (ja) |
-
1992
- 1992-08-21 JP JP4244012A patent/JP3039157B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0670214A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307990B1 (ko) | 디지털 ｐｌｌ 회로 및 클록 생성 방법 | |
| JPH07202657A (ja) | ディジタル遅延線 | |
| JPH09284129A (ja) | Ｐｌｌ回路とそれを用いた信号処理装置 | |
| JP3311153B2 (ja) | 自動周波数制御装置 | |
| US6844785B2 (en) | Phase-lock loop for preventing frequency drift and jitter and method thereof | |
| JP3039157B2 (ja) | 外部同期回路 | |
| JP2002101316A (ja) | クロック生成回路及び画像表示装置 | |
| US6597403B1 (en) | System for generating horizontal synchronizing signal compatible with multi-scan | |
| KR0161400B1 (ko) | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| JP3180865B2 (ja) | 適応型ｐｌｌ回路 | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| JPH08125884A (ja) | Ｐｌｌ回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPH0646782B2 (ja) | 水平同期信号ブランキングパルス発生器 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| KR0150973B1 (ko) | 전압제어발진기의 발진주파수 제어장치 | |
| JP3277160B2 (ja) | Ｐａｌ方式の同期信号発生回路 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| JPH0568182A (ja) | 映像信号のサンプリングクロツク発生装置 | |
| JPH08149332A (ja) | シンク・リゼネレ−タおよびそれを用いた表示システム | |
| JPH08237119A (ja) | Ｐｌｌ回路 | |
| JPH06292041A (ja) | 映像信号処理装置 | |
| JPH03228473A (ja) | 同期信号発生回路 | |
| JPS6310974A (ja) | 垂直同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |