JPS60162385A - 垂直同期装置 - Google Patents
垂直同期装置Info
- Publication number
- JPS60162385A JPS60162385A JP1769484A JP1769484A JPS60162385A JP S60162385 A JPS60162385 A JP S60162385A JP 1769484 A JP1769484 A JP 1769484A JP 1769484 A JP1769484 A JP 1769484A JP S60162385 A JPS60162385 A JP S60162385A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- terminal
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビジョン受像機の垂直同期装置に関するも
のである。
のである。
従来例の構成とその問題点
従来、水平同期周波数の２（８の周波数を分周し所要の
タイミングを取り出して得られる複数のウィンドウ回路
、リセット信号発生回路、一致検出回路を備え、複合同
期信号を積分し波形整形して得た垂直同期信号に、一致
検出回路で選択したウィンドウでゲートをかけるウィン
ドウ制御方式の垂直同期装置が１１１！案され−Ｃいる
。第１図はこの従来の垂直同期装置を示す。図においで
端子１には水平同期周波数の２倍の周波数のり［ｌツク
信号が入力され、端子１０には複合同期信号を積分し波
形整形して得た垂直同期信号が入力される。分周回路２
は１０個のＴ型フリップフロップを直列に接続して構成
されており、その各フリップフロップの出力の組み合わ
せで所要のタイミングを取り出してリセット信号発生回
路３，４、ウィンドウ回路５．６、一致検出回路１Ｇに
クロック信号を供給している。１４は垂直出力端子であ
り、この垂直−ｆｆｉ力とりＯツクを分周しで得たパル
スとの一致・不一致を前記一致検出回路１６で検出し、
ぞの回数をＲ１数回路１５で数えたのち、ＮＡＮｎゲー
４−７．８およびＡＮＤゲート９により、ウィンドウ回
路５と６、リセット信号発生回路３と４を選択し切換え
る。選択したウィンドウ回路をゲート回路１１の一方の
入力に加え、他方の入力には端子１０からの前記垂直同
期信号を加えてウィンドウ内に垂直同期信号が発生する
とゲート回路１１は垂直同期信号をＮＡＮＤゲート１２
へ出力する。ウィンドウ内に垂直同期信号が発生しなか
った場合はゲート回路１１は何も出力せず、リセット信
号発生回路がリセット信号を発生し垂直出力とする。さ
らに、Ｄ型フリップ７０ツブ１３により垂直出力端子１
４へのパルス幅を１クロツク幅にしている。
タイミングを取り出して得られる複数のウィンドウ回路
、リセット信号発生回路、一致検出回路を備え、複合同
期信号を積分し波形整形して得た垂直同期信号に、一致
検出回路で選択したウィンドウでゲートをかけるウィン
ドウ制御方式の垂直同期装置が１１１！案され−Ｃいる
。第１図はこの従来の垂直同期装置を示す。図においで
端子１には水平同期周波数の２倍の周波数のり［ｌツク
信号が入力され、端子１０には複合同期信号を積分し波
形整形して得た垂直同期信号が入力される。分周回路２
は１０個のＴ型フリップフロップを直列に接続して構成
されており、その各フリップフロップの出力の組み合わ
せで所要のタイミングを取り出してリセット信号発生回
路３，４、ウィンドウ回路５．６、一致検出回路１Ｇに
クロック信号を供給している。１４は垂直出力端子であ
り、この垂直−ｆｆｉ力とりＯツクを分周しで得たパル
スとの一致・不一致を前記一致検出回路１６で検出し、
ぞの回数をＲ１数回路１５で数えたのち、ＮＡＮｎゲー
４−７．８およびＡＮＤゲート９により、ウィンドウ回
路５と６、リセット信号発生回路３と４を選択し切換え
る。選択したウィンドウ回路をゲート回路１１の一方の
入力に加え、他方の入力には端子１０からの前記垂直同
期信号を加えてウィンドウ内に垂直同期信号が発生する
とゲート回路１１は垂直同期信号をＮＡＮＤゲート１２
へ出力する。ウィンドウ内に垂直同期信号が発生しなか
った場合はゲート回路１１は何も出力せず、リセット信
号発生回路がリセット信号を発生し垂直出力とする。さ
らに、Ｄ型フリップ７０ツブ１３により垂直出力端子１
４へのパルス幅を１クロツク幅にしている。
第２図にウィンドウおよびリセット信号の一例を示す。
図においてＷ６はウィンドウ回路６でつくられＮＡＮＤ
ゲート８より出力される信号、Ｒ４はリセット信号発生
回路４でつくられＮＡＮＤゲート７より出力される信号
、Ｗ５はウィンドウ回路５より出力される信号、Ｒ３は
リセット信号発生回路３より出力される信号、０１６は
一致検出回路１６で一致検出用につくられる信号である
。
ゲート８より出力される信号、Ｒ４はリセット信号発生
回路４でつくられＮＡＮＤゲート７より出力される信号
、Ｗ５はウィンドウ回路５より出力される信号、Ｒ３は
リセット信号発生回路３より出力される信号、０１６は
一致検出回路１６で一致検出用につくられる信号である
。
以上のように、このウィンドウ制御方式の垂直同期装置
においては、各種任意のタイミングを必要とするため分
周回路２はＴ型フリップフロップを直列に接続しただけ
の構成が望ましい。しかしながら、ＮＴＳＣ方式（走査
線５２５本）の放送受信用に構成した垂直同期装置をＣ
ＣＩＲ方式等の走査ｖ２６２５本の放送受信用に使用り
るＩこめにｔよ第２図に示した各部波形のタイミングを
１べて変更しなＩプればならない。
においては、各種任意のタイミングを必要とするため分
周回路２はＴ型フリップフロップを直列に接続しただけ
の構成が望ましい。しかしながら、ＮＴＳＣ方式（走査
線５２５本）の放送受信用に構成した垂直同期装置をＣ
ＣＩＲ方式等の走査ｖ２６２５本の放送受信用に使用り
るＩこめにｔよ第２図に示した各部波形のタイミングを
１べて変更しなＩプればならない。
そのため従来では、この様な垂直同期装置を備えたＩＣ
（集積回路）は、ぞれぞれの方式角に別ＩＣとなり、開
発・製造期間および費用や製品価格等に問題点を有して
いた。
（集積回路）は、ぞれぞれの方式角に別ＩＣとなり、開
発・製造期間および費用や製品価格等に問題点を有して
いた。
発明の目的
本発明は一つの端子の電位レベルの切換えだけで・２方
式の放送受信用に使用することのできるウィンドウ制御
方式の垂直同期装置を提供することを目的とする。
式の放送受信用に使用することのできるウィンドウ制御
方式の垂直同期装置を提供することを目的とする。
発明の構成
本発明の垂直同期装置は、水平開Ｊ＃Ｊ周波数の２倍の
周波数を分周回路で分周して所要のタイミングを取り出
して得られるウィンドウで垂直同期信号にゲートをかけ
るよう構成すると共に、前記分周回路のリセット用のリ
セット信号を出力するリセット信号発生回路と、このリ
セット信号を制御するＴ型フリップフロップおよびゲー
トと、前記リセット信号のパルス幅を補償するＤ型フリ
ツブフＯツブと、モード切換端子とを備え、モード切換
端子の電位レベルの切換えだけで複数の方式の放送受信
用に使用できるようにしたことを特徴とする。
周波数を分周回路で分周して所要のタイミングを取り出
して得られるウィンドウで垂直同期信号にゲートをかけ
るよう構成すると共に、前記分周回路のリセット用のリ
セット信号を出力するリセット信号発生回路と、このリ
セット信号を制御するＴ型フリップフロップおよびゲー
トと、前記リセット信号のパルス幅を補償するＤ型フリ
ツブフＯツブと、モード切換端子とを備え、モード切換
端子の電位レベルの切換えだけで複数の方式の放送受信
用に使用できるようにしたことを特徴とする。
実施例の説明
以下、本発明の一実施例を図面に基づいて説明する。第
３図は本発明の一実施例における垂直同期装置のブロッ
ク図を示すものである。なお、第１図に対応する部分に
は同一符号を付し、その動作の詳細な説明は省略する。
３図は本発明の一実施例における垂直同期装置のブロッ
ク図を示すものである。なお、第１図に対応する部分に
は同一符号を付し、その動作の詳細な説明は省略する。
本発明の特徴は破線２３の回路構成にあり、以下この部
分を中心に説明する。分周回路２は１０個のＴ型フリッ
プフロップを直列に接続して構成されており、各７リツ
ブフ［］ツブの出力の相み合わけかう所要のタイミング
を取り出してリセット信号発生回路１９に入力する。こ
のリセット信号発生回路１９からは希望するタイミング
パルスが出力される。またＴ型フリップ７０ツブ１８の
トグル入力端子を分周回路２のリセット端子に接続（）
、分１８回路２のリセット毎に出力が反転Ｊる。この１
型フリツプフロツプ１８の出力端子と前記リセット信号
発生回路１９の出力端子と土−ド切換用端子１７とをＮ
Ａ Ｎ Ｄゲート２０の入力端子に接続づる。このＮ
ＡＮＤゲート２０の出力端子をＤ型フリップフロップ２
１のデータ入力端子に接続し、このＤ型フリップ７０ツ
ブ２１のり［１ツク入力輻１子ＧＫをり［１ツク端子１
に接続する。このＤ型ノリツブ７０ツブ２１はＮＡＮＤ
ゲート２０の出力を１クロツク「らせて出力する。この
Ｄ型フリツブフＯツブ２１の非反転出力端子Ｑと垂直出
力端子１４とをＡＮＤゲート２２０入力端子に接続する
とともに、第１図従来における垂直出力端子１４と分周
回路２のリセット端子Ｒとの接続を切断する。さらにＡ
ＮＤゲート２２の出力端子を分周回路２のリセツｌ−Ｑ
Ｘｉイに接続する。
分を中心に説明する。分周回路２は１０個のＴ型フリッ
プフロップを直列に接続して構成されており、各７リツ
ブフ［］ツブの出力の相み合わけかう所要のタイミング
を取り出してリセット信号発生回路１９に入力する。こ
のリセット信号発生回路１９からは希望するタイミング
パルスが出力される。またＴ型フリップ７０ツブ１８の
トグル入力端子を分周回路２のリセット端子に接続（）
、分１８回路２のリセット毎に出力が反転Ｊる。この１
型フリツプフロツプ１８の出力端子と前記リセット信号
発生回路１９の出力端子と土−ド切換用端子１７とをＮ
Ａ Ｎ Ｄゲート２０の入力端子に接続づる。このＮ
ＡＮＤゲート２０の出力端子をＤ型フリップフロップ２
１のデータ入力端子に接続し、このＤ型フリップ７０ツ
ブ２１のり［１ツク入力輻１子ＧＫをり［１ツク端子１
に接続する。このＤ型ノリツブ７０ツブ２１はＮＡＮＤ
ゲート２０の出力を１クロツク「らせて出力する。この
Ｄ型フリツブフＯツブ２１の非反転出力端子Ｑと垂直出
力端子１４とをＡＮＤゲート２２０入力端子に接続する
とともに、第１図従来における垂直出力端子１４と分周
回路２のリセット端子Ｒとの接続を切断する。さらにＡ
ＮＤゲート２２の出力端子を分周回路２のリセツｌ−Ｑ
Ｘｉイに接続する。
以上のように構成された垂直同期装置についで、以下そ
の動作を説明する。第４図は第３図の回路の七−ド切換
端子１７の電位レベルを論理レベル１１０ ＋１にづる
ことにより走査線５２ ｈ本川としたときの動作を示す
各部のタイムチｔ −１”である。まず、モード切換用
端子１１の電位Ａ１７が論理レベル“′０″であると、
Ｔ型フリップフロップ１８の出力おＪ：びリセツ１−信
８発生回路の出力にかかわらずＮ Ａ Ｎ ＋）ゲート
２０の出力電位は論理レベルＩＩ Ｉ １１である。し
たがってＤ型−ノリップ−７［１ツブ２１の出力電位Ｅ
２１は常に論理レベル゛１″ぐあるので、ＡＮＤゲート
２２の出力電位Ｊ ２２は垂直出力端子１４の電位Ｉ
１４で決まり、第１図の従来例と同一の動作を行う。Ｆ
９はＡＮＩ’）ゲート９の出力電位、Ｇｌｏは端子１０
の電位、Ｉ」１１はゲート回路１１の出力電位を示づ。
の動作を説明する。第４図は第３図の回路の七−ド切換
端子１７の電位レベルを論理レベル１１０ ＋１にづる
ことにより走査線５２ ｈ本川としたときの動作を示す
各部のタイムチｔ −１”である。まず、モード切換用
端子１１の電位Ａ１７が論理レベル“′０″であると、
Ｔ型フリップフロップ１８の出力おＪ：びリセツ１−信
８発生回路の出力にかかわらずＮ Ａ Ｎ ＋）ゲート
２０の出力電位は論理レベルＩＩ Ｉ １１である。し
たがってＤ型−ノリップ−７［１ツブ２１の出力電位Ｅ
２１は常に論理レベル゛１″ぐあるので、ＡＮＤゲート
２２の出力電位Ｊ ２２は垂直出力端子１４の電位Ｉ
１４で決まり、第１図の従来例と同一の動作を行う。Ｆ
９はＡＮＩ’）ゲート９の出力電位、Ｇｌｏは端子１０
の電位、Ｉ」１１はゲート回路１１の出力電位を示づ。
次に、第５図は第３図の回路のモード切換端子１７の電
位レベルを論理レベル゛１″に１ノで走査線６２５本用
としたときの動作を承り各部のタイムチャートである。
位レベルを論理レベル゛１″に１ノで走査線６２５本用
としたときの動作を承り各部のタイムチャートである。
まず、モード切換端子１７の電位△１７が論理レベル“
１″であると、Ｔ型フリツブフＯツブ１８の出力電位Ｂ
１ａが論理レベル“′１″のときのみＮＡＮＤゲート
２０の出力電位０２０にはりセット信号発生回路１９の
出力電位 Ｃ１９が反転されて出力され、さらにＤ型フ
リップフロップ２１により１クロツク遅れてその出力電
位はＥ ２１となる。
１″であると、Ｔ型フリツブフＯツブ１８の出力電位Ｂ
１ａが論理レベル“′１″のときのみＮＡＮＤゲート
２０の出力電位０２０にはりセット信号発生回路１９の
出力電位 Ｃ１９が反転されて出力され、さらにＤ型フ
リップフロップ２１により１クロツク遅れてその出力電
位はＥ ２１となる。
したがって、ＡＮＤゲート２２の出力電位はＪ ２２の
ようになり、Ｔ型フリップフロップ１８の出力電位を反
転させると共に分周回路２をリセットする。
ようになり、Ｔ型フリップフロップ１８の出力電位を反
転させると共に分周回路２をリセットする。
リセット信号回路１９の出力電位Ｃ１９を図のように選
ぶことにより、分周回路２はクロックを” １００ ”
はカウントしたのち″“５２５ ”カウントすることに
なり、“’ １０１ ”クロック以上のタイミングパル
スはすべて′１００°“り［１ツクだ１ノシフトされる
。したがって、ＡＮＤゲート９の出力電位Ｆ９は１周期
が゛”６２５”クロックとなり、垂直同期信号Ｇ１００
周波数に合致した垂直出力Ｉ Ｎを得ることができる。
ぶことにより、分周回路２はクロックを” １００ ”
はカウントしたのち″“５２５ ”カウントすることに
なり、“’ １０１ ”クロック以上のタイミングパル
スはすべて′１００°“り［１ツクだ１ノシフトされる
。したがって、ＡＮＤゲート９の出力電位Ｆ９は１周期
が゛”６２５”クロックとなり、垂直同期信号Ｇ１００
周波数に合致した垂直出力Ｉ Ｎを得ることができる。
このように本実施例によれば、従来の垂直同期装置にリ
セット信号発生回路Ｔ型フリップフロップ、Ｄ型フリッ
プフロップ、ＮΔＮＤゲート、ＡＮＤゲートを各１個付
加しただけの簡単な構成で、走査線５２５本用と６２５
本用とを共用できる。
セット信号発生回路Ｔ型フリップフロップ、Ｄ型フリッ
プフロップ、ＮΔＮＤゲート、ＡＮＤゲートを各１個付
加しただけの簡単な構成で、走査線５２５本用と６２５
本用とを共用できる。
第６図は本発明の他の実施例における垂直同期装置の一
部分のブロック図である。本発明の特徴は点線２３′内
にあり、それ以外の部分は第３図と同様であって省略さ
れている。図において第３図と異なる点は、Ｔ型フリッ
プ７０ツブ１８にリセット端子Ｒを設け、モード切換端
子１１をこのリセット端子に接続されている点である。
部分のブロック図である。本発明の特徴は点線２３′内
にあり、それ以外の部分は第３図と同様であって省略さ
れている。図において第３図と異なる点は、Ｔ型フリッ
プ７０ツブ１８にリセット端子Ｒを設け、モード切換端
子１１をこのリセット端子に接続されている点である。
モード切換端子１７の電位レベルが論理レベル゛０″の
ときＴ型フリップ７０ツブ１８の出力電位は論理レベル
“０パであり、ＮＡＮＤゲート１８の出力電位は常に論
理レベル″′１″であるから垂直同期装置は走査線５２
５本用として働く。また、モード切換端子１７の電位レ
ベルが論理レベル＃ １ ＩＴのときＴ５１１フリップ
フロップ１８は通常の動作を行い、垂直同期装置は走査
線６２５本用として働く。その他の作用、効果は第３図
のものと同様である。
ときＴ型フリップ７０ツブ１８の出力電位は論理レベル
“０パであり、ＮＡＮＤゲート１８の出力電位は常に論
理レベル″′１″であるから垂直同期装置は走査線５２
５本用として働く。また、モード切換端子１７の電位レ
ベルが論理レベル＃ １ ＩＴのときＴ５１１フリップ
フロップ１８は通常の動作を行い、垂直同期装置は走査
線６２５本用として働く。その他の作用、効果は第３図
のものと同様である。
なお、以上２つの実施例について説明したが、丁型フリ
ップ７０ツブ１８の出力を反転用）ＩＱとしても、また
ＮＡＮＤゲート２０をＡＮＤゲートにしてＤ型フリップ
フロップ２１の出力を反転出力としてもＪ二い。
ップ７０ツブ１８の出力を反転用）ＩＱとしても、また
ＮＡＮＤゲート２０をＡＮＤゲートにしてＤ型フリップ
フロップ２１の出力を反転出力としてもＪ二い。
発明の効果
以上のように本発明の垂直同期装置によれば、従来の垂
直同期装置に例えば第３図、第６図の破線２３．２３’
で囲まれた回路を付加して千−ド切換喘子の電位レベル
の切換えだけで２方式の放送受信用に使用ｒぎ、開発・
製造期間の短縮や製品価格の低減等すぐれた効果が得ら
れるものである。
直同期装置に例えば第３図、第６図の破線２３．２３’
で囲まれた回路を付加して千−ド切換喘子の電位レベル
の切換えだけで２方式の放送受信用に使用ｒぎ、開発・
製造期間の短縮や製品価格の低減等すぐれた効果が得ら
れるものである。
第１図は従来の垂直同期装置を示すグロック図、第２図
は第１図のウィンドウｍ ’Ｆ”ｊ、リレット信号およ
び一致検出信号の一例を示すタイムチャート図、第３図
は本発明の一実施例のブ０ツク図、第４図と第５図は第
３図の回路をそれぞれ走査線５２５本ニード、６２５本
モードで使用し１＝どきの動作タイムチャー１−図、第
６図は本発明の他の実施例の要部ブロック図である。 １・・・クロック入力端子、１０・・・垂直同期信号入
力端子、１４・・・垂直出力端子、１７・・・モード切
換端子、７、８． １２．２０・・・ＮＡＮＤゲート、
９，２２・・・ＡＮＤゲート、１３．２１・・・Ｄ型フ
リップフロップ、１８・・・Ｔ型フリップフロップ 代理人 森 本 義 弘 第１図 第２図 第４図 第３図 第５図 第を図
は第１図のウィンドウｍ ’Ｆ”ｊ、リレット信号およ
び一致検出信号の一例を示すタイムチャート図、第３図
は本発明の一実施例のブ０ツク図、第４図と第５図は第
３図の回路をそれぞれ走査線５２５本ニード、６２５本
モードで使用し１＝どきの動作タイムチャー１−図、第
６図は本発明の他の実施例の要部ブロック図である。 １・・・クロック入力端子、１０・・・垂直同期信号入
力端子、１４・・・垂直出力端子、１７・・・モード切
換端子、７、８． １２．２０・・・ＮＡＮＤゲート、
９，２２・・・ＡＮＤゲート、１３．２１・・・Ｄ型フ
リップフロップ、１８・・・Ｔ型フリップフロップ 代理人 森 本 義 弘 第１図 第２図 第４図 第３図 第５図 第を図
Claims (1)
- １、水平同期周波数の２倍の周波数を分周回路で分周し
て所要のタイミングを取り出して得られるウィンドウで
垂直同期信号にゲートをｈｔ ４ノるよう構成すると共
に、前記分周回路のリセット用のリセット信号を出力す
るリセット信号発生回路と、前記リセット信号を制御す
るＴ型フリップフロップおよびゲートと、前記リセット
信号のパルス幅を補償するＤ型フリップフロップと、モ
ード切換端子とを備え、モード切換端子の電位レベルの
切換えで複数の方式の放送受信用に使用できるようにし
た垂直同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1769484A JPS60162385A (ja) | 1984-02-01 | 1984-02-01 | 垂直同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1769484A JPS60162385A (ja) | 1984-02-01 | 1984-02-01 | 垂直同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60162385A true JPS60162385A (ja) | 1985-08-24 |
| JPH0423870B2 JPH0423870B2 (ja) | 1992-04-23 |
Family
ID=11950911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1769484A Granted JPS60162385A (ja) | 1984-02-01 | 1984-02-01 | 垂直同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60162385A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01289377A (ja) * | 1988-05-17 | 1989-11-21 | Sanyo Electric Co Ltd | 垂直駆動パルス発生回路 |
| JPH01292969A (ja) * | 1988-05-19 | 1989-11-27 | Sanyo Electric Co Ltd | 垂直駆動パルス発生回路 |
| JPH02214268A (ja) * | 1989-02-14 | 1990-08-27 | Matsushita Electric Ind Co Ltd | 垂直同期回路 |
-
1984
- 1984-02-01 JP JP1769484A patent/JPS60162385A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01289377A (ja) * | 1988-05-17 | 1989-11-21 | Sanyo Electric Co Ltd | 垂直駆動パルス発生回路 |
| JPH01292969A (ja) * | 1988-05-19 | 1989-11-27 | Sanyo Electric Co Ltd | 垂直駆動パルス発生回路 |
| JPH02214268A (ja) * | 1989-02-14 | 1990-08-27 | Matsushita Electric Ind Co Ltd | 垂直同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0423870B2 (ja) | 1992-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4713621A (en) | Phase synchronization circuit | |
| US4366394A (en) | Divide by three clock divider with symmetrical output | |
| US4786823A (en) | Noise pulse suppressing circuit in digital system | |
| US4317053A (en) | High speed synchronization circuit | |
| US5012340A (en) | Method and circuit for deriving H and V synchronizing pulses from a tri-level HDTV synchronizing signal | |
| US3840815A (en) | Programmable pulse width generator | |
| JPS60162385A (ja) | 垂直同期装置 | |
| US4797572A (en) | Trigger re-synchronization circuit | |
| US4493095A (en) | Counter having a plurality of cascaded flip-flops | |
| JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
| US3297952A (en) | Circuit arrangement for producing a pulse train in which the edges of the pulses have an exactly defined time position | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPH0411410Y2 (ja) | ||
| GB1585080A (en) | Circuit for producing synchronisation pulses | |
| JPH04233014A (ja) | コンピュータ・システム | |
| KR0132148B1 (ko) | 부가통신시스템의 기본 클럭 발생 및 수신을 위한 장치와 그 방법 | |
| US5835154A (en) | Circuit arrangement for deriving pulses of horizontal and vertical frequency | |
| US6885714B1 (en) | Independently roving range control | |
| JP2792759B2 (ja) | 同期クロック発生回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JPH0137886B2 (ja) | ||
| KR940002238B1 (ko) | 동기신호 분리회로 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| SU553737A1 (ru) | Устройство синхронизации | |
| SU1499455A1 (ru) | Формирователь спаренных импульсов |