JPH02214268A - 垂直同期回路 - Google Patents

垂直同期回路

Info

Publication number
JPH02214268A
JPH02214268A JP3397789A JP3397789A JPH02214268A JP H02214268 A JPH02214268 A JP H02214268A JP 3397789 A JP3397789 A JP 3397789A JP 3397789 A JP3397789 A JP 3397789A JP H02214268 A JPH02214268 A JP H02214268A
Authority
JP
Japan
Prior art keywords
frequency
output
vertical synchronization
frequency divider
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3397789A
Other languages
English (en)
Inventor
Tsukasa Kawahara
司 川原
Koji Konishi
孝治 小西
Toyohiro Shibayama
芝山 豊広
Hiroki Kinugawa
衣川 宏樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3397789A priority Critical patent/JPH02214268A/ja
Publication of JPH02214268A publication Critical patent/JPH02214268A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機において、水平周波数の逓
倍の周波数であるクロック信号を分周器によって分周し
垂直同期出力を得る、いわゆるカウントダウン方式の垂
直同期回路、さらに言えば、NTSC,PAL、SEC
AM等の周波数の異なる同期信号入力に対して安定した
垂直同期出力を得ることができる垂直同期回路に関する
ものである。
従来の技術 従来、この種の垂直同期回路は、第2図に示すような構
成であった。第2図において、9はリセット回路、12
は判別回路、15は垂直発振器であり、これらは垂直同
期入力印加端子8に接続されている。垂直発振器15の
発振周波数は垂直同期入力の周波数よりも低く設定され
ており、垂直同期入力SVによって直接トリガーをかけ
ることにより、周波数の引き込みを行なう。また、11
は分周器であり、端子10に印加されるクロック信号人
力Cpを分周して、あらかじめ設定しである分周比で分
周出力をつくる。13は切替回路であり、前記分周出力
は前記リセット回路9、判別回路12、および切替回路
13に接続される。リセット回路9は垂直同期人力SV
によって分周器11をリセットし、また前記分周出力に
よらでもリセットを行なう。したがって分周器11は垂
直同期入力の有無に関わらず、あらかじめ設定した分周
比でリセットされるため、一定周波数の分周出力を発生
する。NTSC方式、PAL方式およびSECAM方式
の標準テレビジョン信号において、水平周波数fHと垂
直周波数rvの間には次の関係がある。
しかしながら、テレビジョン受像機において、ビデオテ
ープレコーダー(VTR)等のビデオ機器に接続するよ
うな場合には、上記関係式が成立しない信号入力を受信
することがある。このため、判別回路12によって前記
分周出力の周波数と垂直同期人力SVの周波数を比較し
、両者が一致している時には切替回路13によって、前
記分周出力を垂直同期出力の出力端子14へ出力し、ま
た1両者が一致していない時には垂直発振器15の発振
出力に切替えて出力するようにしている。
したがって、垂直周波数が異なる垂直同期入力に対して
、垂直同期出力の周波数を一致させるために、分周器の
他に垂直発振器を用いる必要があった。
発明が解決しようとする課題 このような従来の構成では、分周器に加えて垂直発振器
が必要であるため、回路が複雑となること、分周出力と
垂直同期入力の周波数差を検出することから、周波数差
の小さい入力に対して、判別回路12での判別動作に時
間を要することとなり、切替えが不安定になることなど
の問題があった。さらに、この構成では、NTSC方式
とPAL方式あるいはSECAM方式との方式に対応さ
せて、分周器11の分周比を切替えると同時に、垂直発
振器15の発振周波数をも、切替えねばならず、判別回
路12での判別周波数が増大する。また、切替回路13
の切替え誤動作や切替タイミングのずれが発生するとい
う問題もあった。
本発明はこのような問題点を解決し、周波数の異なる垂
直同期入力に対しても安定した垂直同期出力を容易に得
ることができる垂直同期回路の実現を目的とするもので
ある。
課題を解決するための手段 上記の課題を解決するために、本発明の垂直同期回路で
は、分周器に分周比の異なる複数の分周出力を設定し、
切替回路によって前記分周出力を切替えて分周器のリセ
ットを行なわせるとともに、前記切替回路によって垂直
同期入力の振幅を検出し、振幅の大小に応じて前記分周
出力の切替えを行なわせるようにしている。
作用 この構成によれば、垂直発振器の発振出力と同じ周波数
である分周出力を分周器によって容易に発生させられる
。また、前記切替回路における出力の切替え時の誤動作
をなくすこともできる。
実施例 第1図は本発明の垂直同期回路の一実施例を示すブロッ
ク図であり、第1図において、lは垂直同期入力印加端
子、3はクロック信号入力端子である。4は分周器であ
り、クロック信号入力CPを分周して垂直同期出力を端
子5に出力するとともに、分周比の異なる複数の分周出
力を切替回路7に供給している。2はリセット回路であ
り、切替回路7によって切替えられた分周出力と垂直同
期人力Svとによって分周器4をリセットするように働
く。垂直同期人力SVは切替回路7へも供給されており
、切換回路7では振幅検出がなされて、前記分周出力の
切替えを行う。なお、6は切換信号入力端子である。一
般に、標準テレビジョン信号においては同期信号中に水
平同期信号および垂直同期信号が混在するため、ローパ
スフィルター(LPF)を介して垂直同期信号を抽出し
て垂直同期入力を得ている。ところで、テレビジョン信
号に雑音もしくはゴースト信号等が重畳すると、前記垂
直同期入力の振幅が減衰することが知られている。第3
図は垂直同期入力を示す波形図であり、第3図において
(a)は標準テレビジョン信号の場合を示し、(b)は
雑音もしくはゴースト信号等によって減衰した場合を示
している。本発明においては、減衰の著しい垂直同期入
力に対応する垂直同期出力が不安定とならないように前
式で示す分周比をもって分周出力を得ることにより安定
した垂直同期出力を得ている。VTR等のビデオ機器に
よって得られる垂直同期出力は、雑音やゴースト信号等
による減衰がなく、シたがって、振幅の大きな垂直同期
入力が得られる。ところで、ビデオ機器から得ている垂
直同期入力では前式の関係がなりたたない信号があるた
め、分周比の大きい分周出力に切替えておき前記垂直同
期入力で分周器を直接リセットする。第4図は分周比の
異なる分周出力を示すタイミング図である。第4図にお
いて、f+、f2.fS、f<はそれぞれの周波数を示
し、これらの間にはfl ≦f2≦f3≦f4なる関係
が成立している。NTSC方式においてはf+ =60
Hzであり、PAL方式、SECAM方式ではf+ =
50Hzとなる。第5図は垂直同期入力によって分周器
がリセットされる時のタイミング図であり、第5図にお
いてfSは垂直同期入力によるリセットパルス、fRは
分周出力によるリセットパルス、foは垂直同期出力を
示す。本発明では分周比の大きい分周出力の場合に、分
周出力が出力される以前に垂直同期入力によって分周器
がリセットされるため垂直同期出力の周波数は垂直同期
入力の周波数となる。
第1図において、切換信号入力端子6には方式切替えの
ための切替え入力が印加され、前記複数の分周出力を6
0Hzと50Hzに設定しておくことで、NTSC方式
とPAL方式もしくはSECAM方式とを容易に切替え
ることができる。
発明の効果 以上のように本発明によれば、周波数の異なる垂直同期
入力に対しても、分周器の分周比を切替えることで、垂
直同期出力の周波数を容易に一致させることができる。
また、雑音やゴースト信号等によって減衰した垂直同期
入力下においても安定した垂直同期出力が得られる効果
も奏される。
【図面の簡単な説明】
第1図は本発明の垂直同期回路の一実施例を示すブロッ
ク図、第2図は従来の垂直同期回路を示すブロック図、
第3図は垂直同期入力を示す波形図、第4図は分周器の
分周出力を示すタイミング図、第5図はリセット回路の
動作を示すタイミング図である。 1・・・・・・垂直同期入力端子、2・・・・・・リセ
ット回路、3・・・・・・クロック信号入力印加端子、
4・・・・・・分周器、5・・・・・・垂直同期出力の
出力端子、6・・・・・・切替信号入力端子、7・・・
・・・切替回路、8・・・・・・垂直同期入力印加端子
、9・・・・・・リセット回路、10・・・・・・クロ
ック信号入力端子、11・・・・・・分周器、12・・
・・・・判別回路、13・・・・・・切替回路、14・
・・・・・垂直同期出力の出力端子、15・・・・・・
垂直発振器。 代理人の氏名 弁理士 粟野重孝 はか1名第1図

Claims (1)

    【特許請求の範囲】
  1. 水平周波数の逓倍の周波数であるクロック信号と、前記
    クロック信号を分周して垂直周波数である信号を出力す
    る分周器と、垂直同期入力を入力とし、前記分周器で得
    られる分周出力との位相を合致させるリセット信号を前
    記分周器へ供給するリセット回路と、前記分周器で得ら
    れる分周比の異なる複数の分周出力を垂直同期入力に応
    じて入力する切替入力によって切替える切替回路からな
    り、前記垂直同期入力の有無および周波数に応じて前記
    分周器の分周比を切替えることを特徴とする垂直同期回
    路。
JP3397789A 1989-02-14 1989-02-14 垂直同期回路 Pending JPH02214268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3397789A JPH02214268A (ja) 1989-02-14 1989-02-14 垂直同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3397789A JPH02214268A (ja) 1989-02-14 1989-02-14 垂直同期回路

Publications (1)

Publication Number Publication Date
JPH02214268A true JPH02214268A (ja) 1990-08-27

Family

ID=12401549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3397789A Pending JPH02214268A (ja) 1989-02-14 1989-02-14 垂直同期回路

Country Status (1)

Country Link
JP (1) JPH02214268A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159675A (en) * 1979-05-31 1980-12-11 Toshiba Corp Vertical synchronizing circuit
JPS60162385A (ja) * 1984-02-01 1985-08-24 Matsushita Electric Ind Co Ltd 垂直同期装置
JPS6310974A (ja) * 1986-07-02 1988-01-18 Matsushita Electric Ind Co Ltd 垂直同期回路
JPS6350166A (ja) * 1986-08-19 1988-03-03 Matsushita Electric Ind Co Ltd 垂直同期判別回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159675A (en) * 1979-05-31 1980-12-11 Toshiba Corp Vertical synchronizing circuit
JPS60162385A (ja) * 1984-02-01 1985-08-24 Matsushita Electric Ind Co Ltd 垂直同期装置
JPS6310974A (ja) * 1986-07-02 1988-01-18 Matsushita Electric Ind Co Ltd 垂直同期回路
JPS6350166A (ja) * 1986-08-19 1988-03-03 Matsushita Electric Ind Co Ltd 垂直同期判別回路

Similar Documents

Publication Publication Date Title
US4554582A (en) Apparatus for synchronizing a source of computer controlled video to another video source
US5146336A (en) Sync control for video overlay
JPH02214268A (ja) 垂直同期回路
US5132784A (en) Comb filter-burst locked clock circuitry
JP2647876B2 (ja) 標準周波数発生回路
JPH01120193A (ja) 搬送色信号の周波数低域変換装置
US5534939A (en) Digital video clock generation system
EP0290183B1 (en) Pal video signal processing device
JP2869087B2 (ja) デジタルオーディオ処理装置
JPH0429071B2 (ja)
JPS6350166A (ja) 垂直同期判別回路
JPS581595B2 (ja) Pal方式同期信号発生器の同期結合方式
JPH05110426A (ja) 位相同期回路
JPS6340518B2 (ja)
GB2175471A (en) Synchronizing video sources
JPH06197237A (ja) Pal方式テレビカメラ装置の外部同期結合方式
JPH0918742A (ja) 同期信号回路
JPH02302189A (ja) 水平同期回路
JPH01251892A (ja) 色信号処理回路
JPS63296589A (ja) Pll回路
JPH04199984A (ja) 映像信号のデコーダ装置
JPS62208786A (ja) クロツク発生回路
JPH08242429A (ja) クロック発生回路及びmuse信号デコード装置
JPH02302191A (ja) 水平同期回路
JPH0326088A (ja) 磁気記録再生装置