JPH03159249A - Ｍｏｓ型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、エレクトロルミネッセンスデイスプレィ、液
晶デイスプレィ等の駆動用等に利用されるＭＯＳ型半導
体装置の製造方法に係り、特に、その動作特性の向上が
図れるＪｌ躾のＭＯＳ型半導体装置の製造方法に関する
ものであや。

［従来の技術］ ＩＩＩのＭＯＳ型半導体装置としては、第７図〜第８図
に示すようにガラス基板（ａ）と、このガラス基板（ａ
）上に形成されたゲート電極（ｂ）と、このゲート電極
（ｂ）を被覆するゲート絶縁膜（Ｃ）と、このゲート絶
縁膜（Ｃ）上に被着された第一半導体層（ｄ）と、必要
に応じてこの第一半導体層（ｄ）上に設けられた保護膜
（ｅ）と、上記第一半導体層（ｄ）の両端部に設けられ
第二半導体層（ｆ）、拡散防止層（ｊ）、及び、配線用
金属（ｍ）が接続されたソース・ドレイン電極（Ｑ）（
ｈ）とでその主要部を構成する「逆スタガー型Ｊと称す
るものや、第９図〜第１０図に示すようにガラス基板（
ａ）と、このガラス基板（ａ）上に設けられた第一半導
体層（ｄ）と、この第一半導体層（ｄ）の両端部に設け
られ金属層（ｊ）、第二半導体層（ｆ）、及び、配線部
（ｍ）（ｍ）が接続されたソース・ドレイン電極（Ｑ）
（ｈ）と、上記第一半導体層（ｄ）を被着するゲート絶
縁膜（Ｃ）と、このゲート絶縁膜（Ｃ）上に形成された
ゲート電極（ｂ）とでその主要部を構成するｒスタガー
型」と称するもの等が知られている。

そして、これ等のＭＯ３型半導体装置は、上記ソース・
ドレイン電極（１（ｈ）間にドレイン電圧（Ｖ、）を印
加し、かつ、ゲート電極（ｂ）にゲート電圧（Ｖ、）を
印加することで上記第一半導体層（ｄ）にチャンネルが
形成されトランジスタはＯＮ状態となってドレイン電流
（Ｉｏ＞が流れる一方、上記ゲート電圧（Ｖｇ）を下げ
ていくに従い第一半導体層（ｄ）にチャンネルが形成さ
れなくなりトランジスタはＯＦＦ状態になってドレイン
電流（Ｉ、）が流れなくなるもので、各種装置の駆動用
等に利用されているものである。

ところで、この種のＭＯＳ型半導体装置の製造工程中に
おいてその第一半導体層（ｄ）にソース・ドレイン電極
（１（ｈ）を形成する場合、上記第一半導体層（ｄ）の
電極形成部位に３価又は５価の原子を導入しその形成部
位の導電性を高める工程が必要であった。

そして、従来におけるその導入手段として、例えば、大
規模集積回路（ＬＳＩ）の製造に広く利用されているイ
オン注入法が一部において適用されている。すなわら、
この導入方法は第一半導体層の電極形成部位を部分的に
露出し、その露出部位から第一半導体層へ３価又は５価
の原子イオンを注入してソース・ドレイン電極を形成す
る方法である。

しかし、この方法に使用されるイオン注入装置は、本来
、中結晶シリコン基板を用いた半導体装置の製造用に開
発されたもので、比較的小面積の領域へ効率良くイオン
を注入できるように構成されているものであった。

このため、ガラス基板等大面積基板を用いる薄膜の半導
体装置の製造には不適切な装置であり、しかも、イオン
注入装置自体が高価なため、得られる半導体装置の製造
コストが割高になる欠点があった。

一方、上記以外の導入手段を用いたソース・ドレイン電
極の第二の形成方法としては、上記第一半導体層の電極
形成部位へ３価又は５価の原子が導入された良導電性の
半導体皮膜を積層する方法が知られている。

すなわち、この第二の形成方法は、第１１図（Ａ）に示
すようにゲート電極（ｂ）、ゲート絶縁膜用皮膜（Ｃ’
）、第−半導体層用皮ＩＩ　（ｄ’）　、保護膜（ｅ）
、３価又は５価の原子が導入された良導電性の半導体皮
膜（ｆ’）、拡散防止層用皮膜（ｊｏ）、及び、フォト
レジスト層（ｒｏ）等が形成された基板（ａ）上に、フ
ォトマスク（Ｍ）を介して光照射し、その露光部位のフ
ォトレジスト層（ｒｏ）を現像処理により除去してレジ
スト膜（ｒ）（ｒ）を形成すると共に（第１１図Ｂ参照
）、このレジスト膜＜ｒ）（ｒ）から露出する拡散防止
層用皮膜（ｊ“）と３価又は５価の原子が導入された良
導電性の半導体皮ｍ＜ｒ”＞とをエツチング処理により
除去し、第１１図（Ｃ）に示すような第一半導体層（ｄ
）と第二半導体層（ｆ）とで構成されるソース・ドレイ
ン電極（Ｑ）（ｈ）を形成する方法である。

しかし、この第二の形成方法を適用した場合、形成時に
おける基板（ａ）とフォトマスク（Ｍ）とのアライメン
ト誤差を考慮した技術的要請に基づいて上記ゲート電極
（ｂ）とソース・ドレイン電極（Ｑ）（ｈ）間に必ずオ
ーバーラツプ部（０［）（０［）が形成されてしまうた
め、得られる半導体装置の浮遊容量が増加してその動作
スピードが近くなったり、フィードスルーの増大等をも
たらす欠点があった。

そこで、これ等第−〜第二の形成方法に代つ、で、イオ
ン拡散法を利用した第三のソース・ドレイン電極形成方
法が開発されている。

すなわち、この形成方法は第１２図（Ａ）に示すように
、基板（ａ）面上に第一半導体層（ｄ）を形成し、かつ
、この面上にゲート絶縁膜用皮膜（Ｃｏ）を−様に積層
した後、このゲート絶縁膜用皮１１（Ｃ’）上にゲート
電極（ｂ）を形成する。

次いで、上記ゲート電極（ｂ）をマスクとしてエツチン
グ処理を施し、ゲート電極（ｂ）から露出するゲート絶
縁膜用皮ｍ＜ｃ”＞を除去して第１２図（Ｂ）に示すよ
うにゲート絶縁１（ｃ）を形成すると共に、第一半導体
ｍ＜ｄ＞のソース・ドレイン電極形成部位を露出させる
。

次に、第一半導体層（ｄ）のソース・ドレイン電極形成
部位が露出された基板（ａ）を、３価又は５価の原子が
含まれたドーパント・ガス、例えば、ＰＣｌ３ガスの雰
囲気中に導入し、かつ、加熱処理と光化学反応処理を施
すことにより上記第一半導体層（ｄ）の露出部へドーパ
ントを拡散導入して、第１２図（Ｃ）〜（Ｄ）に示すよ
うにソース・ドレイン電極（１（ｈ）を形成する。

更に、第１２図（Ｅ）に示すようにこの面上にパシベー
ション膜（ｐ）を−様に形成し、かつ、図示外のコンタ
クトホールを穿設した後、金属膜（ｍ）〜（ｍ）をパタ
ーン状に被着させて第１２図（Ｆ）に示すようなＭＯ３
型半導体装置を得る方法であった。

そして、この方法においては上記ゲート電極（ｂ）がマ
スクとなってソース・ドレイン電極（ｏ）（ｈ）の形成
部位を規制しているため、ゲート電極（ｂ）とソース・
トレイン電極（′ｇ）（ｈ）間にオーバーラツプ部が形
成されない利点を有している反面、製造途上において第
一半導体１ｉ（ｄ）の一部が露出された基板（ａ）をド
ーパント・ガスの雰囲気中に導入させる工程が必要とな
るため、大気圧下における連続製造が不可能となり生産
効率が悪い欠点があった。

しかも、エツチング処理によってゲート絶縁膜用皮膜（
Ｃｏ）の一部を除去する際、第一半導体層（ｄ）の露出
部位がエツチング剤により汚染されることがあり、次工
程におけるドーパントの拡散導入処理の際に汚染物質、
例えば、ナトリウムイオン等が第一半導体層（ｄ）のチ
ャンネル形成領域に拡散導入されてしまう場合があり、
半導体装置の動作特性を著しく劣化させる欠点があった
。

そこで、第一半導体層の一部をドーパント・ガス雰囲気
中に晒す第三の形成方法に代って、３価又は５価の原子
を保持する拡散原子保持皮膜を用い第一半導体層の電極
形成部位へ３価又は５価の原子を拡散導入する第四の方
法が開発されている。

すなわち、この第四の形成方法は第三の方法と同様、ま
ず、基板（ａ）上に第一半導体層（ｄ）、ゲート絶縁膜
用皮膜（Ｃ’）　、及び、ゲート電極（ｂ）を形成した
後（第１３図Ａ参照）、・このゲート電極（ｂ）をマス
クにしてエツチング処理を施し、第１３図（Ｂ）に示す
ようにゲート絶縁膜（Ｃ）を形成すると共に第一半導体
層（ｄ）のソース・ドレイン電極形成部位を露出させる
。

次に、この面上に、第１３図（Ｃ）に示すように３価又
は５価の原子を保持する拡散原子保持皮膜（ｑ）を被着
し、かつ、第１３図（Ｄ）に示すようにこの拡散原子保
持座１（Ｑ）面ヘレーザ光等の光エネルギを照射し、第
１３図（Ｅ）に示すように拡散原子保持皮膜（Ｑ）から
３価又は５価の原子を隣接する第一半導体層（ｄ）内へ
熱拡散させて導入しソース・ドレイン電極１）（ｈ）を
形成する。この場合、上記ゲート電極（ｂ）に遮蔽され
て第一半導体層（ｄ）のチャンネル形成領域へ３価又は
５価の原子が導入されることは無い。

次いで、第１３図（Ｆ）に示すように拡散原子保持座１
１１（ｌを除去した後、第三の形成方法と同様にこの面
上にパシベーション膜（ｐ）を−様に形成しく第１３図
Ｇ参照）、かつ、図示外のコンタクトホールを穿設した
後、金属膜（ｍ）〜（ｍ）をパターン状に被着させて第
１３図（Ｈ）に示すようなＭＯＳ型半導体装置を得る方
法である。

そして、この第四の形成方法は、ドーパント・ガス雰囲
気中に晒してソース・ドレインＭＷを形成する第三の形
成方法と異なり、上述したように第一半導体層（ｄ）に
被着させた拡散原子保持皮膜（ｑ）を利用してソース・
ドレイン電極（ｇ）（ｈ）を形成する方法で、大気圧下
における連続的製造工程が可能となるため、第三の形成
方法に較−べてその生産性が向上する利点を有するもの
であった。

［発明が解決しようとする課題］ しかしながら、この第四の形成方法においてもゲート絶
縁膜用皮膜の一部をエツチング処理により除去して第一
半導体層の電極形成部位を露出させる必要があるため、
第一半導体層の露出部位がエツチング剤により汚染され
ることがあり、第一半導体層に被着された拡散原子保持
皮膜面へ光エネルギを照射してその原子を第一半導体層
内へ拡散導入する際、上記汚染物質が第一半導体層のチ
ャンネル形成領域に拡散導入されて半導体装置の動作特
性を著しく劣化させる問題点があった。

また、この形成方法においては第一半導体層に被着され
た拡散原子保持皮膜面へ光エネルギを照射してイの原子
を第一半導体層内へ拡散導入する際、ゲート絶縁膜の両
側端部面にも拡散原子保持皮膜が接触しているため（第
１３図りのα参照）、ゲート絶縁膜の端部側から拡散原
子がゲート絶縁膜内に導入されてしまう場合があり、ゲ
ート絶縁膜の絶縁耐圧が低下して半導体装置の動作特性
を著しく劣化させる問題点があった。

更に、この第四の形成方法においては上記拡散原子保持
皮膜の全面へ光エネルギを照射している関係上、拡散原
子保持皮膜内の原子が熱拡散されて皮膜自体が導電性と
なるため、この拡散原子保持皮膜を介してゲート電極と
ソース・ドレイン電極が電気的に接続されることになる
。

従って、ソース・ドレイン電極形成後において上記拡散
原子保持皮膜を除去する必要があるため製造工程が繁雑
となる問題点があり、かつ、この除去工程の際に各種除
去剤がソース・トレイン電極部に付着して半導体装置の
動作特性を劣化させる原因となる問題点があった。

［課題を解決するための手段］ 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、製造効率が良好で、しかも、動作
特性の向上が図れるＭＯＳ型半導体装置の製造方法を提
供することにある。

すなわち本発明は、絶縁性基板と、この基板に設けられ
た半導体層と、この半導体層に設けられたソース・ドレ
イン電極と、ゲート絶縁膜を介し上記半導体層に対向し
て配設されたゲート電極とを備えるＭＯＳ型半導体装置
の製造方法を前提とし、 上記半導体層の一面側にゲート絶縁膜を、その反対面側
に３価又は５価の原子を保持する絶縁性の拡散原子保持
皮膜を積層する積層工程と、ゲート絶縁膜側に設けられ
た光不透過性のゲート電極を介して上記拡散原子保持皮
膜へ光エネルギを照射し、この拡散原子保持皮膜の露光
部位からこれと隣接する半導体層へ３価又は５価の原子
を拡散させてソース・ドレイン電極を形成する光エネル
ギ照射工程、 とを具備することを特徴とするものである。

この様な技術的手段において、絶縁性基板を構成する材
料としてはガラス板や石英板等が利用できる。尚、光エ
ネルギ照射工程時において、上記基板からのナトリウム
イオン等不純物の拡散を防止するため、基板面上にＳｉ
ｎ、、等の拡散抑制膜を設けてもよい。

また、この基板に形成される半導体層としては、３価又
は５価の原子が導入されてないイントリンシックアモル
ファスシリコンや、これを結晶化させた多結晶シリコン
、あるいは、３価又は５価の原子が導入されたアモルフ
ァスシリコン等が利用でき、一方、上記ゲート絶縁膜の
構成材料としては、ＳｉＯ２、ＳｉＮｘ　（シリコンナ
イトライド）及び、５ｉＯｘＮ、（シリコンオキシブイ
ドライド）等の絶縁性材料が適用できる。

尚、Ｓ　ｉ　Ｎ　ｘ　　（シリコンナイトライド）製の
ゲート絶縁膜を基板面上に形成した場合には、このＳｉ
Ｎｘ自体が不純物の拡散を防止する性質を具備している
ため、上記拡散抑制膜を設ける必要が無い。

次に、３価又は５価の原子を保持する絶縁性の拡散原子
保持皮膜を構成する材料としては、ｎ型の半導体装置に
適用した場合、リン（Ｐ）、アンチモン（Ｓｂ）、ひ素
（ＡＳ）等５価の原子を保持する絶縁材料が利用でき、
一方、ｐ型の半導体装置においては、アルミニウム（Ａ
１）、ガリウム（Ｇａ）、ボロン（Ｂ）、インジウム（
Ｉｎ）等３価の原子を保持する絶縁材料が利用できる。

具体的にその材料を挙げると、ｎ型の半導体装置におい
ては、リンを含んだＳｉＯ２膜材料（ＰＳＧ）　、リン
の水素化物（Ｐ：Ｈ）、リンを含んだ窒化シリコン膜材
料（ＳｉＮ）等が、また、ｐ型の半導体装置においては
、ボロンナイトライド（ＢＮ）、ボロンを含んだ８１０
２躾材料（ＢＳＧ）　、ボロンの水素化物（Ｂ：Ｈ）、
ボロンを含んだ窒化シリコン膜材料（ＳｉＮ）、あるい
はアルミニウムを含んだ酸化アルミニウム材料（Ａ１２
０３）等がある。

そして、これ等拡散原子保持皮膜の形成方法としては、
各構成元素で構成される混合ガスを用いたプラズマＣＶ
Ｄ法等が適用でき、例えば、リンを含んだ５ｉ０２１１
１材料（ＰＳＧ）の場合においては、Ｐ　ＯとＳｉＯ２
の混合ガスを用いたブ５ ラズマＣＶＤ法により上記皮膜を形成することができ、
また、リンの水素化物（Ｐ：Ｈ）の場合においては、Ｐ
Ｈ３とＡｒの混合ガスを用いたプラズマＣＶＤ法により
（Ｐ：Ｈ）皮膜を形成することができる。

尚、リンを含んだ８．１０２１Ｉ材料（ＰＳＧ）やリン
を含んだ窒化シリコン膜材料（ＳｉＮ）等の拡散原子保
持皮膜はそれ自体アルカリイオン等の不純物の拡散を抑
制する性質を具備し、でいるため、これ等拡散原子保持
皮膜を基板に直接被着させた場合においては上記拡散抑
制膜を別に設ける必要は無い。また、拡散処理後におけ
る拡散原子保持皮膜についてはこれを除去する必要は無
いが、ゲート電極により遮蔽された未露光部位の拡散原
子保持皮膜については、後の熱処理工程時において未拡
散部分の拡散原子が拡散される場合もあるため、この部
位の拡散原子保持皮膜を除去しても当然のことながらよ
い。

また、この発明において適用される光不透過性のゲート
電極については、光不透過性で＾融点の導電性材料にて
これを構成することを要し、例えば、タングステン（Ｗ
）、モリブデン（ＭＯ）、チタン（Ｔｉ）、タンタル（
Ｔａ）等の金属や、これ等金属とシリコン（Ｓ　ｉ　）
との化合物であるタングステンシリサイド（ＷＳｉ２）
、モリブデンシリサイド（ＭＯＳｉ２）、チタンシリサ
イド（ＴｉＳｉ２）、及び、タンタルシリサイド（Ｔａ
Ｓｉ２）等が適用できる。

更に、この発明の光エネルギ照射手段における光源とし
ては、これ等光源から照射された熱エネルギにより拡散
原子保持皮膜が加熱され、この加熱された拡散原子保持
皮膜よりこれと隣接する半導体層内へ上記拡散原子を拡
散導入できるものなら任意であり、例えば、Ａｒ”、Ｋ
ｒ＋等のイオンレーザや、００２等のガスレーザ、及び
ＡｒＦ。

ＸｅＣｌ、ＫｒＦ等のエキシマレーザ等が利用できる。

また、これ等光源におけるパワーや照射時間等照射条件
については、上記拡散原子の種類、拡散原子保持皮膜の
性質、並びに半導体層の性質等を考慮して適宜設定され
る。尚、基板側から光エネルギを照射して拡散原子保持
皮膜を加熱させる場合、この光エネルギの基板に対する
透過率が問題となり、基板に対する透過率が高い波長を
有する光源を使用する必要が生ずる。上記絶縁性基板と
してＨＯＷ＾ガラス社製のガラス板（商品名ＮＡ−４０
）を用いた場合を例に挙げて説明すると、波長（λ）が
３０５　ｎ■におけるレーザ光の上記基板に対する透過
率は５％であった。従って、この場１合、紫外光を発す
るＸｅＣ１等のエキシマレーザを使用することはできず
、５１４５オングストローム線を発するＡｒレーザが適
している。

また、基板の反対側から拡散原子保持皮膜面へ光エネル
ギを照射する場合、拡散原子保持皮膜面が露出されてい
る状態で光照射を行ってもよいが、拡散原子の蒸発現象
に伴う損失を防止する観点からは拡散原子保持皮膜面上
にＳｉＯ２等のキャップ層（パシベーション膜を兼ねて
もよい）を形成することが望ましい。この場合、光源と
しては、半導体層の吸収係数が大きい波長領域、例えば
、２５０．３〜０．６μｍのものが望ましい。

尚、この発明において拡散原子保持皮膜より光エネルギ
照射用の光源側に位置する各種構成膜については、当然
のことながらゲート電極を除き光透過性の優れた材料で
もってこれを構成することが望ましい。

また、この技術的手段については「スタガー型Ｊと「逆
スタガー型ｊのＭＯＳ型半導体装置の製造に適用するこ
とができる。

［作用］ 上述したような技術的手段によれば、 半導体層の一面側にゲート絶縁膜を、その反対面側に３
価又は５価の原子を保持する絶縁性の拡散原子保持皮膜
を積層する積層工程と、ゲート絶縁膜側に設けられた光
不透過性のゲート電極を介して上記拡散原子保持皮膜へ
光エネルギを照射し、この拡散原子保持皮膜の露光部位
からこれと隣接する半導体層へ３価又は５価の原子を拡
散させてソース・ドレイン電極を形成する光エネルギ照
射工程、 とを具備し、 半導体層を中央に挟んでゲート絶縁膜と拡散原子保持皮
膜とが互いに別の面に形成されているため、製造途上に
おいて上記半導体層の電極形成部位を露出させる必要が
な（なると共に、ゲート絶縁膜内への拡散原子の拡散導
入も起こらず、かつ、ゲート絶縁膜側に設けられた光不
透過性のゲート電極を介して上記拡散原子保持皮膜へ光
エネルギを照射していることから、ゲート電極によって
遮蔽された部位の拡散原子保持皮膜は絶縁性を保持しこ
の拡散原子保持皮膜を介してソース電極とドレイン電極
とが電気的に接続されることがないため、この拡散原子
保持皮膜を除去する必要が無い。

［実施例］ 以下、本発明の実施例について図面を参照して詳細に説
明する。

◎第一実施例 この実施例は、本発明を第１図〜第２図に示した「スタ
ガー型ｊのＭＯＳ型トランジスタに適用したものである
。

まず、ＰＨ（フォスフイン）、ＳｉＨ４（シラン）及び
Ｎ２０（亜酸化窒素）の混合ガスを用いたプラズマＣｖ
Ｄ法によりガラス基板（商品名コーニング７０５９）　
　（１）面上に１％のリンを含んだ厚さ２０００オング
ストロームのＳ　ｉ　ＯＺ製ドープ膜（２）を積層し、
この面上に５５０〜６００℃の条件下、減圧ＣＶＤ法に
より厚さ１０００オングストロームの半導体層形成用の
アモルファスシリコン膜を被着し、かつ、炉中において
６００℃、５時間の加熱処理を施し、アモルファスシリ
コン膜を結晶化させてポリシリコン膜（３°）とした（
第３図Ａ参照）。

次いで、通常のフォトリソグラフィー法に従って上記ポ
リシリコン膜（３°）上の半導体層形成領域にレジスト
膜（ｒ）を形成した後（第３図Ｂ参照）、ドライエツチ
ング処理を施して第３図（Ｃ）に示すような半導体層（
３）を形成する。

次に、この面上に、４３０℃の条件下、減圧ＣＶＤ法に
より厚さ１０００オングストロームのＳｉＯ２製ゲート
絶縁膜用皮膜（４°）を被着し、かつ、この皮膜をｌｌ
ｉ密化させるため、６００℃、５時間の加熱処理を施し
た後、この面上にスパッタリング法により、厚さ１００
０オングストロームのモリブデン（Ｍｏ）製ゲート電極
形成用金属膜（５゛）を着膜させ、更に、この面上のゲ
ート電極形成部位にフォトリソグラフィー法によりレジ
スト膜（ｒ）を形成する（第３図り参照）。

次いで、エツチング処理により第３１図（Ｅ）に示すよ
うなゲート電極（５）を形成した後、第３図（Ｆ）に示
すように上記ガラス基板（１）の反対面側、すなわち、
半導体層（３）の形成されている側からＸｅＣ１エキシ
マレーザ（波長３０８　ｎｓ）を照射し、上記ゲート電
極（５）を介してドー１１１（２）の露光部位を４００
〜１０００ＩＩＩＪ／ｃｉの条件で加熱処理する。そし
て、この加熱処理により露光された部位のドープ膜（２
）が軟化すると共にその膜内のリン原子が熱拡散し、こ
のドープｇｉ（２）と隣接した半導体層（３）にリン原
子が拡散導入されて、第３図（Ｇ）に示すようにソース
・ドレイン電極（６）（７）が形成される。

更に、この面上に、スパッタリング法によって厚さ７０
００オングストロームの５ｉｎ２製パシベーシヨン躾（
８）を積層させた後（第６図Ｃ参照）、バッフ７−ドフ
ツ１ｌｌ（フッ酸とフッ化アンモンを重ａ比１コ１０の
割合いで混合させた混合物）で構成されたエツチング剤
を用いるウェットエツチング法により上記パシベーショ
ン膜（８）とゲート絶縁膜（４）に」ンタクトホール（
８１）〜（８３）を開口し、かつ、Ａｊ−８ｉ系の合金
で構成された配線用金属（９１）〜（９３）を取付けて
第１図〜第２図、並びに、第３図（１）に示すようなｒ
１２のＭＯＳトランジスタを得るものである。

そして、この実施例に係る製造方法によると、上記半導
体層形成用のポリシリコン膜（３゛）を中央に挟んでゲ
ート絶縁膜用皮膜（４゛）とドープ膜（２）とが互いに
別の面に形成されておりポリシリコン１１９（３’）の
下面側からリン原子を拡散させているため、ソース・ド
レイン電極を形成する際に上記ゲート絶縁膜用皮膜（４
°）を除去する必要がない。

従って、製造途上において上記ポリシリコン膜（３°）
表面が露出されずエツチング剤等により汚染されること
がないため、この汚染に伴うトランジスタの特性劣化を
防止できる利点を有している。

また、ドープＩｔ！（２＞とゲート絶縁膜用皮膜（４°
）とが非接触でゲート絶縁膜用皮膜（４°）内へのリン
原子の拡散導入が起らないため、ゲート絶縁膜（４）の
絶縁耐圧低下に伴うトランジスタの特性劣化をも防止で
きる利点を有している。

更に、ゲート絶縁膜用皮膜（４’）側に設けられた光不
透過性のモリブデン製ゲート電極（５）を介して上記ド
ープ膜（２）へ光エネルギを照射しているため、ゲート
電極（５）によって遮蔽された部位のドープＩＩ（２）
は軟化されずに絶縁性を保持している。

従って、このドープｍ１（２）を介してソース電極（６
）とドレイン電極（７）とが電気的に接続されることが
ないため、このドープ膜（２）を半導体層（３）から除
去する必要がなく、従来法に較べて製造工程数の低減が
図れ生産性が向上する利点を有している。

Ｏ匿ｍ舅 この実施例は、本発明を第４図〜第５図に示した「逆ス
タガー型」のＭＯＳ型トランジスタに適用したものであ
る。

まず、第６図（Ａ）に示すように、ガラス基板（ＩＩＯ
ＹＡガラス社製商品名Ｎ＾−４０）（１）上に、スパッ
タリング法にて厚さ１μｍの５ｉ０２拡散抑制御Ｉ（１
０）と、厚さ１０００オングストロームのモリブデン（
Ｍｏ）製ゲート電極形成用金属膜（５°）とを順次着膜
させた後、この面上のゲート電極形成部位にフォトリソ
グラフィー法によりレジスト膜（ｒ）を形成する。

次いで、エツチング処理により第６図（Ｂ）に示すよう
なゲート電極（５）を形成し、この面上に４３０℃の条
件下、減圧ＣＶＤ法により厚さ１０００オングストロー
ムのＳ　ｉ　Ｏ２製ゲート絶縁膜用皮膜（４°）を被着
しく第６図Ｃ参照）、かつ、６００℃、５時間の加熱処
理を施して上記皮膜を緻密化させた後、５５０℃の条件
下、減圧ＣＶＤ法により厚さ１０００オングストローム
の半導体層形成用のアモルファスシリコン膜を連続的に
被着させる。更に、炉中において６００℃、５時間の加
熱処理を施し、上記アモルファスシリコン膜を結晶化さ
せてポリシリコン膜（３°）とした（第６図Ｃ参照）。

尚、結晶化の方法はランプアニールやレーザアニールに
よる急速加熱法によって行ってもよい。

次に、ＰＨ３とＡｒの混合ガスを用、いたプラズマＣＶ
Ｄ法により、第６図（Ｄ）に示すように（Ｐ：Ｈ）皮膜
製のドープ膜（２）を形成した後、連続的にプラズマＣ
ＶＤ法により厚さ１０００オングストロームの５ｉｎ２
製キャップ層（１１）を被着させる。

次いで、第６図（Ｅ）に示すように上記ガラス基板（１
）の裏面側からＡｒレーザ（波長５１４５オングストロ
ーム）を照射し、ゲート電極（５）を介してポリシリコ
ン膜（３°）とドープ膜（２）の露光部位を加熱処理す
る。そして、この加熱処理により露光された部位のポリ
シリコン膜（３°）とドープｍ１（２）とが軟化すると
共にドープＩ！（２）内のリン原子が熱拡散し、このド
ープ膜（２）と隣接したポリシリコン膜（３°）にリン
原子が拡散導入されて、第６図（Ｆ）に示すようにソー
ス・ドレイン電極（６）（７）が形成される。この場合
、ポリシリコンＦ！（３’）のチャンネル部形成領域は
、ゲート電極（５）により遮蔽されて原子の拡散が起ら
ないため、この領域が導電性となることは無い。

尚、上記ガラス基板（１）面上に形成された拡散抑制膜
（１０）は、光エネルギ照射時におけるガラス基板（１
）からゲート絶縁膜用皮膜（４°）内へのナトリウムイ
オン等の拡散を防止する機能を有している。

また、この実施例においては光源としてＡｒレーザ（波
長５１４５オングストローム）が使用されているが、ガ
ラス基板（１）を構成するＨＯＹＡガラス社製商品名Ｎ
Ａ−４０のレーザ光に対する透過率を考慮してのことで
ある。

次に、第６図（Ｇ）に示すように上記キャップ層（１１
）とドープＷＡ（２）の未露光部位をエツチング処理に
より除去し、更に、この面上に、スパッタリング法によ
って厚さ７０００オングストロームのＳ　ｉ　Ｏ２製パ
シベーシヨンＩＩ！（８）を積層させると共に（第６図
Ｈ参照）、上記バッフアートフッ酸で構成されたエツチ
ング剤を用いるウェットエツチング法により上記パシベ
ーション膜（８）とゲート絶縁１１（４）にコンタクト
ホール（８１）〜（８３）を開口し、かつ、ＡＩで構成
された配線用金属（９１）〜（９３）を取付けて第４図
〜第５図、並びに、第６図（１）に示すようなｎ型のＭ
ＯＳトランジスタを得るものである。

尚、従来同様、デバイス特性改善のため配線用金属（９
１）〜（９３）形成後、水素プラズマによる水素化処理
を行ってもよい。

そして、この実施例に係る製造方法においても、上記半
導体層形成用のポリシリコン膜（３°）を中央に挟んで
ゲート絶縁膜用皮１１（４°）とドープ膜（２）とが互
いに別の面に形成されているため、ソース・ドレイン電
極を形成する際に、上記ゲート絶縁膜用皮１１（４’）
を除去する必要がない。

従って、製造途上において上記ポリシリコン膜（３”）
表面が露出されずエツチング剤等により汚染されること
がないため、この汚染に伴うトランジスタの特性劣化を
防止できる利点を有している。

また、ドープ膜（２）とゲート絶縁膜用皮膜（４°）と
が非接触でゲート絶縁膜用皮膜（４°）内へのリン原子
の拡散導入が起らないため、ゲート絶縁１（４）の絶縁
耐圧低下に伴うトランジスタの特性劣化をも防止できる
利点を有している。

更に、ゲート絶縁膜用皮１１１（４°）側に設けられた
光不透過性のモリブデン製ゲート電極（５）を介して上
記ドープ膜（２）へ光エネルギを照射しているため、ゲ
ート電極（５）によって遮蔽された部位のドープ膜（２
）は軟化されずに絶縁性を保持している。

従って、この実施例においては未露光部位のドープ膜（
２）をエツチング処理によって除去してはいるが、この
ドープ１ｌ（２＞を介してソース電極（６）とドレイン
電極（７）とが電気的に接続されることがないため、こ
のドープ膜（２）を半ポリシリコン膜（３°）から本来
除去する必要がなく、従来法に較べて製造工程数の低減
が図れ生産性が向上する利点を有している。

［発明の効果１ 本発明によれば、 半導体層を中央に挟んでゲート絶縁膜と拡散原子保持皮
膜とが互いに別の面に形成されているため、製造途上に
おいて上記半導体層の、電極形成部位を露出させる必要
がなくなると共に、ゲート絶縁膜内への拡散原子の拡散
導入も起こらず、かつ、ゲート絶縁膜側に設けられた光
不透過性のゲート電極を介して上記拡散原子保持皮膜へ
光エネルギを照射していることから、ゲート電極によっ
て遮蔽された部位の拡散原子保持皮膜は絶縁性を保持し
この拡散原子保持皮膜を介してソース電極とドレイン電
極とが電気的に接続されることがないため、この拡散原
子保持皮膜を除去する必要が無い。

従って、製造途上において半導体層表面が汚染され難く
、かつ、ゲート絶縁膜内への拡散原子の拡散導入も起ら
ないため、動作特性の優れたＭＯＳ型半導体装置を提供
できる効果を有しており、更に、ゲート絶縁膜用皮膜や
拡散原子保持皮膜を除去する必要が無いため、製造工程
数の低減が図れて生産性が向上する効果を有している。

【図面の簡単な説明】

第１図〜第６図は本発明の実施例を示しており、第１図
は第一実施例に係るＭＯＳ型トランジスタの概略斜視図
、第２図は第１図の■−■面断面図、第３図（Ａ）〜（
Ｉ）はこの第一実施例に係るＭＯＳ型トランジスタの製
造工程図を示し、また、第４図は第二実施例に係るＭＯ
Ｓ型トランジスタの概略斜視図、第５図は第４図のＶ−
ｖ面断面図、第６図（Ａ）〜（１）はこの第二実施例に
係るＭＯＳ型トランジスタの製造工程図を示しており、
また、第７図は従来の「逆スタガー型」のＭＯＳ型半導
体装置の概略斜視図、第８図は第７図の■−■而断面断
面図９図は従来の「スタガー型」のＭＯＳ型半導体装置
の概略斜視図、第１０図は第９図のＸ−Ｘ面断面図を示
し、また、第１１図（Ａ）〜（Ｃ）、第１２図（Ａ）〜
（Ｆ）、及び、第１３図（Ａ）〜（Ｈ）は、夫々、従来
のＭＯＳ型半導体装置の製造■稈を示す工程図である。 ［符号説明］ （１）・・・ガラス基板 （２）・・・ドープ膜 （３）・・・半導体層 （４）・・・ゲート絶縁膜 （５）・・・ゲート電極 （６）・・・ソース電極 （７）・・・ドレイン電極 特　許　出　願　人　富士ゼロックス株式会社代　　理
　　人　　弁理士　　中　　村　　智　　廣　（外２名
）第 ３ 図 第 図 第 ６ 図 第 図 第 ９ 図 第１０ 図 第１２図 第１１図 （、ＩＬ Ｌ 第１２図 第１３図 １１１１１１１１ 第１３図

Claims (1)

1. 【特許請求の範囲】 絶縁性基板と、この基板に設けられた半導体層と、この
   半導体層に設けられたソース・ドレイン電極と、ゲート
   絶縁膜を介し上記半導体層に対向して配設されたゲート
   電極とを備えるＭＯＳ型半導体装置の製造方法において
   、 上記半導体層の一面側にゲート絶縁膜を、その反対面側
   に３価又は５価の原子を保持する絶縁性の拡散原子保持
   皮膜を積層する積層工程と、ゲート絶縁膜側に設けられ
   た光不透過性のゲート電極を介して上記拡散原子保持皮
   膜へ光エネルギを照射し、この拡散原子保持皮膜の露光
   部位からこれと隣接する半導体層へ３価又は５価の原子
   を拡散させてソース・ドレイン電極を形成する光エネル
   ギ照射工程、 とを具備することを特徴とするＭＯＳ型半導体装置の製
   造方法。