KR20070011207A - 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스 - Google Patents

배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스 Download PDF

Info

Publication number
KR20070011207A
KR20070011207A KR1020060130880A KR20060130880A KR20070011207A KR 20070011207 A KR20070011207 A KR 20070011207A KR 1020060130880 A KR1020060130880 A KR 1020060130880A KR 20060130880 A KR20060130880 A KR 20060130880A KR 20070011207 A KR20070011207 A KR 20070011207A
Authority
KR
South Korea
Prior art keywords
wiring pattern
substrate
bank
wiring
liquid
Prior art date
Application number
KR1020060130880A
Other languages
English (en)
Other versions
KR100753954B1 (ko
Inventor
가츠유키 모리야
도시미츠 히라이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070011207A publication Critical patent/KR20070011207A/ko
Application granted granted Critical
Publication of KR100753954B1 publication Critical patent/KR100753954B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

복수의 재료를 적층하여 배선 패턴을 형성할 때에, 크랙이나 단선 등의 품질 문제를 감소시킬 수 있는 배선 패턴의 형성 방법, 디바이스의 제조 방법, 디바이스, 및 전기 광학 장치, 및 전자 기기를 제공한다.
기판(P) 위의 소정 영역에 액적 토출법을 사용하여 배선 패턴(79)을 형성하는 방법으로서, 기판(P) 위에 뱅크(B)를 돌설하는 뱅크 형성 공정과, 기판(P)에 친액성을 부여하는 공정과, 뱅크(B)에 발액성을 부여하는 공정을 갖고 있다. 또, 발액성이 부여된 뱅크(B) 사이에, 제1층째의 하지막(71)을 형성하는 공정과, 제1층째의 위에, 제2층째의 도전막(73)을 형성하는 공정과, 제2층째의 위에, 제3층째의 확산방지막(77)을 형성하는 공정을 갖고 있다. 그리고, 이들 하지막(71), 도전막(73), 확산방지막(77)으로 구성된 배선 패턴(79)을 일괄 소성하는 공정을 갖는다.
배선 패턴, 일괄 소성, 액적 토출 장치

Description

배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스{METHOD FOR FORMING WIRING PATTERN, METHOD FOR MANUFACTURING DEVICE, AND DEVICE}
　　도 1은 제1 실시 형태의 액적 토출 장치(IJ)의 개략구성을 나타내는 사시도.
　　도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하는 모식단면도.
　　도 3은 TFT 어레이 기판의 요부의 개략구성을 나타낸 평면도.
　　도 4의 (a)는 TFT의 단면도, (b)는 게이트 배선과 소스 배선이 평면적으로 교차하는 부분의 단면도.
　　도 5는 배선 패턴의 형성 방법을 나타내는 플로우 차트.
　　도 6의 (a)∼(e)는 뱅크를 형성하는 순서의 제조 공정을 나타내는 공정단면도.
　　도 7의 (f)∼(j)는 뱅크를 형성하는 순서의 제조 공정을 나타내는 공정단면도.
　　도 8는 제2 실시 형태의 배선 패턴의 형성 방법을 나타내는 플로우 차트.
　　도 9는 플라즈마 처리 장치의 개략구성도.
　　도 10은 액정 표시 장치의 대향 기판 측에서 본 평면도.
　　도 11은 도 10의 Ｈ－Ｈ’선에 따른 단면도.
　　도 12는 액정 표시 장치의 등가회로도.
　　도 13은 액정 표시 장치의 부분확대단면도.
　　도 14는 비접촉형 카드 매체의 분해사시도.
　　도 15는 휴대 전화의 사시도.
　　도 16은 정보 처리 장치의 사시도.
　　도 17은 손목 시계의 사시도.
[부호의 설명]
1…액적 토출 헤드, 10…TFT 어레이 기판, 11…게이트 전극, 12…게이트 배선, 14…드레인 전극, 16…소스 배선, 17…소스 전극, 19…화소 전극, 28…절연막, 29…절연막, 30…디바이스로서의 TFT, 31…형성 재료, 32…HMDS층, 34…뱅크(B, B) 사이에 형성된 홈부, 35…뱅크(B, B) 사이에 형성된 바닥부, 71…제1 배선 패턴으로서의 하지막, 73…제2 배선 패턴으로서의 도전막, 77…제3 배선 패턴으로서의 확산방지막, 79…배선 패턴, 100…전기 광학 장치로서의 액정 표시 장치, 600…전자 기기로서의 휴대 전화, 700…전자 기기로서의 정보 처리 장치, 800…전자 기기로서의 손목 시계, B…뱅크, IJ…액적 토출 장치, L…액적, P…기판, X(X1, X2, X3)…배선 패턴용 기능액.
본 발명은 배선 패턴의 형성 방법, 디바이스의 제조 방법, 디바이스, 및 전기 광학 장치, 및 전자 기기에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 배선을 갖는 디바이스 제조에는, 예를 들면, 포토리소그래피법이 사용되고 있다. 이 포토리소그래피법은 미리 도전막을 형성한 기판 위에 레지스트라고 불리는 감광재를 도포하고, 회로 패턴에 광을 조사하여 노광∼현상하고, 레지스트 패턴에 따라 도전막을 에칭함으로써 박막의 배선 패턴을 형성하는 것이다. 이 포토리소그래피법은 진공 장치 등의 대규모 설비와 복잡한 공정을 필요로 하고, 또 재료 사용 효율도 수％ 정도로 대부분을 폐기하지 않을 수 없어, 제조 코스트가 높다.
예를 들면, 특허문헌 1에 개시되어 있는 바와 같이, 액적 토출 헤드로부터 액체 재료인 기능액을 액적 모양으로 토출하는 액적 토출법을 사용하여 기판 위에 배선 패턴을 형성하는 방법이 제안되어 있다. 이 방법에서는, 금속 미립자 등의 도전성 미립자를 분산시킨 배선 패턴용 기능액을 기판에 직접 패턴의 형성 영역에 배치하고, 그 후, 열처리나 레이저 조사를 행하여 박막의 도전막 패턴으로 변환한다. 이 방법에 의하면, 포토리소그래피가 불필요하게 되어, 프로세스가 대폭 간단한 것으로 됨과 함께, 원재료의 사용량도 적게 요한다는 메리트가 있다(예를 들면, 특허문헌 1 참조).
[특허문헌 1] 미국 특허 제5132248호
그러나, 상기 종래의 배선 패턴의 형성 방법을 사용하여 복수의 재료를 적층한 배선 패턴을 형성하는 경우, 예를 들면, 2종류의 재료를 사용하여 2층 구조의 적층막의 배선 패턴을 제조하는 경우, 제1 기능액을 배치하고 나서, 이 제1 기능액 을 소성하여 제1층째의 배선 패턴을 얻는다. 다음에, 이 제1층째의 배선 패턴 위에, 제2 기능액을 배치하고 나서, 이 제2 기능액을 소성하여 제2층째의 배선 패턴을 얻는다. 이와 같이 하여, 2층 구조의 적층막의 배선 패턴을 형성하고 있었다. 제2층째의 배선 패턴을 소성할 때에는, 제1층째의 배선 패턴도 소성되어 버렸다. 결국, 제1층째와 제2층째의 배선 패턴에는 열이력에 차이가 있었다. 이 열이력의 차이에 의해, 제1층째의 내부에 보이드(공극)가 발생해버리는 경향이 있었다. 이 보이드의 영향으로 금속 입자가 균일하게 성장하지 않게 되어, 결과적으로는 제1층째의 배선 패턴이 요철로 되어버렸다. 이 요철의 영향을 받아, 제2층째의 배선 패턴 소성 후에 얻어진 적층막의 막두께 분포가 불균일하게 되어, 적층막의 배선 패턴의 평탄성을 확보할 수 없었다. 그리고, 크랙이나 단선 등의 품질 문제가 발생할 우려가 있었다. 또, 예를 들면, 3종류의 재료를 사용하여 3층 구조의 적층막의 배선 패턴을 형성하는 경우라도 같은 경향이었다. 그 결과, 3층 구조의 적층막의 막두께 분포가 불균일하게 되어, 배선 패턴의 평탄성을 확보하는 것이 보다 곤란했다. 즉, 적층하는 막이 다층막으로 되면 될수록, 적층막의 막두께 분포가 불균일하게 되는 경향이었다.
본 발명의 목적은, 복수의 재료를 적층하여 배선 패턴을 형성할 때에, 크랙이나 단선 등의 품질 문제를 감소시킬 수 있는 배선 패턴의 형성 방법, 디바이스의 제조 방법, 디바이스, 및 전기 광학 장치, 및 전자 기기를 제공하는 것이다.
본 발명의 배선 패턴 형성 방법은 기판 위의 소정 영역에 액적 토출법을 사 용하여 배선 패턴을 형성하는 방법으로서, 상기 기판 위의 상기 소정 영역을 둘러싸는 뱅크를 형성하는 공정과, 상기 뱅크로 둘러싸인 영역에 상기 배선 패턴의 재료를 함유하는 제1 기능액을 토출하여 제1 배선 패턴을 형성하는 공정과, 상기 제1 배선 패턴 위에 제2 기능액을 토출하여 제2 배선 패턴을 형성하는 공정과, 상기 제1 배선 패턴과 상기 제2 배선 패턴을 포함하는 복수층의 상기 배선 패턴을 일괄 소성하는 공정을 갖는 것을 특징으로 한다.
이 발명에 의하면, 뱅크에 의해 구획 형성된 소정 영역에 제1 기능액과 제2 기능액을 도포하여, 제1 배선 패턴과 제2 배선 패턴을 형성한다. 그리고, 이들 적층된 배선 패턴을 동시에 또한 일괄 소성 처리하므로, 가열 회수가 일회로 끝나므로, 작업이 간략화할 수 있다. 일괄 소성에 의해, 보이드(공극)의 발생을 억제할 수 있으므로, 각층의 금속 입자가 성장할 때에, 성장의 균일화가 도모되게 되어, 요철이 적은 막을 형성할 수 있다. 요철이 적은 막이 되므로, 적층막의 막두께의 균일성이 향상한다. 또한, 요철에 의해 일어나는 크랙이나 단선 등의 불량이 발생하기 어려워진다. 또, 3층이나 4층 등을 포함하는 복수층의 적층막으로 해도, 크랙이나 단선 등의 불량이 적은 배선 패턴을 형성할 수 있다.
본 발명의 배선 패턴 형성 방법은, 상기 제1 배선 패턴을 형성하는 공정이, 상기 제1 기능액을 토출한 후에, 상기 제1 배선 패턴을 프리베이킹(pre-baking)하는 공정을 포함하며, 상기 제2 배선 패턴을 형성하는 공정에서는, 상기 프리베이킹된 상기 제1 배선 패턴 위에, 상기 제2 기능액을 토출하여 상기 제2 배선 패턴을 형성하는 것이 바람직하다.
이 발명에 의하면, 제1 기능액을 토출한 후에, 프리베이킹하는 공정이 있으므로, 제1 배선 패턴이 어느 정도 고화(固化)하여 있다. 제2 기능액을 토출하여 적층막을 형성할 때에, 제1 배선 패턴이 어느 정도 굳어 있으므로, 제1 기능액과 제2 기능액이 혼입하기 어려워진다.
본 발명의 배선 패턴 형성 방법은, 상기 제2 배선 패턴을 형성하는 공정에서는, 상기 제2 기능액을 토출하기 전에, 상기 뱅크에 발액성을 부여하는 공정을 포함하는 것이 바람직하다.
이 발명에 의하면, 중간 건조하여 기능액 중의 분산매를 증발한 때에, 뱅크도 건조되어 버리므로, 뱅크 표면의 발액성이 저하하는 경향으로 되나, 뱅크에 발액성을 부여하는 공정이 있으므로, 뱅크의 발액성을 회복할 수 있다. 뱅크의 발액성을 회복할 수 있으면, 묘화시에, 뱅크로 둘러싸인 영역보다 크기가 큰 기능액이 영역에 착탄해도, 뱅크에 기능액이 튕겨져, 뱅크로 둘러싸인 영역에 기능액이 수납되기 쉬워진다. 따라서, 뱅크로 둘러싸인 영역에 기능액이 정도(精度) 좋게 채워지므로, 요철이 적은 배선 패턴을 형성할 수 있다.
본 발명의 배선 패턴 형성 방법은, 상기 제2 배선 패턴을 형성하는 공정 후이고, 상기 일괄 소성하는 공정 전에, 상기 제2 배선 패턴 위에 제3 기능액을 토출하여 제3 배선 패턴을 형성하는 공정을 더 구비하고, 상기 복수층의 상기 배선 패턴을 일괄 소성하는 공정에서는, 상기 기판 위에 적층된, 상기 제1 배선 패턴으로서의 하지층(下地層)과, 상기 제2 배선 패턴으로서의 도전층과, 상기 제3 배선 패턴으로서의 확산방지층을 일괄 소성하는 것이 바람직하다.
이 발명에 의하면, 하지층과 도전층과 확산방지층을 갖는 3층의 배선 패턴을 용이하게 형성할 수 있다. 또한, 단선 등의 품질 문제가 감소하므로, 성능 열화가 적은 배선 패턴을 형성할 수 있다. 그리고, 기판에는 하지층이 형성되어 있으므로 기판과 도전층의 밀착성을 높일 수 있으므로 벗겨지기 어렵다. 도전성을 갖는 도전층이 통전 가능하므로, 회로 배선으로서 사용할 수 있으므로, 각종 디바이스를 제조할 수 있다. 또한, 확산방지층이 도전층의 위에 형성되어 있으므로, 절연막 등에 도전층이 확산함에 기인하는 성능 열화 등의 불량을 적게 할 수 있다.
본 발명의 디바이스의 제조 방법은, 기판 위의 소정 영역에 액적 토출법을 사용하여 배선 패턴이 형성된 디바이스의 제조 방법으로서, 상기 기판 위에, 상술한 상기 배선 패턴 형성 방법을 사용하여 상기 배선 패턴을 형성하는 것을 특징으로 한다.
이 발명에 의하면, 상술한 바와 같이 요철이 적은 배선 패턴이 얻어지므로, 크랙이나 단선 등의 품질 문제가 적은 디바이스를 제조할 수 있다. 예를 들면, 스위칭 소자와 같은 배선 패턴을 갖는 디바이스를 용이하게 제조하는 것이 가능하게 된다.
본 발명의 디바이스의 제조 방법은, 상기 기판 위에, 상기 배선 패턴으로서 게이트 전극 및 게이트 배선 중 적어도 어느 한쪽을 형성하는 것이 바람직하다.
이 발명에 의하면, 크랙이나 단선 등의 품질 문제가 적은 게이트 전극 및 게이트 배선 등을 형성할 수 있다. 예를 들면, 게이트 전극 및 게이트 배선 등이 형성된 TFT 디바이스를 제공할 수 있다.
본 발명의 디바이스의 제조 방법은, 상기 기판 위에, 상기 배선 패턴으로서 소스 및 소스 배선 중 적어도 어느 한쪽을 형성하는 것이 바람직하다.
이 발명에 의하면, 크랙이나 단선 등의 품질 문제가 적은 소스 및 소스 배선 등을 형성할 수 있다. 예를 들면, 소스 및 소스 배선 등이 형성된 TFT 디바이스를 제공할 수 있다.
본 발명의 디바이스는 상술한 디바이스의 제조 방법을 사용하여 형성되어 있는 것을 특징으로 하는 디바이스이다.
이 발명에 의하면, 상술한 바와 같은 크랙이나 단선 등의 품질 문제를 저감하는 것이 가능하므로, 보다 고정세한 디바이스를 제공할 수 있다.
본 발명의 전기 광학 장치는 상술한 디바이스를 구비하고 있는 것을 특징으로 한다.
이 발명에 의하면, 크랙이나 단선 등의 품질 문제를 저감하는 것이 가능한 디바이스를 갖고 있으므로, 크랙이나 단선 등에 의한 성능 열화가 적고, 신뢰성이 높은 전기 광학 장치를 제공할 수 있다.
본 발명의 전자 기기는 상술한 전기 광학 장치를 구비하고 있는 것을 특징으로 한다.
이 발명에 의하면, 크랙이나 단선 등에 의한 성능 열화가 적고, 신뢰성이 높은 전기 광학 장치를 갖고 있으므로, 고정도이며 소형화가 가능한 전자 기기를 제공할 수 있다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 배선 패턴의 형성 방법, 디바이스, 디바이스의 제조 방법 및 전기 광학 장치 및 전자 기기에 관하여 실시 형태를 들어, 첨부 도면에 따라 상세하게 설명한다.
(제1 실시 형태)
본 실시 형태에서는, 액적 토출법에 의해 액적 토출 헤드의 토출 노즐로부터 도전성 미립자를 함유하는 배선 패턴용 기능액 X를 액적 모양으로 토출하여, 기판 위에 배선 패턴에 따라 형성된 뱅크 사이에 복수의 도전막으로 이루어지는 배선 패턴을 형성하는 경우의 예를 사용하여 설명한다. 여기서, 본 발명의 특징적인 구성 및 방법에 관하여 설명하기 전에, 우선, 액적 토출 방법에서 사용되는 배선 패턴용 기능액, 기판, 액적 토출 방법, 액적 토출 장치에 관하여 차례로 설명한다.
＜배선 패턴용 기능액에 관하여＞
배선 패턴용 기능액 X는 도전성 미립자를 분산매에 분산시킨 분산액으로 이루어지는 것이다. 본 실시 형태에서는, 도전성 미립자로서, 예를 들면, 금, 은, 구리, 철, 크롬, 망간, 몰리브덴, 티탄, 팔라듐, 텅스텐, 및 니켈 중 어느 것을 함유하는 금속 미립자 이외, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자는 분산성을 향상시키기 위해, 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은 1 nm 이상 0.1 ㎛ 이하인 것이 바람직하다. 0.1 ㎛ 보다 크면 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 일어날 우려가 있다. 또, 1 nm 보다 작으면 도전성 미립자에 대한 코팅제의 체적비가 커져서, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
분산매로서는 상기 도전성 미립자를 분산할 수 있는 것으로 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 자일렌, 시멘(cymene), 듀렌(durene), 인덴, 디펜텐(dipentene), 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸술폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또 액적 토출법에의 적용의 용이함의 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하며, 보다 바람직한 분산매로서는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02 N/m 이상 0.07 N/m 이하의 범위 내인 것이 바람직하다. 액적 토출법에 의해 액체를 토출할 때, 표면장력이 0.02 N/m 미만이면, 기능액 조성물의 토출 노즐면에 대한 젖음성이 증대하기 때문에 비행 곡선이 생기기 쉬워지며, 0.07 N/m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정하지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가하면 좋다. 비이온계 표면장력 조절제는 액체의 기판에의 젖음성을 향상시켜, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는 필요에 따라, 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유해도 좋다.
상기 분산액의 점도는 1 mPa·s 이상 50 mPa·s 이하인 것이 바람직하다. 액적 토출법을 사용하여 액체 재료를 액적으로서 토출할 때, 점도가 1 mPa·s보다 작을 경우에는 토출 노즐 주변부가 기능액의 유출에 의해 오염되기 쉽고, 또 점도가 50 mPa·s 보다 큰 경우는 토출 노즐 구멍에서의 막힘 빈도가 높아져서 원활한 액적의 토출이 곤란하게 된다.
＜기판에 관하여＞
배선 패턴이 형성되는 기판으로서는 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
＜액적 토출법에 관하여＞
여기서, 액적 토출법의 토출 기술로서는 대전 제어 방식, 가압 진동 방식, 전기 기계 변환 방식, 전기 열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하여, 편향(偏向) 전극으로 재료의 비상(飛翔) 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또 가압 진동 방식은 재료에 30 kg/cm2 정도의 초고압을 인가하여 토출 노즐 선단 측에 재료를 토 출시키는 것이며, 제어 전압을 걸지 않을 경우에는 재료가 직진하여 토출 노즐로부터 토출되며, 제어 전압을 걸면 재료 간에 정전적인 반발이 일어나서, 재료가 비산하여 토출 노즐로부터 토출되지 않는다. 또 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아서 변형하는 성질을 이용한 것으로, 피에조 소자가 변형함에 의해 재료를 저장한 공간에 가요 물질을 거쳐 압력을 주어, 이 공간으로부터 재료를 압출하여 토출 노즐로부터 토출시키는 것이다.
또 전기 열 변환 방식은 재료를 저장한 공간 내에 마련한 히터에 의해, 재료를 급격하게 기화시켜 버블(泡)을 발생시켜, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미소 압력을 가하여, 토출 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가함으로써 재료를 인출(引出)하는 것이다. 또 이밖에, 전장(電場)에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용가능하다. 액적 토출법은 재료의 사용에 낭비가 적고, 더구나 소망 위치에 소망 양의 재료를 적확하게 배치할 수 있다는 이점을 갖는다. 또, 액적 토출법에 의해 토출되는 액체 재료의 한 방울의 중량은 예를 들면 1∼300 나노그램이다.
다음에 본 발명에 의한 디바이스를 제조할 때에 사용되는 디바이스 제조 장치에 관하여 설명한다. 이 디바이스 제조 장치로서는 액적 토출 헤드로부터 기판에 대하여 액적을 토출(적하)함에 의해 디바이스를 제조하는 액적 토출 장치가 사용된다.
<액적 토출 장치에 관하여>
도 1은 액적 토출 장치(IJ)의 개략적인 구성을 나타내는 사시도이다. 액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드 축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(基台)(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 기능액이 배치되는 기판(P)을 지지하는 것이며, 기판(P)을 기준 위치에 고정하는 도면에 나타내지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 아랫면에 X축 방향으로 나란히 일정 간격으로 마련되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판(P)에 대하여, 상술한 도전성 미립자를 함유하는 기능액이 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드 축(5)은 기대(9)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액적 토출 헤드(1)에 액적 토출 제어용의 전압을 공급한다. 또 제어 장치(CONT)는 X축 방향 구동 모터(2)에 대하여 액적 토출 헤드(1)의 X축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급함과 함께, Y축 방향 구동 모터(3)에 대하여 스테이지(7)의 Y축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것으로서, 도면에 나타나 있지 않은 Y축 방향 구동 모터를 구비하고 있다. 이 Y축 방향 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드 축(5)에 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는 여기서는 램프 어닐에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 위에 도포된 기능액에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, 이하의 설명에 있어서, Y축 방향을 주사 방향, Y축 방향과 직교하는 X축 방향을 비주사 방향으로 한다. 따라서 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 X축 방향으로 일정 간격으로 나란히 마련되어 있다. 또, 도 1에서는 액적 토출 헤드(1)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여, 기판(P)의 진행 방향에 대하여 교차시키도록 해도 좋다. 이렇게 하면, 액적 토출 헤드(1)의 각도를 조정함으로써 노즐 사이의 피치를 조절할 수 있 다. 또 기판(P)과 노즐면의 거리를 임의로 조절 가능하게 해도 좋다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다. 도 2에 있어서, 액체 재료(배선 패턴용 기능액 X)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 마련되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)을 거쳐 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있으며, 이 구동 회로(24)를 거쳐 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시킴에 의해, 액체실(21)이 변형하여, 토출 노즐(25)로부터 액체 재료가 액적(L)으로서 토출된다. 이 경우, 인가 전압의 값을 변화시킴에 의해 피에조 소자(22)의 변형량이 제어된다. 또 인가 전압의 주파수를 변화시킴에 의해 피에조 소자(22)의 변형 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주지 않는다는 이점을 갖는다.
다음에 본 실시 형태의 배선 패턴의 형성 방법을 사용하여 제조되는 장치의 1 예인 박막 트랜지스터(TFT(Thin Film Transistor))에 관하여 설명한다. 도 3은 TFT 어레이 기판의 TFT 1개를 포함하는 일부분의 개략적인 구성을 나타낸 평면도이다. 도 4의 (a)는 TFT의 단면도이며, 도 4의 (b)는 게이트 배선과 소스 배선이 평면적으로 교차하는 부분의 단면도이다.
도 3에 나타내는 바와 같이, TFT(30)를 갖는 TFT 어레이 기판(10) 위에는 게이트 배선(12)과, 소스 배선(16)과, 드레인 전극(14)과, 드레인 전극(14)에 전기적으로 접속하는 화소 전극(19)을 구비하고 있다. 게이트 배선(12)은 X축 방향으로 뻗도록 형성되며, 그 일부가 Y축 방향으로 뻗도록 형성되어 있다. 그리고 Y축 방향으로 뻗은 게이트 배선(12)의 일부가 게이트 전극(11)으로서 사용되고 있다. 또, 게이트 전극(11)의 폭은 게이트 배선(12)의 폭보다도 좁게 되어 있다. 그리고 이 게이트 배선(12)이, 본 실시 형태의 배선 패턴 형성 방법으로 형성된다. 또 Y축 방향으로 뻗도록 형성된 소스 배선(16)의 일부는 폭넓게 형성되어 있어, 이 소스 배선(16)의 일부가 소스 전극(17)으로서 사용되고 있다.
도 4에 나타내는 바와 같이, 게이트 배선(12)은 기판(P) 위에 마련된 뱅크(B) 사이에 형성되어 있다. 게이트 배선(12) 및 뱅크(B)는 절연막(28)으로 덮여 있으며, 절연막(28) 위에 소스 배선(16)과 소스 전극(17)과 드레인 전극(14)과 뱅크(B1)가 형성되어 있다. 게이트 배선(12)은 절연막(28)에 의해, 소스 배선(16)과 절연되어 있으며, 게이트 전극(11)은 절연막(28)에 의해, 소스 전극(17) 및 드레인 전극(14)과 절연되어 있다. 소스 배선(16)과 소스 전극(17)과 드레인 전극(14)은 절연막(29)으로 덮여 있다.
다음에, 본 실시 형태의 배선 패턴의 형성 방법에 관하여 설명한다. 도 5는 본 실시 형태에 의한 배선 패턴의 형성 방법의 1 예를 나타내는 플로우 차트이다. 도 6의 (a)∼(e) 및 도 7의 (f)∼(j)는, 뱅크를 형성하는 순서의 제조 공정을 나타내는 공정단면도이다.
본 실시 형태에 의한 배선 패턴의 형성 방법은, 상술한 배선 패턴용 기능액 X를 기판 위에 배치하고, 기판 위에 배선막을 형성하여, 배선 패턴(79)을 형성하는 것이다.
도 5에 나타내는 바와 같이, 스텝 S1은 기판(P) 위에 배선 패턴(79)의 형상에 따른 오목부를 형성하도록 뱅크(B)를 돌설(突設)하는 뱅크 형성 공정이며, 다음의 스텝 S2는 기판(P)에 친액성을 부여하는 친액화 처리 공정이며, 다음의 스텝 S3은 뱅크(B)에 발액성을 부여하는 발액화 처리 공정이다. 또, 다음의 스텝 S4는 발액성을 부여한 뱅크 사이에, 제1층째의 배선 패턴으로서의 하지막(71)을 형성하기 위한 배선 패턴용 기능액(X1)을 배치하는 제1 기능액 배치 공정이다. 다음의 스텝 S5는 제1 기능액을 건조시켜 분산매를 제거하기 위한 중간 건조 공정이다. 다음의 스텝 S6은 제1층째의 배선 패턴 위에, 제2층째의 배선 패턴으로서의 도전막(73)을 형성하기 위한 배선 패턴용 기능액(X2)을 배치하는 제2 기능액 배치 공정이다. 다음의 스텝 S7은 제2 기능액을 건조시켜 분산매를 제거하기 위한 중간 건조 공정이다. 다음의 스텝 S8은 제2층째의 배선 패턴 위에, 제3층째의 배선 패턴으로서의 확산방지막(77)을 형성하기 위한 배선 패턴용 기능액(X3)을 배치하는 제3 기능액 배치 공정이다. 그리고, 최후의 스텝 S9는, 이들 하지막(71), 도전막(73), 확산방지막(77)으로 구성된 배선 패턴(79)을 일괄 소성하는 소성 공정이다.
이하, 각 스텝의 공정마다 상세하게 설명한다. 본 실시 형태에서는 기판(P)으로서 유리 기판이 사용된다. 제일 처음, 스텝 S1의 뱅크 형성 공정에 관하여 설명한다. 도 6의 (a)에 나타내는 바와 같이, 이 뱅크 형성 공정에서는 우선, 뱅크(B)의 형성 재료를 도포하기 전에 표면 개질 처리로서, 기판(P)에 대하여 HMDS 처리가 행해진다. HMDS 처리는 헥사메틸디실라잔((CH3)3SiNHSi(CH3)3)을 증기상(蒸 氣狀)으로 하여 도포하는 방법이다. 이에 의해, 뱅크(B)와 기판(P)의 밀착성을 향상하는 밀착층으로서의 HMDS층(32)이 기판(P) 위에 형성된다.
뱅크(B)는 칸막이 부재로서 기능하는 부재이며, 뱅크(B)의 형성은 포토리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면 포토리소그래피법을 사용하는 경우는 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등 소정의 방법으로, 기판(P)의 HMDS층(32) 위에 뱅크(B)의 높이에 맞추어 뱅크(B)의 형성 재료(31)을 도포하고, 그 위에 레지스트 층을 도포한다. 그리고, 뱅크(B)의 형상(배선 패턴 형상)에 맞추어 마스크를 하고 레지스트를 노광·현상함에 의해 뱅크(B)의 형상에 맞춘 레지스트를 남긴다. 마지막으로 에칭하여 마스크 이외 부분의 뱅크(B)의 형성 재료를 제거한다.
도 6의 (b)에 나타내는 바와 같이, 배선 패턴 형성 예정 영역의 주변을 둘러싸도록 뱅크(B, B)가 돌설된다. 또, 이와 같이 하여 형성되는 뱅크(B, B)로서는, 그 상부 측의 폭이 좁고, 바닥부 측의 폭이 넓은 테이퍼 모양으로 하는 것이, 후술하는 바와 같이 뱅크(B, B) 사이의 홈부에 기능액의 액적이 유입하기 쉽게 되므로 바람직하다.
본 실시 형태의 배선 패턴의 형성 방법에서는, 뱅크(B)의 형성 재료로서, 무기질 재료가 사용된다. 무기질 재료에 의해 뱅크(B)를 형성하는 방법으로서는, 예를 들면, 각종 코팅법이나 CVD법(화학적 기상 성장법) 등을 사용하여 기판(P) 위에 무기질 재료로 이루어지는 층을 형성한 후, 에칭이나 애싱 등에 의해 패터닝하여 소정 형상의 뱅크(B)를 얻을 수 있다. 또, 기판(P)과는 별도의 물체 위에 뱅크(B) 를 형성하고, 그것을 기판(P) 위에 배치해도 좋다.
뱅크(B)의 형성 재료로서는 기능액에 대하여 발액성을 나타내는 재료라도 좋고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하고 하지 기판과의 밀착성이 좋고 포토리소그래피에 의해 패터닝하기 쉬운 절연 유기 재료라도 좋다. 무기질의 뱅크(B)의 형성 재료로서는, 예를 들면, 실리카 유리, 알킬실록산 폴리머, 알킬실세스키옥산(alkylsilsesquioxane) 폴리머, 수소화 알킬실세스키옥산 폴리머, 폴리아릴에테르 중 어느 것을 함유하는 스핀 온 유리막(spin-on glass film), 다이아몬드막, 및 불소화 아모퍼스 탄소막 등을 들 수 있다. 또, 무기질의 뱅크(B)의 형성 재료로서, 예를 들면 에어로겔(aerogel), 다공질 실리카 등을 사용해도 된다.
또, 뱅크(B)의 형성 재료로서, 유기질 재료를 사용할 수도 있다. 뱅크(B)를 형성하는 유기 재료로서는, 기능액에 대하여 발액성을 나타내는 재료라도 좋고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하고 기판과의 밀착성이 좋고 포토리소그래피에 의해 패터닝하기 쉬운 절연 유기 재료라도 좋다. 예를 들면, 아크릴 수지, 폴리아미드 수지, 올레핀 수지, 페놀 수지, 멜라민 수지 등의 고분자 재료를 사용하는 것이 가능하다. 혹은, 무기 골격(실록산 결합)을 주쇄로 유기기를 갖는 재료라도 좋다.
기판(P) 위에 뱅크(B, B)가 형성되면, 불산 처리가 행해진다. 불산 처리는 예를 들면 2.5% 불산 수용액으로 에칭을 행함으로써 뱅크(B, B) 사이의 HMDS층(32)을 제거하는 처리이다. 불산 처리에서는 뱅크(B, B)가 마스크로서 기능하여, 도 6 의 (c)에 나타내는 바와 같이, 뱅크(B, B) 사이에 형성된 홈부(34)의 바닥부(35)에 있는 유기물인 HMDS층(32)이 제거되어, 기판(P)이 노출한다.
다음에, 스텝 S2의 친액화 처리 공정에 관하여 설명한다. 이 친액화 처리 공정에서는, 뱅크(B, B) 사이의 바닥부(35)(기판(P)의 노출부)에 친액성을 부여하는 친액화 처리가 행하여진다. 친액화 처리 공정으로서는, 자외선을 조사하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있다. 본 실시 형태에서는 O2 플라즈마 처리를 실시한다.
O2 플라즈마 처리는, 기판(P)에 대하여 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사한다. O2 플라즈마 처리의 조건의 1 예로서, 예를 들면 플라즈마 파워가 50∼1000 W, 산소 가스 유량이 50∼100 mL/min, 플라즈마 방전 전극에 대한 기판(P)의 상대 이동 속도가 0.5∼10 mm/sec, 기판 온도가 70∼90℃이다.
그리고, 기판(P)이 유리 기판인 경우, 그 표면은 배선 패턴용 기능액 X에 대하여 친액성을 갖고 있으나, 본 실시 형태와 같이 O2 플라즈마 처리나 자외선 조사 처리를 행함으로써, 뱅크(B, B) 사이에서 노출하는 기판(P)의 표면(바닥부(35))의 친액성을 더 높일 수 있다. 여기서, 뱅크(B, B) 사이의 바닥부(35)의 기능액에 대한 접촉각이 15도 이하로 되도록, O2 플라즈마 처리나 자외선 조사 처리가 행해지는 것이 바람직하다.
도 9는 O2 플라즈마 처리할 때에 사용하는 플라즈마 처리 장치의 1 예를 나 타내는 개략구성도이다. 도 9에 나타내는 플라즈마 처리 장치는, 교류 전원(41)에 접속된 전극(42)과, 접지 전극인 시료 테이블(40)을 갖고 있다. 시료 테이블(40)은 시료인 기판(P)을 지지하면서 Ｙ축 방향으로 이동 가능하게 되어 있다. 전극(42)의 아랫면에는, 이동 방향과 직교하는 X축 방향으로 뻗은 2개의 평행한 방전 발생부(44，44)가 돌설되어 있음과 함께, 방전 발생부(44)를 둘러싸도록 유전체 부재(45)가 마련되어 있다. 유전체 부재(45)는 방전 발생부(44)의 이상 방전을 방지하는 것이다. 그리고, 유전체 부재(45)를 포함하는 전극(42)의 아랫면은 대략 평면 모양으로 되어 있으며, 방전 발생부(44) 및 유전체 부재(45)와 기판(P)과의 사이에는 작은 공간(방전 캡)이 형성되도록 되어 있다. 또, 전극(42) 중앙에는 X축 방향으로 가늘고 길게 형성된 처리 가스 공급부의 일부를 구성하는 가스 분출구(46)가 마련되어 있다. 가스 분출구(46)는 전극 내부의 가스 통로(47) 및 중간 챔버(48)를 거쳐 가스 도입구(49)에 접속하여 있다.
가스 통로(47)를 통하여 가스 분출구(46)로부터 분사된 처리 가스를 함유하는 소정 가스는, 상기 공간 중을 이동 방향(Ｙ축 방향)의 전방 및 후방으로 나뉘어 흘러, 유전체 부재(45)의 전단 및 후단으로부터 외부로 배기된다. 이와 동시에, 교류 전원(41)으로부터 전극(42)에 소정 전압이 인가되어, 방전 발생부(44，44)와 시료 테이블(40) 사이에서 기체 방전이 발생한다. 그리고, 이 기체 방전에 의해 생성되는 플라즈마로 상기 소정 가스의 여기활성종이 생성되어, 방전 영역을 통과하는 기판(P)의 표면 전체가 연속적으로 처리된다.
본 실시 형태에서는, 상기 소정 가스는, 처리 가스인 산소(O2)와, 대기압 근방의 압력 하에서 방전을 용이하게 개시시키고 또한 안정하게 유지하기 위한 헬륨(He), 아르곤(Ar) 등의 희귀 가스(rare gas)나 질소(N2) 등의 불활성 가스를 혼합한 것이다. 특히, 처리 가스로서 산소를 사용함에 의해, 뱅크(B, B) 사이의 바닥부(35)에 있어서의 뱅크(B) 형성시의 유기물(레지스트나 HMDS) 잔사를 제거할 수 있다. 즉, 상기 불산 처리로는 뱅크(B, B) 사이의 바닥부(35)의 HMDS(유기물)이 완전히 제거되지 않는 경우가 있다. 혹은, 뱅크(B, B) 사이의 바닥부(35)에 뱅크(B)형성시의 레지스트(유기물)가 남아 있는 경우도 있다. 그래서, O2 플라즈마 처리를 행함에 의해, 뱅크(B, B) 사이의 바닥부(35)의 잔사가 제거된다.
또, 여기서는, 불산 처리를 행함으로써 HMDS층(32)을 제거하도록 설명했지만, O2 플라즈마 처리 혹은 자외선 조사 처리에 의해 뱅크(B, B) 사이의 바닥부(35)의 HMDS층(32)을 충분히 제거할 수 있기 때문에, 불산 처리는 행하지 않아도 좋다. 또, 여기서는, 친액화 처리로서 O2 플라즈마 처리 또는 자외선 조사 처리의 어느 한쪽을 행하도록 설명했지만, 물론, O2 플라즈마 처리와 자외선 조사 처리를 조합시켜도 좋다.
다음에, 스텝 S3의 발액화 처리 공정에 관하여 설명한다. 이 발액화 처리 공정에서는, 뱅크(B)에 대하여 발액화 처리를 행하여, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 사불화탄소(테트라플루오로메탄)를 처리 가스로 하는 플 라즈마 처리법(CF4 플라즈마 처리법)을 채용한다. CF4 플라즈마 처리의 조건은, 예를 들면 플라즈마 파워가 50∼1000 W, 4불화탄소 가스 유량이 50∼100 mL/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5∼20 mm/sec, 기체 온도가 70∼90℃로 된다. 또, 처리 가스로서는 테트라플루오로메탄에 한하지 않고, 다른 플루오로카본계의 가스, 또는, SF6나 SF5CF3 등의 가스도 사용할 수 있다. CF4 플라즈마 처리에는, 도 9를 참조하여 설명한 플라즈마 처리 장치를 사용할 수 있다.
이와 같은 발액화 처리를 행함에 의해, 뱅크(B, B)에는 이를 구성하는 수지 중에 불소기가 도입되어, 뱅크(B, B)에 대하여 높은 발액성이 부여된다. 또, 상술한 친액화 처리로서의 O2 플라즈마 처리는, 뱅크(B)의 형성 전에 행해도 좋지만, O2 플라즈마에 의한 전처리가 된 편이 보다 불소화(발액화)되기 쉬운 성질이 있으므로, 뱅크(B)를 형성한 후에 O2 플라즈마 처리하는 것이 바람직하다.
또, 뱅크(B, B)에 대한 발액화 처리에 의해, 앞서 친액화 처리한 뱅크(B, B) 사이의 기판(P) 노출부에 대하여 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나지 않으므로, 기판(P)은 그 친액성, 즉, 젖음성이 실질상 손상되지 않는다.
상술한 친액화 처리 공정 및 발액화 처리 공정에 의해, 뱅크(B)의 발액성이 뱅크(B, B) 사이의 바닥부(35)의 발액성보다 높아지도록 표면 개질 처리된 것으로 된다. 또, 여기서는 친액화 처리로서 O2 플라즈마 처리를 행하고 있으나, 상술한 바와 같이, 기판(P)이 유리 등으로 이루어지는 경우에는 발액화 처리에 의한 불소기의 도입이 일어나지 않으므로, O2 플라즈마 처리를 행하지 않고 CF4 플라즈마 처리만을 행함에 의해서도 뱅크(B)의 발액성을 뱅크(B, B) 사이의 바닥부(35)보다 높게 할 수 있다.
다음에, 스텝 S4의 제1 기능액 배치 공정에 관하여 설명한다. 이 제1 기능액 배치 공정에서는, 상기한 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴용 기능액(X1)의 액적(L)이 기판(P) 위의 뱅크(B, B) 사이에 배치된다. 도 6의 (d)에 나타내는 바와 같이, 제1 기능액 배치 공정에서는, 액적 토출 헤드(1)로부터 배선 패턴용 기능액(X1)을 토출한다. 액적 토출 헤드(1)는 뱅크(B, B) 사이의 홈부(34)를 향하여 배선 패턴용 기능액(X1)을 토출하여 홈부(34) 내에 배선 패턴용 기능액(X1)을 배치한다. 이 때, 액적(L)이 토출되는 배선 패턴 형성 예정 영역(즉, 홈부(34))은 뱅크(B, B)로 둘러싸여 있으므로, 액적(L)이 소정 위치 이외로 퍼지는 것을 저지할 수 있다.
본 실시 형태에서는, 뱅크(B, B) 사이의 홈부(34)의 폭(W)(여기서는, 홈부(34)의 개구부에 있어서의 폭)은 기능액의 액적(L)의 직경(D)과 거의 동등하게 설정되어 있다. 또, 액적(L)을 토출하는 분위기는, 온도 60℃ 이하, 습도 80％ 이하로 설정되어 있는 것이 바람직하다. 이에 의해, 액적 토출 헤드(1)의 토출 노즐(25)이 막히는 일 없이 안정한 액적 토출을 행할 수 있다.
이와 같은 액적(L)을 액적 토출 헤드(1)로부터 토출하여, 홈부(34) 내에 배 치하면, 액적(L)은 그 직경(D)이 홈부(34)의 폭(W)과 거의 동등하므로, 도 6의 (e)에 이점 쇄선으로 나타내는 바와 같이 그 일부가 뱅크(B, B) 위에 놓이는 일이 있다. 그러나, 뱅크(B, B) 표면이 발액성으로 되어 있으며 또한 테이퍼 모양으로 되어 있으므로, 이들 뱅크(B, B) 위에 놓인 액적 부분이 뱅크(B, B)로부터 튕겨지고, 다시 모세관 현상에 의해 홈부(34) 내로 흘러내림에 의해, 도 6의 (e)의 실선으로 나타내는 바와 같이 배선 패턴용 기능액(X1)의 대부분이 홈부(34) 내로 들어간다.
또, 홈부(34) 내에 토출되어, 혹은 뱅크(B, B)로부터 흘러내린 배선 패턴용 기능액 X는, 기판(P)(바닥부(35))이 친액화 처리되어 있으므로 젖어퍼지기 쉽게 되어 있으며, 이에 의해 배선 패턴용 기능액 X는, 보다 균일하게 홈부(34) 내를 매립하게 된다.
상기한 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴용 기능액(X1)이, 도 6의 (e)에 나타내는 바와 같이, 기판(P) 위의 뱅크(B, B) 사이에 배치된다. 그리고, 도 7의 (f)에 나타내는 바와 같이, 하지막(71)이 형성된다. 이 하지막(71)은 다음에 뱅크(B, B) 사이의 오목부에 배치되는 배선 패턴용 기능액(X1)에 대한 친액성을 갖는 박막이다. 또, 하지막(71)을 형성하기 위한 배선 패턴용 기능액(X1)은, 하지막(71)을 형성하는 원료로서 망간을 사용하고, 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용하고 있다.
다음에, 스텝 S5 중간 건조 공정에 관하여 설명한다. 이 중간 건조 공정에서는 기판(P)에 소정량의 배선 패턴용 기능액(X1)을 토출한 후, 분산매의 제거를 위해, 필요에 따라 건조 처리를 한다. 그리고, 이 건조 처리에 의해 배선 패턴용 기능액(X1)은 자기들 위에 배치되는 다른 종류의, 예를 들면, 배선 패턴용 기능액(X2)과 혼합되지 않을 정도로 고화된다. 이 건조 처리는 예를 들면 기판(P)을 가열하는 통상의 핫플레이트, 전기로 등에 의한 처리 이외, 램프 어닐에 의해 행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로서는 특별히 한정되지 않지만, 적외선 램프, 제논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는 출력 10 W 이상 5000 W 이하의 범위의 것이 사용되지만, 본 실시 형태에서는 100 W 이상 1000 W 이하의 범위로 충분하다. 그리고, 이 중간 건조 공정에 의해, 도 7의 (f)에 나타내는 바와 같이, 뱅크(B, B) 사이의 홈부(34)의 기판(P) 위에는, Mn을 도전성 미립자로서 함유하는 배선 패턴용 기능액(X1)의 하지막(71)이 형성된다. 또, 형성되는 하지막(71)의 막두께는 약 70 nm이다.
다음에, 스텝 S6의 제2 기능액 배치 공정에 관하여 설명한다. 이 제2 기능액 배치 공정에서는, 상기한 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴용 기능액(X2)이, 도 7의 (g)에 나타내는 바와 같이, 기판(P) 위의 뱅크(B, B) 사이에 배치된다. 그리고, 도 7의 (h)에 나타내는 바와 같이, 도전막(73)이 형성된다. 이 도전막(73)은 도전성을 갖는 박막이다. 또, 도전막(73)을 형성하기 위한 배선 패턴용 기능액(X2)은 도전막(73)을 형성하는 원료로서 도전성 재료인 유기 은 화합물을 사용하고, 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용하고 있다.
다음에, 스텝 S7의 중간 건조 공정에 관하여 설명한다. 이 중간 건조 공정 에서는 제2 기능액을 프리베이킹하는 것으로, 상술한 스텝 S5와 같다. 그리고, 이 중간 건조 공정에 의해, 도 7의 (h)에 나타내는 바와 같이, 뱅크(B, B) 사이의 기판(P) 위에는, Ag을 도전성 미립자로서 함유하는 배선 패턴용 기능액(X2)의 도전막(73)이 형성된다. 또, 형성되는 도전막(73)의 막두께는 약 200 nm이다.
다음에, 스텝 S8의 제3 기능액 배치 공정에 관하여 설명한다. 이 제3 기능액 배치 공정에서는, 배선막 위에 확산방지막(77)을 형성하기 위한 배선 패턴용 기능액(X3)을 배치한다. 제3 기능액 배치 공정에서는, 제1 및 제2 기능액 배치 공정과 마찬가지로, 상기한 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴용 기능액(X3)이, 도 7의 (i)에 나타내는 바와 같이, 기판(P) 위의 뱅크(B, B) 사이에 배치된다. 그리고, 도 7의 (j)에 나타내는 바와 같이, 확산방지막(77)이 형성된다. 이 확산방지막(77)은 도전막(73)의 확산을 방지하기 위한 박막이다. 또, 확산방지막(77)을 형성하기 위한 배선 패턴용 기능액(X3)은 확산방지막(77)을 형성하는 원료로서 니켈을 사용하고, 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용하고 있다.
다음에, 스텝 S9의 소성 공정에 관하여 설명한다. 이 소성 공정에서는, 제1, 제2 및 제3 배선 패턴용 기능액 X(X1, X2, X3) 중의 분산매의 제거 및 각각의 막두께 확보를 위한 열처리를 행한다. 또, 금속 미립자의 표면에는 분산성을 향상시키기 위해 유기물 등의 코팅이 되어 있는 경우에는, 이 코팅재도 제거할 필요가 있다. 특히, 제2 배선 패턴용 기능액(X2)이 유기 은 화합물인 경우, 도전성을 얻기 위해 열처리를 행하여, 유기 은 화합물의 유기분을 제거하여 은 입자를 잔류시 킬 필요가 있다. 그 때문에 토출 공정 후의 기판에는 열처리 및/또는 광처리가 행해진다. 또, 이 때에, 제1, 제2 및 제3 배선 패턴용 기능액 X(X1, X2, X3)의 열처리는 동시에 일괄하여 행한다. 그리고, 도 7의 (j)에 나타내는 바와 같이, 하지막(71), 도전막(73), 확산방지막(77)의 3층이 적층된 적층막이 형성된다. 또, 형성되는 확산방지막(77)의 막두께는 약 500 nm이다.
열처리 및/또는 광처리는 통상 대기 중에서 행하여지지만, 필요에 따라, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중, 또는 수소 등의 환원 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적의 결정된다. 본 실시 형태에서는, 패턴을 형성한 기능액에 대하여, 대기 중 클린 오븐에서 280∼300℃에서 300분간의 소성 공정이 행하여진다. 예를 들면 유기 은 화합물의 유기분을 제거하기 위해서는 약 200℃로 소성하는 것이 필요하다. 또 플라스틱 등의 기판을 사용할 경우에는 실온 이상 250℃ 이하에서 행하는 것이 바람직하다. 이상의 공정에 의해 토출 공정 후의 건조막은 미립자 사이의 전기적 접촉이 확보되어, 도전막(73)으로 변환된다.
이상과 같은 제1 실시 형태에서는, 다음과 같은 효과가 얻어진다.
(1) 적층막을 일괄 소성함으로써, 열이력의 차이에 의해 일어나는 보이드의 발생을 억제할 수 있으므로, 금속 입자의 성장의 균일화가 도모된다. 금속 입자의 성장의 균일화가 도모되므로, 요철이 적은 막이 형성되게 된다. 결과적으로, 제1 배선 패턴으로서의 하지막(71), 제2 배선 패턴으로서의 도전막(73), 제3 배선 패턴으로서의 확산방지막(77)을 형성하여 얻어지는 적층막의 배선 패턴(79)은 평탄성을 갖는 막으로 할 수 있다.
(2) 적층막의 배선 패턴(79)이 평탄성을 갖고 있으므로, 크랙이나 단선 등의 품질 문제가 적은 디바이스를 제공할 수 있다.
(3) 적층막을 일괄 소성함으로써, 소성 공정이 일회로 끝나므로, 작업이 간략화할 수 있어, 효율적이다.
(4) 기능액 배치 공정 후에 중간 건조 공정(프리베이킹)이 있으므로, 배선 패턴용 기능액 X 중의 분산매를 적극적으로 제거할 수 있으므로, 뱅크(B)로 둘러싸인 영역에, 다음의 배선 패턴용 기능액 X를 보다 신속하게 배치할 수 있으므로, 효율적이다.
(제2 실시 형태)
다음에, 본 발명의 제2 실시 형태에 관하여 설명한다. 제2 실시 형태는, 상술한 제1 실시 형태에 있어서, 각 기능액을 중간 건조한 후에, 뱅크(B)에 발액성을 부여하기 위한 발액화 처리 공정을 갖고 있음이 다른 것이다. 또, 상술한 제1 실시 형태와 같은 부품 및 같은 기능을 갖는 부품에는 동일 기호을 붙이며, 같은 공정에 관해서도, 설명을 생략한다.
도 8에 나타내는 바와 같이, 스텝 S5와 스텝 S8의 중간 건조 공정 후에, 스텝 S6과 스텝 S9의 발액화 처리 공정을 추가한다. 또, 이들 스텝 S6과 스텝 S9의 발액화 처리 공정은 뱅크(B)에 발액성을 부여하기 위한 것으로서, 이 발액화 처리 공정에 있어서의 발액화 처리 조건은 스텝 S3와 동일하므로 설명을 생략한다.
뱅크(B)에 대하여 발액화 처리를 행함에 의해, 뱅크(B)에는 이를 구성하는 수지 중에 불소기가 도입되어, 뱅크(B)는 높은 발액성이 부여된다.
이상과 같은 제2 실시 형태에서는, 상술한 제1 실시 형태와 같은 효과가 얻어지는 이외에 이하의 효과가 얻어진다.
(5) 제1 기능액 배치 공정이나 제2 기능액 배치 공정 후에, 분산매를 제거하기 위한 중간 건조 공정을 마련하여, 배선 패턴용 기능액 X 중에 함유되는 분산매의 제거를 할 때에, 뱅크(B) 표면도 마찬가지로 건조된다. 특히, 배선 패턴용 기능액(X1, X2)을 배치할 때마다 건조하게 된다(이 경우 2회). 뱅크(B)가 복수회 건조되므로, 뱅크(B) 표면의 발액성이 저하하는 경향이 있다. 본 실시 형태는, 이 중간 건조 후에 발액화 처리 공정을 추가함에 의해, 뱅크(B) 표면의 발액성을 원 상태로 회복할 수 있다. 그리고, 뱅크(B) 표면의 발액성을 원 상태로 회복할 수 있으면, 묘화 시에, 뱅크(B)로 둘러싸인 영역보다 크기가 큰 배선 패턴용 기능액 X가 영역에 착탄해도, 특히, 배선 패턴용 기능액(X2, X3)이 뱅크(B)에 튕겨져, 뱅크(B)로 둘러싸인 영역에 수납되기 쉬워진다. 따라서, 뱅크(B)로 둘러싸인 영역에 배선 패턴용 기능액 X가 정도 좋게 채워지므로, 결과적으로, 제1 배선 패턴으로서의 하지막(71), 제2 배선 패턴으로서의 도전막(73), 제3 배선 패턴으로서의 확산방지막(77)을 형성하여 얻어지는 3층의 배선 패턴(79)은, 보다 평탄성을 갖는 막으로 할 수 있다.
＜표시 장치(전기 광학 장치) 및 그 제조 방법＞
다음에, 본 발명에 따른 전기 광학 장치의 1 예인 액정 표시 장치(100)에 관하여 설명한다.
본 실시 형태의 액정 표시 장치(100)는, 제1 실시 형태에서 설명한 회로 배선 형성 방법을 사용하여 형성된 회로 배선을 갖는 TFT을 구비하고 있다.
도 10은 본 실시 형태에 의한 액정 표시 장치(100)에 관하여, 각 구성 요소와 함께 나타내는 대향 기판 측에서 본 평면도이다. 도 11은 도 10의 Ｈ－Ｈ'선에 따른 단면도이다.
도 10 및 도 11에 있어서, 본 실시 형태의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 씰재(52)에 의해 붙여져 있고, 이 씰재(52)에 의해 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 씰재(52)는 기판면 내의 영역에 있어서 닫힌 테두리 모양으로 형성되어 있다.
씰재(52)의 형성 영역의 내측 영역에는 차광성 재료로 이루어지는 주변차단재(53)가 형성되어 있다. 씰재(52)의 외측 영역에는 데이타선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 두 변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남은 한 변에는 화상 표시 영역의 양측에 마련된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 마련되어 있다. 또 대향 기판(20)의 코너부의 적어도 1개소에 있어서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배열 설치되어 있다.
또, 데이타선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들면 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 거쳐 전기적 및 기계적으로 접속하도록 해도 좋다. 또, 액정 표시 장치(100)에 있어서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 노멀리 화이트 모드(Normally White Mode)/노멀리 블랙 모드(Nomally Black Mode)의 다름에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치되어 있으나, 여기서는 도시(圖示)를 생략한다. 또 액정 표시 장치(100)를 컬러 표시용으로서 구성할 경우에는 대향 기판(20)에 있어서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면 빨강(R), 초록(G), 파랑(B)의 칼라 필터를 그 보호막과 함께 형성한다.
도 12는 액정 표시 장치(100)의 화상 표시 영역에 있어서 매트릭스 모양으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가회로도이다. 도 13은 액정 표시 장치(100)의 부분확대단면도이다. 또, 이하의 설명에 사용한 각 도면에 있어서는, 각 층이나 각 부재를 도면상에서 인식가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 달리하고 있다.
도 12에 나타내는 바와 같이, 이와 같은 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에 있어서는, 복수의 화소(100a)가 매트릭스 모양으로 구성되어 있음과 함께, 이들 화소(100a)의 각각에는 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있어, 화소 신호(S1, S2, …, Sn)를 공급하는 데이타선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이타선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는 이 순서로 선(線) 순차로 공급해도 좋고, 서로 인접하는 복수의 데이타선(6a)끼리에 대하여, 그룹마다 공급하도록 해도 좋다. 또 TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있어, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선(線) 순차로 인가하도록 구성되어 있다.
도 13에 나타내는 바와 같이, 화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있어, 스위칭 소자인 TFT(30)를 일정 기간만 온(on) 상태로 함에 의해, 데이타선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)을 거쳐 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는 도 11에 나타내는 대향 기판(20)의 대향 전극(121)과의 사이에서 일정 기간 유지된다. 또, 유지된 화소 신호(S1, S2, …, Sn)가 누설하는 것을 방지하기 위해, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자리나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 의해, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 13은 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분확대단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는 상기 실시 형태의 회로 배선의 형성 방법에 의해 게이트 배선(61)이 유리 기판(P) 위의 뱅크(B, B) 사이에 형성되어 있다.
게이트 배선(61) 위에는 SiNx로 이루어지는 게이트 절연막(62)을 거쳐 아모퍼스 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63) 위에는 오믹 접합을 얻기 위한 예를 들면 n+형 a-Si층으로 이루어지는 접합층(64a 및 64b)이 적층되어 있고, 채널 영역의 중앙부에 있어서의 반도체층(63) 위에는 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 엣치스톱막(etch stop film)(65)이 형성되어 있다. 또, 이들 게이트 절연막(62), 반도체층(63), 및 엣치스톱막(65)은 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭을 행함으로써 도시하는 바와 같이 패터닝된다.
또, 접합층(64a, 64b) 및 ITO(Indium Tin Oxide)로 이루어지는 화소 전극(19)도 마찬가지로 성막함과 함께, 포토 에칭을 행함으로써, 도시하는 바와 같이 패터닝된다. 그리고 화소 전극(19), 게이트 절연막(62) 및 엣치스톱막(65) 위에 각각 뱅크(66)를 돌설하고, 이들 뱅크(66) 사이에 상술한 액적 토출 장치(IJ)를 사용하여, 은 화합물의 액적을 토출함으로써, 소스선, 드레인선을 형성할 수 있다.
또, 상기 실시 형태에서는 TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치(100) 이외에도 예를 들면 유기 EL(일렉트로루미네선스) 표시 디바이스에 응용이 가능하다. 유기 EL 표시 디바이스는 형광성의 무기 및 유기 화합물을 함유하는 박막을, 음극과 양극 사이에 끼운 구성을 가지며, 상기 박막에 전자 및 정공(홀)을 주입하여 재결합시킴에 의해 여기자(엑시톤)를 생성시켜, 이 엑시톤이 실활할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 그리고 상기 TFT(30)를 갖는 기판 위에, 유기 EL 표시 소자에 사용되는 형광성 재료 중, 빨강, 초록 및 파랑의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공주입/전자수송층을 형성하는 재료를 기능액으로 하여 각각을 패터닝함으로써 자발광 풀컬러 EL 디바이스를 제조할 수 있다. 본 발명에 있어서의 디바이스(전기 광학 장치)의 범위에는 이와 같은 유기 EL 디바이스도 포함하는 것이다.
도 14는 비접촉형 카드 매체이다. 본 실시 형태에 의한 비접촉형 카드 매체(전자 기기)(400)는 카드 기체(基體)(402)와 카드 커버(418)로 이루어지는 케이스 내에, 반도체 집적 회로 칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 한쪽에 의해 전력 공급 혹은 데이타 수수의 적어도 한쪽을 행하도록 되어 있다. 본 실시 형태에서는 상기 안테나 회로(412)가, 상기 실시 형태에 의한 배선 패턴 형성 방법에 의해 형성되어 있다.
또, 본 발명에 따른 디바이스(전기 광학 장치)로서는, 상기 이외에, PDP(플라즈마 디스플레이 판넬)나, 기판 위에 형성된 소면적의 박막에 막면에 평행하게 전류를 흘림에 의해, 전자 방출이 일어나는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
＜전자 기기＞
다음에, 본 발명에 따른 액정 표시 장치(100)를 구비한 전자 기기에 관하여 설명한다.
도 15는 휴대 전화의 1 예를 나타낸 사시도이다. 도 15에 있어서, 휴대 전화 본체(600)를 나타내고, 상기 실시 형태의 액정 표시 장치(100)를 구비한 액정 표시부(601)를 나타내고 있다.
도 16은 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 1 예를 나타내는 사시도이다. 도 16에 있어서, 정보 처리 장치(700), 키보드 등의 입력부(701), 정보 처리 본체(703), 상기 실시 형태의 액정 표시 장치(100)를 구비한 액정 표시부(702)를 나타내고 있다.
도 17은 손목 시계형 전자 기기의 1 예를 나타낸 사시도이다. 도 17에 있어서, 시계 본체(800)를 나타내고, 상기 실시 형태의 액정 표시 장치(100)를 구비한 액정 표시부(801)를 나타내고 있다.
도 15, 도 16, 도 17에 나타내는 전자 기기는 상기한 실시 형태의 액정 표시 장치(100)를 구비한 것이며, 뱅크(B)와 회로 배선막과의 단차가 작고, 뱅크(B) 위로의 회로배선막은 튀어나옴이 적고, 주위의 뱅크(B) 위의 도전 재료의 잔사가 적은 배선 패턴(79)을 갖고 있다. 또, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상, 바람직한 실시 형태를 들어 본 발명을 설명했지만, 본 발명은 상기 각 실시 형태에 한정되는 것이 아니라, 이하에 나타내는 바와 같은 변형도 포함하며, 본 발명의 목적을 달성할 수 있는 범위에, 다른 어느 구체적인 구조 및 형상으로 설정할 수 있다.
(변형예 1)
상술한 제1 실시 형태에서, 기능액 배치 공정 후에, 중간 건조 공정을 마련했지만, 이에 한정되지 않는다. 예를 들면, 중간 건조 공정이 없어도 좋다. 이와 같이 하면, 제1 실시 형태 및 제2 실시 형태와 같은 효과가 얻어지는 이외에, 각 기능액이 액상 상태이므로, 층간에 보이드가 발생하기 어려워져, 보다 적층막의 평탄성이 향상한다. 또, 중간 건조 공정이 불필요하게 되므로 효율적이다.
(변형예 2)
상술한 제2 실시 형태에서, 중간 건조 공정 후에, 발액화 처리 공정을 마련하여 뱅크(B)에 발액성을 회복시키고나서 배선 패턴(79)을 형성했지만, 이에 한정되지 않는다. 예를 들면, 중간 건조 공정 후에 친액화 처리 공정을 마련하여, 뱅크(B) 이외의 하지막(71), 도전막(73), 확산방지막(77)을 친액화 처리를 해도 좋다. 이와 같이 하면, 제1 실시 형태 및 제2 실시 형태와 같은 효과가 얻어지는 이외에, 하지막(71), 도전막(73), 확산방지막(77)의 각층의 친액성이 향상한다. 뱅크(B)로 둘러싸인 영역 내에, 배선 패턴용 기능액 X(X1, X2, X3)를 각각 배치할 때에, 각층의 친액성이 향상해 있으므로, 배선 패턴용 기능액 X(X1, X2, X3)를 영역 내에 수납하기 쉽게 할 수 있다.
(변형예 3)
상술한 제1 실시 형태 및 제2 실시 형태에서, 배선 패턴용 기능액 X(X1, X2, X3)를 사용하고, 이들 3종류의 배선 패턴용 기능액 X를 일괄 소성함에 의해, 배선 패턴(79)을 형성했지만, 이에 한정되지 않는다. 예를 들면, 4종류의 배선 패턴용 기능액 X를 사용하여 일괄 소성해도 좋다. 이와 같이 하면, 4층의 적층막을 형성할 수 있다. 또, 일괄 소성을 할 수 없는 경우는, 미리 2종류의 배선 패턴용 기능액 X를 배치하고 나서, 이들 2종류의 배선 패턴용 기능액 X를 일괄 소성하여 적층막을 형성해둔다. 다음에, 이 적층막 위에 2종류의 배선 패턴용 기능액 X를 더 배치하고 나서 일괄 소성한다. 이와 같이 하면, 각층마다 소성하는 것보다는, 층간의 보이드의 발생에 의한 영향이 상대적으로 적게 되므로, 요철이 적은 막을 형성할 수 있다. 즉, 4층의 적층막으로 된 배선 패턴(79)의 평탄성이 향상한다. 또, 배선 패턴용 기능액 X의 종류를 더 많게 해도, 평탄성을 갖는 다층막을 형성할 수 있다.
(변형예 4)
상술한 제1 실시 형태에서, 3종류의 배선 패턴용 기능액 X(X1, X2, X3)를 사용하여, 하지막(71), 도전막(73), 확산방지막(77)의 각층을 형성했지만, 이에 한정되지 않는다. 예를 들면, 배선 패턴용 기능액(X2)만을 사용하여, 도전막(73)을 3층으로 적층한 적층 구조로 해도 좋다(동일 재료만에 의한 적층막의 형성). 이와 같이 하면, 제1 실시 형태 및 제2 실시 형태와 같은 효과가 얻어지는 이외에, 도전성 재료만에 의한 적층막을 만들 수 있다.
본 발명의 배선 패턴 형성 방법의 제1 실시 형태에 의하면, 다음과 같은 효 과가 얻어진다.
(1) 적층막을 일괄 소성함으로써, 열이력에 의해 일어나는 보이드의 발생을 억제할 수 있으므로, 금속 입자의 성장의 균일화가 도모된다. 금속 입자의 성장의 균일화가 도모되므로, 요철이 적은 막이 형성되게 된다. 결과적으로, 제1 배선 패턴으로서의 하지막(71), 제2 배선 패턴으로서의 도전막(73), 제3 배선 패턴으로서의 확산방지막(77)을 형성하여 얻어지는 적층막의 배선 패턴(79)은 평탄성을 갖는 막으로 할 수 있다.
(2) 적층막의 배선 패턴(79)이 평탄성을 갖고 있으므로, 크랙이나 단선 등의 품질 문제가 적은 디바이스를 제공할 수 있다.
(3) 적층막을 일괄 소성함으로써, 소성 공정이 일회로 끝나므로, 작업이 간략화할 수 있어, 효율적이다.
(4) 기능액 배치 공정 후에 중간 건조 공정(프리베이킹)이 있으므로, 배선 패턴용 기능액 X 중의 분산매를 적극적으로 제거할 수 있으므로, 뱅크(B)로 둘러싸인 영역에, 다음의 배선 패턴용 기능액 X를 보다 신속하게 배치할 수 있으므로, 효율적이다.
본 발명의 배선 패턴 형성 방법의 제2 실시 형태에 의하면, 상기 효과 이외에 다음과 같은 효과도 얻어진다.
(5) 중간 건조 후에 발액화 처리 공정을 추가함에 의해, 뱅크(B) 표면의 발액성을 원 상태로 회복할 수 있으므로, 묘화 시에, 뱅크(B)로 둘러싸인 영역보다 크기가 큰 배선 패턴용 기능액 X가 영역에 착탄해도, 뱅크(B)로 둘러싸인 영역에 수납되기 쉬워지고, 따라서, 뱅크(B)로 둘러싸인 영역에 배선 패턴용 기능액 X가 정도 좋게 채워지므로, 결과적으로 얻어지는 제1 배선 패턴으로서의 하지막(71), 제2 배선 패턴으로서의 도전막(73), 제3 배선 패턴으로서의 확산방지막(77)을 형성하여 얻어지는 3층의 배선 패턴(79)은 보다 평탄성을 갖는 막으로 할 수 있다.

Claims (6)

  1. 기판 위의 소정의 영역에, 액적 토출법을 사용하여 배선 패턴을 형성하는 방법으로서,
    상기 기판 위의 상기 소정의 영역을 둘러싸는 뱅크를 형성하는 공정과,
    상기 뱅크로 둘러싸인 영역에 상기 배선 패턴의 재료를 함유하는 제1 기능액을 토출하여 제1 배선 패턴을 형성하는 공정과,
    상기 제1 배선 패턴을 프리베이킹(pre-baking)하는 공정과,
    상기 뱅크에 발액성을 부여하는 공정과,
    상기 프리베이킹된 상기 제1 배선 패턴 위에, 제2 기능액을 토출하여 제2 배선 패턴을 형성하는 공정과,
    상기 제2 배선 패턴을 프리베이킹하는 공정과,
    상기 뱅크에 발액성을 부여하는 공정과,
    상기 프리베이킹된 상기 제2 배선 패턴 위에, 제3 기능액을 토출하여 제3 배선 패턴을 형성하는 공정과,
    상기 제1 배선 패턴과, 상기 제2 배선 패턴과, 상기 제3 배선 패턴을 포함하는 복수층의 상기 배선 패턴을 일괄 소성하는 공정
    을 갖는 것을 특징으로 하는 배선 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 복수층의 상기 배선 패턴을 일괄 소성하는 공정에서는,
    상기 기판 위에 적층된, 상기 제1 배선 패턴으로서의 하지층(下地層)과, 상기 제2 배선 패턴으로서의 도전층과, 상기 제3 배선 패턴으로서의 확산방지층을 일괄 소성하는 것을 특징으로 하는 배선 패턴 형성 방법.
  3. 기판 위의 소정의 영역에, 액적 토출법을 사용하여 배선 패턴이 형성된 디바이스의 제조 방법으로서,
    상기 기판 위에, 제1항 또는 제2항에 기재된 상기 배선 패턴 형성 방법을 사용하여 상기 배선 패턴을 형성하는 것을 특징으로 하는 디바이스의 제조 방법.
  4. 제3항에 있어서,
    상기 기판 위에, 상기 배선 패턴으로서 게이트 전극 및 게이트 배선 중 적어도 어느 한쪽을 형성하는 것을 특징으로 하는 디바이스의 제조 방법.
  5. 제3항에 있어서,
    상기 기판 위에, 상기 배선 패턴으로서 소스 및 소스 배선 중 적어도 어느 한쪽을 형성하는 것을 특징으로 하는 디바이스의 제조 방법.
  6. 제3항에 기재된 디바이스의 제조 방법을 사용하여 형성되어 있는 것을 특징으로 하는 디바이스.
KR1020060130880A 2004-11-19 2006-12-20 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스 KR100753954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004335590A JP2006147827A (ja) 2004-11-19 2004-11-19 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器
JPJP-P-2004-00335590 2004-11-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099476A Division KR100691717B1 (ko) 2004-11-19 2005-10-21 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스

Publications (2)

Publication Number Publication Date
KR20070011207A true KR20070011207A (ko) 2007-01-24
KR100753954B1 KR100753954B1 (ko) 2007-08-31

Family

ID=36461454

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050099476A KR100691717B1 (ko) 2004-11-19 2005-10-21 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스
KR1020060130880A KR100753954B1 (ko) 2004-11-19 2006-12-20 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050099476A KR100691717B1 (ko) 2004-11-19 2005-10-21 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및 디바이스

Country Status (5)

Country Link
US (1) US7294566B2 (ko)
JP (1) JP2006147827A (ko)
KR (2) KR100691717B1 (ko)
CN (1) CN1777349A (ko)
TW (1) TW200621110A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986288B1 (ko) * 2008-08-04 2010-10-07 삼성전기주식회사 인쇄회로기판 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147827A (ja) 2004-11-19 2006-06-08 Seiko Epson Corp 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
US20070054034A1 (en) * 2005-09-07 2007-03-08 Ching-Hsiung Lu Method for fabricating dielectric layers of a plasma display panel
JP4235921B2 (ja) * 2006-09-21 2009-03-11 株式会社フューチャービジョン 液晶表示パネルの製造方法および液晶表示パネル
KR100833110B1 (ko) * 2007-04-27 2008-05-28 삼성전기주식회사 인쇄회로기판 제조방법
TWI509673B (zh) * 2007-09-05 2015-11-21 尼康股份有限公司 A manufacturing method of a display element, a manufacturing apparatus for a display element, and a display device
WO2011018820A1 (ja) * 2009-08-11 2011-02-17 株式会社島津製作所 光マトリックスデバイスの製造方法
WO2011045960A1 (ja) * 2009-10-16 2011-04-21 シャープ株式会社 薄膜トランジスタ、その製造方法及びそれを含む表示装置
JP6499925B2 (ja) * 2015-06-02 2019-04-10 タツタ電線株式会社 フレキシブルプリント配線板、フレキシブルプリント配線板用補強部材、及びフレキシブルプリント基板
US11006529B2 (en) 2016-06-28 2021-05-11 Fuji Corporation Circuit forming method
CN110165055B (zh) * 2018-09-20 2021-12-21 合肥鑫晟光电科技有限公司 有机薄膜图案的制作方法及有机薄膜图案、阵列基板及显示装置
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349845A (en) * 1965-10-22 1967-10-31 Sinclair Oil & Gas Company Method of establishing communication between wells
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
WO1999030002A1 (en) * 1997-12-11 1999-06-17 Petroleum Recovery Institute Oilfield in situ hydrocarbon upgrading process
US6588503B2 (en) * 2000-04-24 2003-07-08 Shell Oil Company In Situ thermal processing of a coal formation to control product composition
WO2002085821A2 (en) * 2001-04-24 2002-10-31 Shell International Research Maatschappij B.V. In situ recovery from a relatively permeable formation containing heavy hydrocarbons
EA009350B1 (ru) * 2001-04-24 2007-12-28 Шелл Интернэшнл Рисерч Маатсхаппий Б.В. Способ обработки углеводородсодержащих подземных песчаных пластов, пропитанных дегтем, и смешивающий агент
JP3584933B2 (ja) * 2002-10-08 2004-11-04 セイコーエプソン株式会社 微細構造物の製造方法、光学素子、集積回路および電子機器
JP4257163B2 (ja) * 2002-11-12 2009-04-22 セイコーエプソン株式会社 描画装置におけるノズルの異常判別方法および描画装置、並びに電気光学装置、電気光学装置の製造方法および電子機器
JP3941785B2 (ja) * 2003-03-13 2007-07-04 セイコーエプソン株式会社 膜形成方法およびカラーフィルタ基板の製造方法
JP4433722B2 (ja) * 2003-08-12 2010-03-17 セイコーエプソン株式会社 パターンの形成方法及び配線パターンの形成方法
JP3835449B2 (ja) * 2003-10-29 2006-10-18 セイコーエプソン株式会社 液滴塗布方法と液滴塗布装置及びデバイス並びに電子機器
JP2006147827A (ja) 2004-11-19 2006-06-08 Seiko Epson Corp 配線パターンの形成方法、デバイスの製造方法、デバイス、及び電気光学装置、並びに電子機器
CA2666959C (en) * 2006-10-20 2015-06-23 Shell Internationale Research Maatschappij B.V. Moving hydrocarbons through portions of tar sands formations with a fluid

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986288B1 (ko) * 2008-08-04 2010-10-07 삼성전기주식회사 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
JP2006147827A (ja) 2006-06-08
KR100691717B1 (ko) 2007-03-09
US7294566B2 (en) 2007-11-13
KR100753954B1 (ko) 2007-08-31
KR20060059799A (ko) 2006-06-02
US20060110908A1 (en) 2006-05-25
TW200621110A (en) 2006-06-16
CN1777349A (zh) 2006-05-24

Similar Documents

Publication Publication Date Title
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
JP2005012181A (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR100703020B1 (ko) 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
KR20040102321A (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100735951B1 (ko) 막 패턴의 형성 방법 및 장치의 제조 방법
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
KR100733057B1 (ko) 패턴 형성 방법, 배선 형성 방법, 반도체 장치, ｔｆｔ디바이스, 전기 광학 장치 및 전자 기기
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2008098550A (ja) 膜パターンの形成方法
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004356599A (ja) デバイスとその製造方法及び電気光学装置並びに電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee