JP2005223065A - 配線基板の製造方法及び電子デバイスの製造方法 - Google Patents

配線基板の製造方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2005223065A
JP2005223065A JP2004028119A JP2004028119A JP2005223065A JP 2005223065 A JP2005223065 A JP 2005223065A JP 2004028119 A JP2004028119 A JP 2004028119A JP 2004028119 A JP2004028119 A JP 2004028119A JP 2005223065 A JP2005223065 A JP 2005223065A
Authority
JP
Japan
Prior art keywords
substrate
wiring board
manufacturing
catalyst
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004028119A
Other languages
English (en)
Inventor
Hidemichi Furuhata
栄道 降旗
Satoshi Kimura
里至 木村
Minoru Marumo
実 丸茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004028119A priority Critical patent/JP2005223065A/ja
Priority to US11/050,253 priority patent/US20050170079A1/en
Publication of JP2005223065A publication Critical patent/JP2005223065A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00Coating not provided for in groups C23C2/00 - C23C24/00
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0042Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 必要な部分のみに金属層を析出させるとともに、簡単な製造プロセスで配線を形成することにある。
【解決手段】 本発明に係る配線基板の製造方法は、(a)基板10の第1及び第2の領域12,14に触媒22を設けること、(b)基板10の第2の領域14に真空紫外放射26を照射することによって、基板10における第2の領域14の原子間結合を分解すること、(c)基板10を洗浄することによって、触媒22における第2の領域14に設けられた部分を除去すること、(d)触媒22における第1の領域12に残された部分に金属層36を析出させることによって、金属層36からなる配線を第1の領域12に沿って形成すること、を含む。
【選択図】 図2

Description

本発明は、配線基板の製造方法及び電子デバイスの製造方法に関する。
フレキシブル基板に配線を形成する方法として、サブトラクティブ法やアディティブ法が知られている。サブトラクティブ法では、フレキシブル基板の全面に金属層を形成し、金属層上にフォトレジストをパターニングして形成し、フォトレジストをバリヤとして金属層をエッチングする。アディティブ法では、フレキシブル基板上にフォトレジストをパターニングして形成し、フォトレジストからの開口部にめっき処理によって金属層を析出させる。
これらの方法によれば、フォトレジストを最終的に除去する点、さらにサブトラクティブ法では金属層の一部を除去する点において、資源及び材料の消費が課題となっていた。また、フォトレジストの形成及び除去工程が必要となるので、製造工程数が多いことが課題となっていた。さらに、配線の寸法精度がフォトレジストの解像度に依存するため、より高精度の配線を形成するには限界があった。
本発明の目的は、必要な部分のみに金属層を析出させるとともに、簡単な製造プロセスで配線を形成することにある。
特開平10−65315号公報
(1)本発明に係る配線基板の製造方法は、
(a)基板の第1及び第2の領域に触媒を設けること、
(b)前記基板の前記第2の領域に真空紫外放射を照射することによって、前記基板における前記第2の領域の原子間結合を分解すること、
(c)前記基板を洗浄することによって、前記触媒における前記第2の領域に設けられた部分を除去すること、
(d)前記触媒における前記第1の領域に残された部分に金属層を析出させることによって、前記金属層からなる配線を前記第1の領域に沿って形成すること、
を含む。本発明によれば、触媒を真空紫外放射の照射によってパターニングする。これによって、所定のパターン形状に沿って必要な部分のみに、金属層を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
(2)この配線基板の製造方法において、
前記(a)工程前に、前記基板にC−F結合を含む改質層を形成してもよい。これによって、基板のクリーニング及び表面粗化処理と同様の効果を得ることができる。また、改質層は撥水機能を有するので、基板の耐湿性が向上する。
(3)この配線基板の製造方法において、
前記(a)工程前に、前記基板の前記第1及び第2の領域に界面活性剤を設けることをさらに含み、
前記(a)工程で、前記界面活性剤に前記触媒を設けてもよい。これによって、安定して触媒を設けることができる。
(4)この配線基板の製造方法において、
前記界面活性剤は、カチオン系界面活性剤であってもよい。
(5)この配線基板の製造方法において、
前記界面活性剤は、アニオン系界面活性剤であってもよい。
(6)この配線基板の製造方法において、
前記基板は、C−C、C=C、C−F、C−H、C−Cl、C−N、C−O、N−H、O−H結合の少なくともいずれか1つを有してもよい。
(7)この配線基板の製造方法において、
前記基板は、少なくともC=C結合を有し、
前記真空紫外放射は、少なくともC=C結合を分解できる性質を有してもよい。
(8)この配線基板の製造方法において、
前記真空紫外放射の光源は、Xeガスが封入されたエキシマランプであってもよい。
(9)この配線基板の製造方法において、
前記(a)工程で、前記基板を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬することによって、前記触媒としてのパラジウムを析出させてもよい。
(10)この配線基板の製造方法において、
前記(a)工程で、前記基板を錫−パラジウムを含む触媒液に浸漬し、前記基板から錫を除去することによって、前記触媒としてのパラジウムを析出させてもよい。
(11)本発明に係る電子デバイスの製造方法は、
上記配線基板の製造方法を含み、
前記集積回路を有する半導体チップを前記配線基板に実装すること、及び、前記配線基板を回路基板に電気的に接続することをさらに含む。本発明によれば、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図1(A)〜図2(C)は、本発明の実施の形態に係る配線基板の製造方法を示す図である。本実施の形態では、無電解めっきを適用して配線基板を製造する。
基板(シート)10はフレキシブル基板であってもよい。フレキシブル基板として、FPC(Flexible Printed Circuit)と呼ばれるものや、COF(Chip On Film)用基板又はTAB(Tape Automated Bonding)用基板を使用してもよい。基板10は、有機系材料(例えば樹脂)で形成されている。基板10として、ポリイミド基板又はポリエステル基板を使用してもよい。基板10は、有機質の原子間結合を有する。基板10は、C−C、C=C、C−F、C−H、C−Cl、C−N、C−O、N−H、O−H結合の少なくともいずれか1つを有していてもよい。基板10は、少なくともC=C結合を有していてもよい。本実施の形態では、基板10の一方の面に配線を形成する。あるいは、基板10の両方の面に配線を形成してもよい。基板10は、第1及び第2の領域12,14を有する(図2(A)参照)。第1及び第2の領域12,14は、基板10における配線形成面の領域である。
図1(A)に示すように、まず、基板10の表面の汚れを洗浄(クリーニング)してもよい。洗浄方法として、酸、アルカリ、有機溶剤又は水などの洗浄液16に基板10を浸漬させてもよい。具体的には、洗浄液16として、塩酸系の溶液やIPAなどのアルコール類を使用してもよい。有機系材料の場合、基板10の表面電位(液中表面電位)は負電位であることが多い。
基板10をアルカリ溶液(例えば無機アルカリ溶液)に浸漬させることなどによって、アルカリ洗浄してもよい。具体的には、基板10を水酸化ナトリウム1wt%〜10wt%濃度で室温下において10分〜60分(例えば30分)程度、浸漬及び水洗してもよい。この場合、基板10の第1及び第2の領域12,14の表面電位のムラを負電位に均一化することができる。アルカリ洗浄によって、基板10のクリーニング、表面粗化処理及び表面電位調整を同時に行うことができる。クリーニング及び表面粗化処理を行うことによって、金属層(配線)の密着性の向上を図ることができる。
図1(B)に示すように、必要があれば、基板10の第1及び第2の領域12,14に界面活性剤18を設けてもよい。その場合、基板10を界面活性剤溶液20に浸漬させてもよい。界面活性剤18は、基板10の一方の面の全部に設けてもよい。
界面活性剤18として、陽イオン化する性質を有するカチオン系界面活性剤(カチオン界面活性剤及びそれと同等の性質を有するもの)を使用してもよい。例えば、基板10を、アルキルアンモニウムクロライド系のカチオン界面活性剤溶液に室温下で30秒〜3分ほど浸漬させた後、純水で水洗する。その後、基板10を室温雰囲気下において十分に乾燥させる。基板10の表面電位が負電位である場合、カチオン系界面活性剤を使用すると、基板10の表面の負電位を中和又は正電位に反転させることができる。
変形例として、界面活性剤18として、陰イオン化する性質を有するアニオン系界面活性剤(アニオン界面活性剤及びそれと同等の性質を有するもの)を使用してもよい。例えば、基板10を、アニオン界面活性剤溶液に室温下で30秒〜3分ほど浸漬させた後、純水で水洗する。その後、基板10を室温雰囲気下において充分に乾燥させる。基板10の表面電位が負電位である場合、アニオン系界面活性剤を使用すると、基板10の表面の汚れなどによる電位の不均一性を改善し、安定した負電位面を形成することができる。
図1(C)に示すように、基板10の第1及び第2の領域12,14に触媒(めっき触媒)22を設ける。その場合、基板10を触媒液24に浸漬させてもよい。第1及び第2の領域12,14に界面活性剤18を設けた場合には、界面活性剤18に触媒22を設ける。あるいは、界面活性剤18なしで、基板10の表面に触媒22を設けてもよい。触媒22は、無電解めっき液において金属層(めっき層)の析出を誘発するものであり、例えばパラジウムであってもよい。触媒22には、接着用の樹脂が含まれていなくてもよい。
被触媒付着面が正電位である場合には、例えば、基板10を、錫−パラジウムを含む触媒液に浸漬させる。具体的には、基板10をPH1付近の錫−パラジウムコロイド触媒液で室温30秒〜3分浸漬させ、充分に水洗する。錫−パラジウムコロイド粒子は、負の電荷を持ち、基板10の表面(又はカチオン系界面活性剤)に付着する。その後、触媒活性化のために、基板10をホウフッ化酸を含む溶液に室温で30秒〜3分浸漬した後、水洗する。こうすることで、錫コロイド粒子を除去して、パラジウムのみを析出させることができる。
あるいは、被触媒付着面が負電位である場合には、例えば、基板10を、正の電荷を持つ塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬させることにより、基板10の表面(又はアニオン系界面活性剤)にパラジウムを析出させることができる。なお、基板10をこの触媒液に1分〜5分浸漬した後、純水で水洗してもよい。
上述とは別に、触媒22を乾式成膜法(例えばスパッタリング又は蒸着法など)によって、基板10の第1及び第2の領域12,14に設けてもよい。
次に、第1及び第2の領域12,14に設けられた触媒22(及び界面活性剤18)のうち、第2の領域14に設けられた部分を除去する。すなわち、少なくとも触媒22を第1の領域12に沿って残すようにパターニングする。
図2に示すように、まず、基板10の第2の領域14に真空紫外放射(VUV;vacuum ultraviolet radiation)26を照射する。詳しくは、光源28と基板10との間にマスク30を配置し、マスク30を介して真空紫外放射26を基板10に照射する。真空紫外放射26は、マスク30のパターン32によって遮蔽され、それ以外の領域を透過する。真空紫外放射26が照射されると、基板10の第2の領域14の原子間結合が(化学的に)分解される。本実施の形態では、基板10の第2の領域14は機械的に掘削されるわけではない。これによれば、真空紫外放射26は基板10の原子間結合を分解する作用が主であり、基板10を掘削する場合に比べてエネルギーを低パワー化できる。これによって、例えば、基板10に対して熱ひずみが発生するのを防止することができる。また、基板10の一部が飛散して他の部分に付着するのを防止することができる。
ここで、本実施の形態において、第1の領域12は金属層(配線)が形成される領域であり、所定のパターン形状をなしている。第2の領域14は、基板10の面における第1の領域12の反転形状をなす。
真空紫外放射26の波長は100nm〜200nm(例えば100nm〜180nm)であってもよい。真空紫外放射26は、有機質の原子間結合を分解可能な性質(例えば波長)を有する。真空紫外放射26は、基板10の少なくともC=C結合を分解可能な性質(例えば波長)を有していてもよい。基板10の原子間結合(C−C、C=C、C−F、C−H、C−Cl、C−N、C−O、N−H、O−H結合のいずれか少なくとも1つ)の全部を分解可能な性質(例えば波長)を有していてもよい。光源28として、Xeガスが封入されたエキシマランプを使用してもよい(波長172nm)。ランプを使用すれば、レーザ生成のための集光レンズ及びレーザによるスキャン時間が不要となるので、製造プロセスの簡略化を図ることができる。
具体的には、図2(A)に示すように、基板10の配線形成面上にマスク30を配置する。マスク30は、フォトマスクであってもよいし、メタルマスクであってもよい。例えば、マスク30として、真空紫外放射用高純度石英ガラス(真空紫外放射の透過率80%以上)に、クロムによるパターンが形成されたものを使用する。図2(A)ではマスク30は基板10の上方に間隔をあけて配置されているが、実際にはマスク30は基板10に接触させて配置する。光源28、マスク30及び基板10は、窒素雰囲気中に配置する。窒素雰囲気中であれば、真空紫外放射26は減衰することなく、10mm程度の距離まで照射される。基板10自体が持つ弾性力及び反りによって、基板10とマスク30が均一に接触しない場合には、マスク30の外周をホルダによって押さえ、かつ、基板10の裏面をマスク30と同じサイズ分の面積でマスク30側に押し付けてもよい。光源28は、可能な限り基板10に接近させる(例えば10mm以下)。光源28としては、例えば、エキシマVUV/03洗浄装置(メーカー名;ウシオ電機株式会社、型番;UER20−172A/B、ランプ仕様;Xeガスを封入した誘電体バリア放電エキシマランプ)を使用する。基板10の材料がポリイミドからなる場合、出力を10mW程度として10分間程度の照射を行う。本実施の形態では、基板10の一方の面に真空紫外放射26を照射するが、基板10の両面に配線を形成する場合には基板10の各面に順次又は同時に真空紫外放射26を照射すればよい。
次に、図2(B)に示すように、基板10を洗浄(例えば湿式洗浄)する。こうして、基板10の原子間結合の分解部分を除去する。すなわち、洗浄することによって、触媒22における第2の領域14に設けられた部分を除去する。界面活性剤18が設けられている場合には、界面活性剤18及び触媒22の両方を除去する。洗浄の方式としては、基板10を洗浄液34に浸漬させてもよいし、基板10にシャワーを噴射してもよい。洗浄液34として、アルカリ溶液(強アルカリ溶液又は弱アルカリ溶液)や純水を使用してもよい。シャワー方式としては、純水シャワー洗浄や高圧ジェット純水洗浄を適用してもよい。洗浄時に超音波振動を加えてもよい。図2(B)に示す例では、洗浄を行うことによって、第1の領域12には触媒22(及び界面活性剤18)が残り、第2の領域14には基板10の表面(例えば表層部が除去された新生面)が露出する。
図2(C)に示すように、触媒22における第1の領域12に残された部分に金属層36を析出させる。第2の領域14では触媒22が除去されているので、金属層36は第2の領域14には析出しない。こうして、金属層36を第1の領域12に沿ったバターン形状に形成することができる。金属層36は1層から形成してもよいし、複数層から形成してもよい。金属層36の材料は限定されないが、例えば、Ni、Au、Ni+Au、Cu、Ni+Cu、Ni+Au+Cuのいずれかであってもよい。析出させる金属層36の材料に応じて触媒を選択すればよい。
図2(C)に示す例では、硫酸ニッケル六水和物が主体のめっき液38(温度80℃)に基板10を1分〜3分程度浸漬し、0.1〜0.2μm程度の厚みのニッケル層を形成してもよい。あるいは、塩化ニッケル六水和物が主体のめっき液(温度60℃)に基板10を3分〜10分程度浸漬し、0.1〜0.2μm程度の厚みのニッケル層を形成してもよい。本実施の形態によれば、触媒22が第1の領域12に沿って設けられているので、レジスト層などでマスクを形成しなくても、金属層36を基板10の第1の領域12に沿って選択的に形成することができる。
こうして、金属層36からなる配線を第1の領域12に沿って形成することができる。本例に係る配線基板は、基板10と、金属層(配線)36と、を含む。基板10に複数の配線を形成し、1つの配線パターンを形成してもよい。
本実施の形態によれば、触媒22を真空紫外放射26の照射によってパターニングする。これによって、所定のパターン形状に沿って必要な部分のみに、金属層36を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
図3(A)〜図4(C)は、本発明の実施の形態の変形例に係る配線基板の製造方法を示す図である。本変形例では、図3(A)に示すように、基板10にC−F結合を含む改質層(弗化層)40を形成する。すなわち、基板10に弗化処理を施す。改質層40は、基板10の第1及び第2の領域12,14側の一部に形成する。改質層40を基板10の一方の面の全部に形成してもよい。例えば、CFガスを用いて、基板10にプラズマ表面処理を施してもよい。改質層40の厚みは限定されないが、例えば10nm以下程度であってもよい。改質層40を形成することによって、上述の基板10のクリーニング及び表面粗化処理と同様の効果を得ることができる。また、改質層40は撥水機能を有するので、基板10の耐湿性が向上する。
その後、必要があればさらに基板10の表面の汚れを洗浄し(図3(B)参照)、界面活性剤18を改質層40に設け(図3(C)参照)、触媒22を界面活性剤18に設ける(図3(D)参照)。そして、真空紫外放射26を照射し(図4(A)参照)、かつ、基板10を洗浄することによって(図4(B)参照)、基板10の原子間結合の分解部分を除去する。こうして、図4(C)に示すように、触媒22が残る部分に金属層36を析出させて、所定のパターン形状(第1の領域12)に沿って配線を形成することができる。それらの詳細は上述した内容を適用することができる。
図5は、本実施の形態に係る電子デバイスの製造方法を説明するための図であり、詳しくは、配線基板を有する電子デバイスの一例が示されている。
配線基板1には、所定のパターン形状をなす金属層(図5では省略)が形成されている。集積回路を有する半導体チップ42を配線基板1に(例えばフェースダウン)実装してもよい。半導体チップ42(集積回路)は、金属層に電気的に接続されている。こうして、半導体チップ42と、配線基板1と、を含む半導体装置3を製造してもよい。その後、配線基板1(又は半導体装置3)を回路基板44に電気的に接続する。こうして、電子デバイスを製造することができる。なお、配線基板1は図5の矢印に示すように屈曲させてもよい。
回路基板44が電気光学パネルである場合、電子デバイスは電気光学装置である。電気光学装置は、液晶装置、プラズマディスプレイ装置、エレクトロルミネセンスディスプレイ装置などであってもよい。本実施の形態によれば、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)〜図1(C)は、本発明の実施の形態に係る配線基板の製造方法を示す図である。 図2(A)〜図2(C)は、本発明の実施の形態に係る配線基板の製造方法を示す図である。 図3(A)〜図3(D)は、本発明の実施の形態に係る配線基板の製造方法を示す図である。 図4(A)〜図4(C)は、本発明の実施の形態に係る配線基板の製造方法を示す図である。 図5は、本発明の実施の形態に係る電子デバイスを示す図である。
符号の説明
1…配線基板 3…半導体装置 10…基板 12…第1の領域 14…第2の領域
16…洗浄液 18…界面活性剤 20…界面活性剤溶液 22…触媒 24…触媒液
26…真空紫外放射 28…光源 30…マスク 32…パターン 34…洗浄液
36…金属層 40…改質層 42…半導体チップ 44…回路基板

Claims (11)

  1. (a)基板の第1及び第2の領域に触媒を設けること、
    (b)前記基板の前記第2の領域に真空紫外放射を照射することによって、前記基板における前記第2の領域の原子間結合を分解すること、
    (c)前記基板を洗浄することによって、前記触媒における前記第2の領域に設けられた部分を除去すること、
    (d)前記触媒における前記第1の領域に残された部分に金属層を析出させることによって、前記金属層からなる配線を前記第1の領域に沿って形成すること、
    を含む配線基板の製造方法。
  2. 請求項1記載の配線基板の製造方法において、
    前記(a)工程前に、前記基板にC−F結合を含む改質層を形成する配線基板の製造方法。
  3. 請求項1又は請求項2記載の配線基板の製造方法において、
    前記(a)工程前に、前記基板の前記第1及び第2の領域に界面活性剤を設けることをさらに含み、
    前記(a)工程で、前記界面活性剤に前記触媒を設ける配線基板の製造方法。
  4. 請求項3記載の配線基板の製造方法において、
    前記界面活性剤は、カチオン系界面活性剤である配線基板の製造方法。
  5. 請求項3記載の配線基板の製造方法において、
    前記界面活性剤は、アニオン系界面活性剤である配線基板の製造方法。
  6. 請求項1から請求項5のいずれかに記載の配線基板の製造方法において、
    前記基板は、C−C、C=C、C−F、C−H、C−Cl、C−N、C−O、N−H、O−H結合の少なくともいずれか1つを有する配線基板の製造方法。
  7. 請求項1から請求項6のいずれかに記載の配線基板の製造方法において、
    前記基板は、少なくともC=C結合を有し、
    前記真空紫外放射は、少なくともC=C結合を分解できる性質を有する配線基板の製造方法。
  8. 請求項1から請求項7のいずれかに記載の配線基板の製造方法において、
    前記真空紫外放射の光源は、Xeガスが封入されたエキシマランプである配線基板の製造方法。
  9. 請求項1から請求項8のいずれかに記載の配線基板の製造方法において、
    前記(a)工程で、前記基板を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬することによって、前記触媒としてのパラジウムを析出させる配線基板の製造方法。
  10. 請求項1から請求項8のいずれかに記載の配線基板の製造方法において、
    前記(a)工程で、前記基板を錫−パラジウムを含む触媒液に浸漬し、前記基板から錫を除去することによって、前記触媒としてのパラジウムを析出させる配線基板の製造方法。
  11. 請求項1から請求項10のいずれかに記載の配線基板の製造方法を含み、
    前記集積回路を有する半導体チップを前記配線基板に実装すること、及び、前記配線基板を回路基板に電気的に接続することをさらに含む電子デバイスの製造方法。
JP2004028119A 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法 Pending JP2005223065A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004028119A JP2005223065A (ja) 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法
US11/050,253 US20050170079A1 (en) 2004-02-04 2005-02-03 Method for manufacturing wiring substrate and method for manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004028119A JP2005223065A (ja) 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2005223065A true JP2005223065A (ja) 2005-08-18

Family

ID=34805906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028119A Pending JP2005223065A (ja) 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法

Country Status (2)

Country Link
US (1) US20050170079A1 (ja)
JP (1) JP2005223065A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488678B2 (en) 2006-03-10 2009-02-10 Seiko Epson Corporation Method of manufacturing interconnect substrate
US7521361B2 (en) 2006-03-10 2009-04-21 Seiko Epson Corporation Method for manufacturing wiring substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243037A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
US20080160177A1 (en) * 2006-12-29 2008-07-03 Mataybas J C Methods for electroless plating of metal traces on a substrate and devices and systems thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3776770A (en) * 1971-10-08 1973-12-04 Western Electric Co Method of selectively depositing a metal on a surface of a substrate
US3791340A (en) * 1972-05-15 1974-02-12 Western Electric Co Method of depositing a metal pattern on a surface
US3791939A (en) * 1972-05-15 1974-02-12 Western Electric Co Method of selectively depositing a metal on a surface
US4682415A (en) * 1985-10-28 1987-07-28 U.S. Product Development Company Method of making printed circuits
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US4865873A (en) * 1986-09-15 1989-09-12 General Electric Company Electroless deposition employing laser-patterned masking layer
US4751106A (en) * 1986-09-25 1988-06-14 Shipley Company Inc. Metal plating process
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US4959121A (en) * 1990-01-05 1990-09-25 General Electric Company Method for treating a polyimide surface for subsequent plating thereon
US5659567A (en) * 1992-02-19 1997-08-19 Roberts; Rosemary Szewjkowski Microwave-driven UV light source and solid-state laser
JPH0669190A (ja) * 1992-08-21 1994-03-11 Fujitsu Ltd フッ素系樹脂膜の形成方法
JP3153682B2 (ja) * 1993-08-26 2001-04-09 松下電工株式会社 回路板の製造方法
JP2004064039A (ja) * 2002-06-07 2004-02-26 Fuji Photo Film Co Ltd パターン形成方法及びパターン形成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488678B2 (en) 2006-03-10 2009-02-10 Seiko Epson Corporation Method of manufacturing interconnect substrate
US7521361B2 (en) 2006-03-10 2009-04-21 Seiko Epson Corporation Method for manufacturing wiring substrate

Also Published As

Publication number Publication date
US20050170079A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
US6210781B1 (en) Method for photoselective seeding and metallization of three-dimensional materials
US20050218487A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
JPH024264A (ja) 二層レジスト構造およびパターン形成方法
JP2007243037A (ja) 配線基板の製造方法
US7585540B2 (en) Method for manufacturing wiring substrate
JP4161107B2 (ja) めっき方法及び電子デバイス
JP3894327B2 (ja) 配線基板の製造方法及び電子デバイスの製造方法
US20050245004A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
JP2008007800A (ja) めっき基板の製造方法
US20050170079A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
JP2008088515A (ja) めっき基板およびその製造方法
JP4539869B2 (ja) 配線基板の製造方法
JP2006291284A (ja) 部分めっき方法及び回路基板の製造方法
JP2007243034A (ja) 配線基板の製造方法
JP4355965B2 (ja) 配線基板の製造方法
JP2007057749A (ja) フォトマスク、金属層の製造方法
JP3951137B2 (ja) 配線基板の製造方法及び電子デバイスの製造方法
JP4435184B2 (ja) 素子基板の製造方法
JP2008004303A (ja) 導電性パターン形成方法、及びワイヤグリッド型偏光子
JP2006274356A (ja) めっき方法
JP2008098563A (ja) 素子基板およびその製造方法
JP2008177489A (ja) 素子基板の製造方法
JP2007103394A (ja) 配線基板の製造方法
JP2007049080A (ja) 配線基板の製造方法
JP2007049081A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070328