JP2005223065A - 配線基板の製造方法及び電子デバイスの製造方法 - Google Patents
配線基板の製造方法及び電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2005223065A JP2005223065A JP2004028119A JP2004028119A JP2005223065A JP 2005223065 A JP2005223065 A JP 2005223065A JP 2004028119 A JP2004028119 A JP 2004028119A JP 2004028119 A JP2004028119 A JP 2004028119A JP 2005223065 A JP2005223065 A JP 2005223065A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring board
- manufacturing
- catalyst
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】 本発明に係る配線基板の製造方法は、(a)基板10の第1及び第2の領域12,14に触媒22を設けること、(b)基板10の第2の領域14に真空紫外放射26を照射することによって、基板10における第2の領域14の原子間結合を分解すること、(c)基板10を洗浄することによって、触媒22における第2の領域14に設けられた部分を除去すること、(d)触媒22における第1の領域12に残された部分に金属層36を析出させることによって、金属層36からなる配線を第1の領域12に沿って形成すること、を含む。
【選択図】 図2
Description
(a)基板の第1及び第2の領域に触媒を設けること、
(b)前記基板の前記第2の領域に真空紫外放射を照射することによって、前記基板における前記第2の領域の原子間結合を分解すること、
(c)前記基板を洗浄することによって、前記触媒における前記第2の領域に設けられた部分を除去すること、
(d)前記触媒における前記第1の領域に残された部分に金属層を析出させることによって、前記金属層からなる配線を前記第1の領域に沿って形成すること、
を含む。本発明によれば、触媒を真空紫外放射の照射によってパターニングする。これによって、所定のパターン形状に沿って必要な部分のみに、金属層を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
(2)この配線基板の製造方法において、
前記(a)工程前に、前記基板にC−F結合を含む改質層を形成してもよい。これによって、基板のクリーニング及び表面粗化処理と同様の効果を得ることができる。また、改質層は撥水機能を有するので、基板の耐湿性が向上する。
(3)この配線基板の製造方法において、
前記(a)工程前に、前記基板の前記第1及び第2の領域に界面活性剤を設けることをさらに含み、
前記(a)工程で、前記界面活性剤に前記触媒を設けてもよい。これによって、安定して触媒を設けることができる。
(4)この配線基板の製造方法において、
前記界面活性剤は、カチオン系界面活性剤であってもよい。
(5)この配線基板の製造方法において、
前記界面活性剤は、アニオン系界面活性剤であってもよい。
(6)この配線基板の製造方法において、
前記基板は、C−C、C=C、C−F、C−H、C−Cl、C−N、C−O、N−H、O−H結合の少なくともいずれか1つを有してもよい。
(7)この配線基板の製造方法において、
前記基板は、少なくともC=C結合を有し、
前記真空紫外放射は、少なくともC=C結合を分解できる性質を有してもよい。
(8)この配線基板の製造方法において、
前記真空紫外放射の光源は、Xeガスが封入されたエキシマランプであってもよい。
(9)この配線基板の製造方法において、
前記(a)工程で、前記基板を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬することによって、前記触媒としてのパラジウムを析出させてもよい。
(10)この配線基板の製造方法において、
前記(a)工程で、前記基板を錫−パラジウムを含む触媒液に浸漬し、前記基板から錫を除去することによって、前記触媒としてのパラジウムを析出させてもよい。
(11)本発明に係る電子デバイスの製造方法は、
上記配線基板の製造方法を含み、
前記集積回路を有する半導体チップを前記配線基板に実装すること、及び、前記配線基板を回路基板に電気的に接続することをさらに含む。本発明によれば、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
16…洗浄液 18…界面活性剤 20…界面活性剤溶液 22…触媒 24…触媒液
26…真空紫外放射 28…光源 30…マスク 32…パターン 34…洗浄液
36…金属層 40…改質層 42…半導体チップ 44…回路基板
Claims (11)
- (a)基板の第1及び第2の領域に触媒を設けること、
(b)前記基板の前記第2の領域に真空紫外放射を照射することによって、前記基板における前記第2の領域の原子間結合を分解すること、
(c)前記基板を洗浄することによって、前記触媒における前記第2の領域に設けられた部分を除去すること、
(d)前記触媒における前記第1の領域に残された部分に金属層を析出させることによって、前記金属層からなる配線を前記第1の領域に沿って形成すること、
を含む配線基板の製造方法。 - 請求項1記載の配線基板の製造方法において、
前記(a)工程前に、前記基板にC−F結合を含む改質層を形成する配線基板の製造方法。 - 請求項1又は請求項2記載の配線基板の製造方法において、
前記(a)工程前に、前記基板の前記第1及び第2の領域に界面活性剤を設けることをさらに含み、
前記(a)工程で、前記界面活性剤に前記触媒を設ける配線基板の製造方法。 - 請求項3記載の配線基板の製造方法において、
前記界面活性剤は、カチオン系界面活性剤である配線基板の製造方法。 - 請求項3記載の配線基板の製造方法において、
前記界面活性剤は、アニオン系界面活性剤である配線基板の製造方法。 - 請求項1から請求項5のいずれかに記載の配線基板の製造方法において、
前記基板は、C−C、C=C、C−F、C−H、C−Cl、C−N、C−O、N−H、O−H結合の少なくともいずれか1つを有する配線基板の製造方法。 - 請求項1から請求項6のいずれかに記載の配線基板の製造方法において、
前記基板は、少なくともC=C結合を有し、
前記真空紫外放射は、少なくともC=C結合を分解できる性質を有する配線基板の製造方法。 - 請求項1から請求項7のいずれかに記載の配線基板の製造方法において、
前記真空紫外放射の光源は、Xeガスが封入されたエキシマランプである配線基板の製造方法。 - 請求項1から請求項8のいずれかに記載の配線基板の製造方法において、
前記(a)工程で、前記基板を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬することによって、前記触媒としてのパラジウムを析出させる配線基板の製造方法。 - 請求項1から請求項8のいずれかに記載の配線基板の製造方法において、
前記(a)工程で、前記基板を錫−パラジウムを含む触媒液に浸漬し、前記基板から錫を除去することによって、前記触媒としてのパラジウムを析出させる配線基板の製造方法。 - 請求項1から請求項10のいずれかに記載の配線基板の製造方法を含み、
前記集積回路を有する半導体チップを前記配線基板に実装すること、及び、前記配線基板を回路基板に電気的に接続することをさらに含む電子デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028119A JP2005223065A (ja) | 2004-02-04 | 2004-02-04 | 配線基板の製造方法及び電子デバイスの製造方法 |
US11/050,253 US20050170079A1 (en) | 2004-02-04 | 2005-02-03 | Method for manufacturing wiring substrate and method for manufacturing electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028119A JP2005223065A (ja) | 2004-02-04 | 2004-02-04 | 配線基板の製造方法及び電子デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005223065A true JP2005223065A (ja) | 2005-08-18 |
Family
ID=34805906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028119A Pending JP2005223065A (ja) | 2004-02-04 | 2004-02-04 | 配線基板の製造方法及び電子デバイスの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050170079A1 (ja) |
JP (1) | JP2005223065A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7488678B2 (en) | 2006-03-10 | 2009-02-10 | Seiko Epson Corporation | Method of manufacturing interconnect substrate |
US7521361B2 (en) | 2006-03-10 | 2009-04-21 | Seiko Epson Corporation | Method for manufacturing wiring substrate |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243037A (ja) * | 2006-03-10 | 2007-09-20 | Seiko Epson Corp | 配線基板の製造方法 |
US20080160177A1 (en) * | 2006-12-29 | 2008-07-03 | Mataybas J C | Methods for electroless plating of metal traces on a substrate and devices and systems thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3776770A (en) * | 1971-10-08 | 1973-12-04 | Western Electric Co | Method of selectively depositing a metal on a surface of a substrate |
US3791340A (en) * | 1972-05-15 | 1974-02-12 | Western Electric Co | Method of depositing a metal pattern on a surface |
US3791939A (en) * | 1972-05-15 | 1974-02-12 | Western Electric Co | Method of selectively depositing a metal on a surface |
US4682415A (en) * | 1985-10-28 | 1987-07-28 | U.S. Product Development Company | Method of making printed circuits |
US4715941A (en) * | 1986-04-14 | 1987-12-29 | International Business Machines Corporation | Surface modification of organic materials to improve adhesion |
US4865873A (en) * | 1986-09-15 | 1989-09-12 | General Electric Company | Electroless deposition employing laser-patterned masking layer |
US4751106A (en) * | 1986-09-25 | 1988-06-14 | Shipley Company Inc. | Metal plating process |
US5079600A (en) * | 1987-03-06 | 1992-01-07 | Schnur Joel M | High resolution patterning on solid substrates |
US4959121A (en) * | 1990-01-05 | 1990-09-25 | General Electric Company | Method for treating a polyimide surface for subsequent plating thereon |
US5659567A (en) * | 1992-02-19 | 1997-08-19 | Roberts; Rosemary Szewjkowski | Microwave-driven UV light source and solid-state laser |
JPH0669190A (ja) * | 1992-08-21 | 1994-03-11 | Fujitsu Ltd | フッ素系樹脂膜の形成方法 |
JP3153682B2 (ja) * | 1993-08-26 | 2001-04-09 | 松下電工株式会社 | 回路板の製造方法 |
JP2004064039A (ja) * | 2002-06-07 | 2004-02-26 | Fuji Photo Film Co Ltd | パターン形成方法及びパターン形成装置 |
-
2004
- 2004-02-04 JP JP2004028119A patent/JP2005223065A/ja active Pending
-
2005
- 2005-02-03 US US11/050,253 patent/US20050170079A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7488678B2 (en) | 2006-03-10 | 2009-02-10 | Seiko Epson Corporation | Method of manufacturing interconnect substrate |
US7521361B2 (en) | 2006-03-10 | 2009-04-21 | Seiko Epson Corporation | Method for manufacturing wiring substrate |
Also Published As
Publication number | Publication date |
---|---|
US20050170079A1 (en) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6210781B1 (en) | Method for photoselective seeding and metallization of three-dimensional materials | |
US20050218487A1 (en) | Method for manufacturing wiring substrate and method for manufacturing electronic device | |
JPH024264A (ja) | 二層レジスト構造およびパターン形成方法 | |
JP2007243037A (ja) | 配線基板の製造方法 | |
US7585540B2 (en) | Method for manufacturing wiring substrate | |
JP4161107B2 (ja) | めっき方法及び電子デバイス | |
JP3894327B2 (ja) | 配線基板の製造方法及び電子デバイスの製造方法 | |
US20050245004A1 (en) | Method for manufacturing wiring substrate and method for manufacturing electronic device | |
JP2008007800A (ja) | めっき基板の製造方法 | |
US20050170079A1 (en) | Method for manufacturing wiring substrate and method for manufacturing electronic device | |
JP2008088515A (ja) | めっき基板およびその製造方法 | |
JP4539869B2 (ja) | 配線基板の製造方法 | |
JP2006291284A (ja) | 部分めっき方法及び回路基板の製造方法 | |
JP2007243034A (ja) | 配線基板の製造方法 | |
JP4355965B2 (ja) | 配線基板の製造方法 | |
JP2007057749A (ja) | フォトマスク、金属層の製造方法 | |
JP3951137B2 (ja) | 配線基板の製造方法及び電子デバイスの製造方法 | |
JP4435184B2 (ja) | 素子基板の製造方法 | |
JP2008004303A (ja) | 導電性パターン形成方法、及びワイヤグリッド型偏光子 | |
JP2006274356A (ja) | めっき方法 | |
JP2008098563A (ja) | 素子基板およびその製造方法 | |
JP2008177489A (ja) | 素子基板の製造方法 | |
JP2007103394A (ja) | 配線基板の製造方法 | |
JP2007049080A (ja) | 配線基板の製造方法 | |
JP2007049081A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070328 |