JP2703756B2 - 混成集積回路基板上に薄膜および厚膜抵抗を同時に形成する方法 - Google Patents

混成集積回路基板上に薄膜および厚膜抵抗を同時に形成する方法

Info

Publication number
JP2703756B2
JP2703756B2 JP8331291A JP33129196A JP2703756B2 JP 2703756 B2 JP2703756 B2 JP 2703756B2 JP 8331291 A JP8331291 A JP 8331291A JP 33129196 A JP33129196 A JP 33129196A JP 2703756 B2 JP2703756 B2 JP 2703756B2
Authority
JP
Japan
Prior art keywords
layer
forming
substrate
photosensitive agent
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8331291A
Other languages
English (en)
Other versions
JPH09199820A (ja
Inventor
景煥 李
Original Assignee
エルシイ情報通信株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルシイ情報通信株式会社 filed Critical エルシイ情報通信株式会社
Publication of JPH09199820A publication Critical patent/JPH09199820A/ja
Application granted granted Critical
Publication of JP2703756B2 publication Critical patent/JP2703756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路の基板上に
抵抗を形成する方法に関し、特に混成集積回路(Hybrid
Integrated Circuit) 基板上に、両抵抗の長所を利用す
るために薄膜抵抗および厚膜抵抗を同時に形成する方法
に関する。
【０００２】
【従来の技術】混成集積回路は主にアルミナ基板上に伝
導線および抵抗が要求されるパターンに形成されて構成
される。このような混成集積回路の基板上に抵抗を形成
する方法として従来の方法は、図５ａに示す通り、アル
ミナ基板１上に一種類の厚膜抵抗２のみを形成したり、
または図５ｂに示すようにアルミナ基板１上に一種類の
薄膜抵抗３のみを形成するものであるため、一つの基板
上に薄膜抵抗が有する高安定性および高信頼性の長所お
よび厚膜抵抗が有する高出力性の長所を同時に有するよ
り高い効率の混成集積回路を提供することができなかっ
た。本発明に関する混成集積回路の設計および制作に関
する一般的な技術内容に関しては、ROYDN D.JONES 著
『Hybrid Circuit Design and Manufacture』（１９８
２年）に紹介されている。
【０００３】
【発明が解決しようとする課題】本発明の目的は、一つ
の基板上に薄膜抵抗が有する高安定性および高信頼性の
長所および厚膜抵抗が有する高出力性の長所を同時に有
するより高い効率の混成集積回路を提供することにあ
る。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、混成集積回路基板上に薄膜および厚膜抵抗を同時に
形成する本発明の方法は、アルミナ基板１を準備する工
程と；前記基板１上に厚膜抵抗ペーストを設計されたパ
ターンでスクリーン印刷した後、乾燥、成形して厚膜抵
抗２を形成する工程と；前記厚膜抵抗２上に抵抗保護用
のペーストを塗布した後、乾燥、成形して厚膜抵抗保護
膜４を形成する工程と；前記基板上に薄膜抵抗形成用Ｔ
ａ層と伝導線形成用Ｔｉ層、Ｐｄ層、Ｃｕ層（Ｃｕ１）
を順次蒸着形成する工程と；前記Ｃｕ層（Ｃｕ１）上に
陰性感光剤層５を塗布形成する工程と；前記陰性感光剤
層５のうち、伝導線を形成する部位以外を紫外線に露光
させた後、現像し、陰性感光剤層５の未露光の部位を除
去する工程と；前記陰性感光剤層の除去により露出した
Ｃｕ層（Ｃｕ１）上に、更にＣｕ層（Ｃｕ２）、Ｎｉ
層、Ａｕ層を順次電気めっき形成して伝導線を完成する
工程と；前記陰性感光剤層５の露光部位を除去する工程
と；前記Ｃｕ層（Ｃｕ２）、Ｎｉ層、Ａｕ層により伝導
線が形成された部位以外のＴｉ層、Ｐｄ層、Ｃｕ層（Ｃ
ｕ１）をエッチング除去する工程と；前記基板上に形成
された層上に陽性感光剤層６を塗布形成する工程と；前
記陽性感光剤層６のうち、薄膜抵抗を形成する部位以外
を紫外線に露光させて現像後除去する工程と；前記陽性
感光剤層６の除去により露出したＴａ層をエッチング除
去し、残余のＴａ層を薄膜抵抗と成す工程と；そして、
前記陽性感光剤層６の未露光部位を除去する工程とから
なる。
【０００５】
【発明の実施の形態】以下、本発明に関し、実施の形態
に基づいてより詳しく説明する。図１は本発明の方法に
より、必要な抵抗および伝導線などが形成された混成集
積回路基板の断面図を表わしたもので、図示される通り
本発明の方法は、混成集積回路基板１上に厚膜抵抗２と
薄膜抵抗３を同時に形成するものである。
【０００６】図２〜図４は、基板１上に厚膜抵抗２およ
び薄膜抵抗３を同時に形成するための本発明方法により
製造された前記図１に示す混成集積回路基板の製造工程
を示す図であり、基板１および同基板１上の形成構造物
の断面形状を用いて製造工程を順次図示したものであ
る。この工程図に基づいて本発明方法を詳細に説明する
と、先ず混成集積回路用の基板１を準備する（Ｓ１）。
【０００７】続いて、前記基板１上にRuO2を主成分とす
る厚膜抵抗ペースト(thick film resistor paste) をエ
マルジョンメッシュ(emulsion mesh)を用いて設計され
たパターンでスクリーン印刷(screen print)した後、乾
燥、成形して厚膜抵抗２を形成する（Ｓ２）。
【０００８】前記の工程で、前記厚膜抵抗２上にポリマ
ー成分の抵抗保護膜ペーストを塗布した後、乾燥、成形
して厚膜抵抗保護膜４を形成する（Ｓ３）。ここで厚膜
抵抗２上に保護膜４を形成する理由は、前記厚膜抵抗２
は高出力性を有するが、大気に長時間露出すると、その
抵抗特性が変化しやすいためである。
【０００９】続いて、前記基板１上に薄膜抵抗(thin fi
lm resistor)形成用のＴａ層と、伝導線(conductor) 形
成用のＴｉ層、Ｐｄ層、Ｃｕ層（Ｃｕ１）を金属蒸着(s
puttering)法で順次形成する（Ｓ４）。
【００１０】続いて、前記Ｃｕ層（Ｃｕ１）上に陰性感
光剤(negative photo resist) を塗布して陰性感光剤層
５を形成する（Ｓ５）。
【００１１】続いて、前記陰性感光剤層５上に露光用マ
スクを設置し、前記陰性感光剤層５のうち、伝導線形成
部位以外の部位を紫外線に露光させた後現像し、陰性感
光剤層５の未露光の部位を除去する（Ｓ６）。
【００１２】続いて、前記陰性感光剤層５が除去されて
露出したＣｕ層（Ｃｕ１）の上に、更にＣｕ層（Ｃｕ
２）、Ｎｉ層、Ａｕ層を順次電気めっき形成して伝導線
を形成する（Ｓ７）。
【００１３】続いて、前記陰性感光剤層５の露光部位を
除去する（Ｓ８）。
【００１４】続いて、前記Ｃｕ層（Ｃｕ２）、Ｎｉ層、
Ａｕ層により伝導線が形成された部位以外のＴｉ層、Ｐ
ｄ層、Ｃｕ層（Ｃｕ１）をエッチングして除去する（Ｓ
９）。
【００１５】続いて、前記基板１上に陽性感光剤(Posit
ive photo resist) を塗布して陽性感光剤層６を形成す
る（Ｓ１０）。
【００１６】続いて、前記陽性感光剤層６のうち、Ｔａ
を素材とする薄膜抵抗形成部位以外の部位を紫外線に露
光して現像した後除去する（Ｓ１１）。
【００１７】続いて、前記陽性感光剤層６が除去されて
露出したＴａの部位をエッチングにより除去して他の残
存したＴａ層により薄膜抵抗３を形成する（Ｓ１２）。
【００１８】最後に、前記陽性感光剤層６のうち、薄膜
抵抗表面に残っている未露光部位を除去して所望の薄膜
抵抗３および厚膜抵抗２が共に形成された混成集積回路
基板１を得る。
【００１９】
【発明の効果】以上説明した本発明の方法により、一つ
の混成集積回路基板上に薄膜抵抗が有する高安定性およ
び高信頼性の長所および厚膜抵抗が有する高出力性の長
所を同時に有するより高い効率の混成集積回路を提供す
ることができた。
【００２０】本明細書においては、本発明を前記実施の
形態を通じて図示説明したが、本発明の技術的範囲は、
前記実施の形態に記載のもののみに制限されるものでは
なく、本発明の技術的範囲内において他の修正、変更な
どは実施に応じて適宜任意である。
【図面の簡単な説明】
【図１】薄膜および厚膜抵抗が同時に形成された本発明
の方法による基板の断面図である。
【図２】本発明に従って薄膜および厚膜抵抗が同時に形
成される過程中、Ｓ１〜Ｓ５における基板断面図を以て
順次図示した工程図である。
【図３】本発明に従って薄膜および厚膜抵抗が同時に形
成される過程中、Ｓ６〜Ｓ９における基板断面図を以て
順次図示した工程図である。
【図４】本発明に従って薄膜および厚膜抵抗が同時に形
成される過程中、Ｓ１０〜Ｓ１３における基板断面図を
以て順次図示した工程図である。
【図５】従来の基板の断面図であり、（ａ）は、厚膜抵
抗のみが形成されたもの、（ｂ）は、薄膜抵抗のみが形
成されたものを示す。
【符号の説明】
１ 基板 ２ 厚膜抵抗 ３ 薄膜抵抗 ４ 厚膜抵抗保護膜 ５ 陰性感光剤層 ６ 陽性感光剤層 Ｔａ タンタル層 Ｔｉ チタン層 Ｐｄ パラジウム層 Ｃｕ１、Ｃｕ２ 銅層 Ｎｉ ニッケル層 Ａｕ 金層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 アルミナ基板を準備する工程と；前記基
    板上に厚膜抵抗ペーストを設計されたパターンでスクリ
    ーン印刷した後、乾燥、成形して厚膜抵抗を形成する工
    程と；前記厚膜抵抗上に抵抗保護用のペーストを塗布し
    た後、乾燥、成形して厚膜抵抗保護膜を形成する工程
    と；前記基板上に薄膜抵抗形成用タンタル（Ｔａ）層と
    伝導線形成用チタン（Ｔｉ）層、パラジウム（Ｐｄ）
    層、銅（Ｃｕ）層を順次蒸着形成する工程と；前記銅
    （Ｃｕ）層上に陰性感光剤層を塗布形成する工程と；前
    記陰性感光剤層のうち、伝導線を形成する部位以外を紫
    外線に露光させた後、現像し、陰性感光剤層の未露光の
    部位を除去する工程と；前記陰性感光剤層の除去により
    露出した銅（Ｃｕ）層上に、更に銅（Ｃｕ）層、ニッケ
    ル（Ｎｉ）層、金（Ａｕ）層を順次電気めっき形成して
    伝導線を完成する工程と；前記陰性感光剤層の露光部位
    を除去する工程と；前記銅（Ｃｕ）層、ニッケル（Ｎ
    ｉ）層、金（Ａｕ）層により伝導線が形成された部位以
    外のチタン（Ｔｉ）層、パラジウム（Ｐｄ）層、銅（Ｃ
    ｕ）層をエッチング除去する工程と；前記基板上に形成
    された層上に陽性感光剤層を塗布形成する工程と；前記
    陽性感光剤層のうち、薄膜抵抗を形成する部位以外を紫
    外線に露光させて現像後除去する工程と；前記陽性感光
    剤層の除去により露出したタンタル（Ｔａ）層をエッチ
    ング除去し、残余のタンタル（Ｔａ）層を薄膜抵抗と成
    す工程と；そして、 前記陽性感光剤層の未露光部位を除去して所望の薄膜お
    よび厚膜抵抗が共に形成された基板を得る工程とからな
    ることを特徴とする混成集積回路基板上に薄膜および厚
    膜抵抗を同時に形成する方法。
JP8331291A 1995-12-14 1996-12-11 混成集積回路基板上に薄膜および厚膜抵抗を同時に形成する方法 Expired - Fee Related JP2703756B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950050134A KR0162967B1 (ko) 1995-12-14 1995-12-14 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법
KR95-50134 1995-12-14

Publications (2)

Publication Number Publication Date
JPH09199820A JPH09199820A (ja) 1997-07-31
JP2703756B2 true JP2703756B2 (ja) 1998-01-26

Family

ID=19440251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8331291A Expired - Fee Related JP2703756B2 (ja) 1995-12-14 1996-12-11 混成集積回路基板上に薄膜および厚膜抵抗を同時に形成する方法

Country Status (3)

Country Link
US (1) US5723359A (ja)
JP (1) JP2703756B2 (ja)
KR (1) KR0162967B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1082882B1 (en) * 1999-03-17 2007-10-31 Motorola, Inc. Method of manufacturing resistors
US20040192039A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a multi-layer circuit structure having embedded polymer resistors
US20040187297A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a polymer resistor in an interconnection via
CN105826231B (zh) * 2016-05-18 2019-01-18 中国电子科技集团公司第四十一研究所 在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法
CN114188300A (zh) * 2021-12-03 2022-03-15 武汉利之达科技股份有限公司 一种薄膜厚膜混合集成陶瓷基板及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055164A (en) * 1990-03-26 1991-10-08 Shipley Company Inc. Electrodepositable photoresists for manufacture of hybrid circuit boards
US5468672A (en) * 1993-06-29 1995-11-21 Raytheon Company Thin film resistor and method of fabrication
US5420063A (en) * 1994-04-11 1995-05-30 National Semiconductor Corporation Method of producing a resistor in an integrated circuit

Also Published As

Publication number Publication date
US5723359A (en) 1998-03-03
KR0162967B1 (ko) 1999-02-01
KR970052227A (ko) 1997-07-29
JPH09199820A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
JP2002539634A (ja) 多層集積薄膜金属抵抗器を有するプリント配線板とその製造方法
JPS61188902A (ja) チツプ抵抗器及びその製造方法
JPH023317B2 (ja)
JP2703756B2 (ja) 混成集積回路基板上に薄膜および厚膜抵抗を同時に形成する方法
JP2007194595A (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
US3649392A (en) Thin-film circuit formation
JPH0139236B2 (ja)
JPH10270630A (ja) 半導体装置用基板及びその製造方法
JP2004103605A (ja) 微細配線形成方法
JPH09260560A (ja) リードフレーム及びその製造方法
CA1088210A (en) Substrate assembly for an electronic circuit having multilayered wirings, each comprising thin titanium and nickel base films for a wiring metal film
JPH08116150A (ja) 電極配線および抵抗素子の形成方法
JPH0143476B2 (ja)
JPH1079561A (ja) 配線基板および配線基板の形成方法
Tamura et al. Combination of Thick‐Film Dielectric/Thin Film Conductor for Fine Pattern Formation of Multi‐Layer Substrate
JPS6156879B2 (ja)
JPH04296088A (ja) 厚膜混成集積回路体
JPH03276792A (ja) 金導体厚膜印刷配線基板の製造方法
JPS6155796B2 (ja)
TW201021641A (en) Method for manufacturing embedded film resistor of printed circuit board
JPH08203713A (ja) 角形薄膜チップ抵抗器の製造方法
JPH04307701A (ja) プリント配線板とその中間体及びその製造方法
JPH05315754A (ja) 低温焼成セラミック多層配線基板への回路形成方法
JPS63120499A (ja) 多層配線基板の製造方法
JPS636556A (ja) 微細パタ−ン形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees