KR0162967B1 - 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법 - Google Patents

알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법 Download PDF

Info

Publication number
KR0162967B1
KR0162967B1 KR1019950050134A KR19950050134A KR0162967B1 KR 0162967 B1 KR0162967 B1 KR 0162967B1 KR 1019950050134 A KR1019950050134 A KR 1019950050134A KR 19950050134 A KR19950050134 A KR 19950050134A KR 0162967 B1 KR0162967 B1 KR 0162967B1
Authority
KR
South Korea
Prior art keywords
thick film
thin film
alumina substrate
thin
resistance
Prior art date
Application number
KR1019950050134A
Other languages
English (en)
Other versions
KR970052227A (ko
Inventor
이경환
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019950050134A priority Critical patent/KR0162967B1/ko
Priority to JP8331291A priority patent/JP2703756B2/ja
Priority to US08/764,697 priority patent/US5723359A/en
Publication of KR970052227A publication Critical patent/KR970052227A/ko
Application granted granted Critical
Publication of KR0162967B1 publication Critical patent/KR0162967B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 동일한 알루미나 기판 위에서 박막 저항 및 후막 저항을 동시에 제작하여 박/후막 저항의 장점을 동시에 활용할 수 있는 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법에 관한 것으로, 기판 위에 일정한 모양을 갖는 에멀션 메쉬 및 후막 저항 페이스트를 스크린 프린트하는 단계와, 박막 저항을 저항을 형성하기 위하여 탄탈륨을 금속 증착 기법으로 알루미나 기판에 증착하는 단계와, 전도선을 형성하기 위하여 티타늄과 파라듐 그리고 구리를 금속 증착기법으로 금속 증착한 다음 음성 감광제를 부착하고 소정의 마스크와 노광기를 이용하여 현상하여 전도선을 형성하는 단계와, 상기 단계에서 현상된 전도선 부위에 전기 도금 기법으로 구리와 니켈 그리고 금을 도금한 후 음성 감광제를 제거한 다음 전도선 외의 부위를 식각 기법으로 제거하는 단계와, 박막 저항을 형성하기 위하여 액상의 양성 감광제를 스프레이한 후 노광 및 현상하고 양성감광제를 제거하는 단계로 이루어진다.

Description

알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법
제1도는 종래의 박막/후막 저항의 단면도.
제2도는 본 발명에 따른 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법에 의해 제조된 기판의 단면도.
제3도는 본 발명에 따른 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법에 공정도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 알루미나 기판 2 : 후막 전도선
3 : 후막 저항 4 : 박막 전도선
5 : 박막 저항 6 : 보호막
본 발명은 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법에 관한 것으로, 특히 동일한 알루미나 기판 위에서 박막 저항 및 후막 저항을 동시에 제작하여 박/후막의 저항의장점을 동시에 활용할 수 있는 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법에 관한 것이다.
종래의 저항 제조에 관한 기술은 제1도에 도시한 바와 같은 알루미나 기판 위에 후막 저항만을 형성하거나, 또는 박막 저항만을 형성하는 기술밖에 없어서 박막 저항 및 후막 저항 각각의 우수한 특성을 동시에 활용하는 사례를 아직까지는 찾아 볼 수 없다.
즉, 박/후막 저항을 동시에 동일한 알루미나 기판에 형성하는 기술이 없어서 박막 저항의 우수성인 고 안전성 및 고 신뢰성과 후막 저항의 우수한 특성인 고 출력 특성을 동시에 활용할 수 없는 문제점을 있었다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로 동일한 알루미나 기판에 박/후막 저항을 동시에 형성하여, 박막 저항의 우수성인 고 안전성 및 고 신뢰성과, 후막 저항의 우수한 특성인 고 출력 특성을 동시에 활용할 수 있는 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법을 제공하는데 그 목적이 있다.
본 발명은 상기한 목적을 달성하기 위하여 알루미나 기판 위에 일정한 모양을 갖는 에멀션 메쉬 및 후막 저항 페이스트를 스크린 프린트하는 단계와, 박막 저항을 형성하기 위하여 탄탈륨을 금속 증착 기법으로 알루미나 기판에 증착하는 단계와, 전도선을 형성하기 위하여 티타늄과 파라듐 그리고 금속 증착 기법으로 금속 증착한 다음 음성 감광제를 부착하고 소정의 마스크와 노광기를 이용하여 현상하여 전도선을 형성하는 단계와, 상기 단계에서 현상된 전도선 부위에 전기 도금 기법으로 구리와 니켈 그리고 금을 도금한 후 음성 감광제를 제거한 다음 전도선 외의 부위를 식각 기법으로 제거하는 단계와, 박막 저항을 형성하기 위하여 액상의 양성 감광제를 스프레이한 후 노광 및 현상하고 양성감광제를 제거하는 단계로 이루어지는 것을 특징으로 하는 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법을 제공한다.
이하에, 본 발명에 따른 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법에 대하여 제1실시예를 통하여 상세하게 설명한다. 본 발명에 따른 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법의 작업 공정은 알루미나 기판 위에 일정한 모양을 갖는 에멀션 메쉬(emulsion mesh) 및 후막 저항 페이스트(thick film resistor paste)를 스크린 프린트(screen print)하는 단계와, 박막 저항(thin film resistor)을 형성하기 위하여 탄탈륨(Ta)을 금속 증착(sputtering)기법으로 알루미나 기판에 증착하는 단계와, 전도선(conductor)을 형성하기 위하여 티타늄(Ti )과 파라듐(Pb) 그리고 구리(Cu)를 금속증착 기법으로 금속 증착한 다음 음성 감광제(negative photo resist)를 부착하고 소정의 크롬(Cr)마스크와 노광기를 이용하여 현상하여 전도선을 형성하는 단계와, 상기 단계에서 현상된 전도선 부위에 전기 도금 기법으로 구리(Cu)와 니켈(Ni) 그리고 금(Au)을 도금한 후 음성 감광제를 제거한 다음 전도선 외의 부위를 식각(etching)기법으로 제거하는 단계와, 박막 저항을 형성하기 위하여 액상의 양성 감광제(liquid positive photo resist)를 스프레이(spray)한 후 노광 및 현상하여 불산(HF)을 이용하여 탄탈륨을 식각하고 양성 감광제를 제거하는 단계로 이루어진다.
상기한 과정을 제3도을 참조하여 보다 상세하게 설명하면 다음과 같다. 알루미나 기판 위에 (S 1), 루비듐옥사이드(RuO2)저항 페이스트와 에멀션 메쉬를 이용하여 도포하고자 하는 부위를 스크린 프린트한다(S 2). 저항 페이스트를 기판에 소결시키기 위하여 건조와 소성 작업을 진행한 후 같은 방법으로 저항 보호 페이스트를 도포하고 건조와 소성을 하면 후막 저항이 제조된다(S 3). 그 후, 박막 저항의 원재료로 사용되어질 탄탈륨 및 전도선으로 사용될 티타늄, 파라듐, 구리를 금속 증착 기법을 이용하여 알루미나 기판에 부착시킨다(S 4). 그리고 전도선을 형성시키기 위해 필름 형태의 음성 감광제를 밀착시킨다(S 5).
밀착된 음석 감광제에 크롬(Cr)마스크를 올려놓은 후 자외선에 노광시킨 후 현상하고 미 노광된 음성 감광제를 제거한다(S 6). 그리고, 전기 도금을 이용하여 구리, 니켈, 금을 도금하여 전도선을 형성한다(S 7). 그리고, 음성 감광제를 제거한다(S 8).
전도선 외에 다른 부위의 티타늄, 파라듐, 구리를 식각 기법을 이용하여 제거한다(S 9).
박막 저항을 형성하기 위하여 양성 감광제를 스프레이 기법을 이용하여 도포한다(S 10). 그리고, 도포된 양성 감광제를 자외선에 노광하여 현상한다(S 11). 불필요한 탄탈륨을 불산(HF)을 이용하여 식각하여 제거하고(S 12), 양성 감광제를 제거한다(S 13).
상기한 바와 같은 과정으로 이루어진 본 발명에 따른 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법은 전자 회로의 특성에 따라 박/후막 저항을 필요한 형태로 설계하여 어떠한 값의 저항이나 각 저항의 고유 특성을 이용할 수 있고, 필요한 개수만큼의 저항을 제조할 수 있고, 동일한 알루미나 기판에 박/후막 저항을 동시에 형성하여 박막 저항의 우수성인 고 안정성 및 고 신뢰성과 후막 저항의 우수한 특성인 고 출력 특성을 동시에 활용할 수 있는 효과를 제공한다.

Claims (1)

  1. 박막 저항 및 후막 저항을 동일한 기판에 형성하는 방법에 있어서, 기판 위에 일정한 모양을 갖는 에멀션 메쉬 및 후막 저항 페이스트를 스크린프린트하는 단계와, 박막 저항을 형성하기 위하여 탄탈륨을 금속 증착 기법으로 알루미나 기판에 증착하는 단계와, 전도선을 형성하기 위하여 티타늄과 파라듐 그리고 구리를 금속 증착 기법으로 금속 증착한 다음 음성 감광제를 부착하고 소정의 마스크와 노광기를 이용하여 현상하여 전도선을 형성하는 단계와, 상기 단계에서 현상된 전도선 부위에 전기 도금 기법으로 구리와 니켈 그리고 금을 도금한 후 음성 감광제를 제거한 다음 전도선 외의 부위를 식각 기법으로 제거하는 단계와, 박막 저항을 형성하기 위하여 액상의 양성 감광제를 스프레이한 후 노광 및 현상하고 양성 감광제를 제거하는 단계로 이루어지는 것을 특징으로 하는 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법.
KR1019950050134A 1995-12-14 1995-12-14 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법 KR0162967B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950050134A KR0162967B1 (ko) 1995-12-14 1995-12-14 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법
JP8331291A JP2703756B2 (ja) 1995-12-14 1996-12-11 混成集積回路基板上に薄膜および厚膜抵抗を同時に形成する方法
US08/764,697 US5723359A (en) 1995-12-14 1996-12-11 Method for concurrently forming thin film resistor and thick film resistor on a hybrid integrated circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050134A KR0162967B1 (ko) 1995-12-14 1995-12-14 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법

Publications (2)

Publication Number Publication Date
KR970052227A KR970052227A (ko) 1997-07-29
KR0162967B1 true KR0162967B1 (ko) 1999-02-01

Family

ID=19440251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050134A KR0162967B1 (ko) 1995-12-14 1995-12-14 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법

Country Status (3)

Country Link
US (1) US5723359A (ko)
JP (1) JP2703756B2 (ko)
KR (1) KR0162967B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60036907T2 (de) * 1999-03-17 2008-08-07 Motorola, Inc., Schaumburg Verfahren zur herstellung von widerständen
US20040187297A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a polymer resistor in an interconnection via
US20040192039A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a multi-layer circuit structure having embedded polymer resistors
CN105826231B (zh) * 2016-05-18 2019-01-18 中国电子科技集团公司第四十一研究所 在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055164A (en) * 1990-03-26 1991-10-08 Shipley Company Inc. Electrodepositable photoresists for manufacture of hybrid circuit boards
US5468672A (en) * 1993-06-29 1995-11-21 Raytheon Company Thin film resistor and method of fabrication
US5420063A (en) * 1994-04-11 1995-05-30 National Semiconductor Corporation Method of producing a resistor in an integrated circuit

Also Published As

Publication number Publication date
JPH09199820A (ja) 1997-07-31
US5723359A (en) 1998-03-03
JP2703756B2 (ja) 1998-01-26
KR970052227A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US4752555A (en) Method of manufacturing multilayer circuit board
EP0083397B1 (en) Methods of forming electronic microcircuits
JP2002539634A (ja) 多層集積薄膜金属抵抗器を有するプリント配線板とその製造方法
KR0162967B1 (ko) 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법
JP2007194595A (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
US8042261B2 (en) Method for fabricating embedded thin film resistors of printed circuit board
US3649392A (en) Thin-film circuit formation
US20020051944A1 (en) Pattern forming method of forming a metallic pattern on a surface of a circuit board by electroless plating
CN113284885A (zh) 一种在薄膜电路中集成薄膜电容器的方法
JPH09307216A (ja) 配線基板の製造方法及び配線基板
JP2002076575A (ja) 半導体装置用基板の製造方法
JPH0216529A (ja) 透明電極の低抵抗化方法
JPH0563340A (ja) 機能素子を有する配線板の製造法
JPS6156879B2 (ko)
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JPH07254534A (ja) 電子部品の外部電極形成方法
JP3259417B2 (ja) 金属薄層パターンの製造方法及びパターン形成用フィルム並びにフィルムコンデンサー
JPH05200967A (ja) 厚膜印刷用スクリーンマスクとその製造方法
JPH0348498B2 (ko)
DE2803762A1 (de) Verfahren zur additiven nasschemischen herstellung von schaltungsnetzwerken
JPH05134263A (ja) 表示素子用電極板およびその製造方法
JPS59126698A (ja) 多層配線基板の製造方法
JPH09129471A (ja) 薄膜インダクタ
JPH04256393A (ja) 混成集積回路基板の製造方法
JPH08204313A (ja) ファインパターン印刷回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee