JPH08204313A - ファインパターン印刷回路 - Google Patents
ファインパターン印刷回路Info
- Publication number
- JPH08204313A JPH08204313A JP3024995A JP3024995A JPH08204313A JP H08204313 A JPH08204313 A JP H08204313A JP 3024995 A JP3024995 A JP 3024995A JP 3024995 A JP3024995 A JP 3024995A JP H08204313 A JPH08204313 A JP H08204313A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- electronic circuit
- circuit wiring
- fine pattern
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 印刷法による精度の良いファインパターンの
電子回路配線を提供すること。 【構成】 セラミック基板にフォトレジストを塗布又は
ラミネートをして、露光及び現像して電子回路配線像の
フォトレジスト開口部を形成して、該フォトレジスト開
口部に焼成型ペーストを印刷、乾燥及び焼成することに
より精度の良い電子回路配線のファインパターン印刷回
路を形成する。
電子回路配線を提供すること。 【構成】 セラミック基板にフォトレジストを塗布又は
ラミネートをして、露光及び現像して電子回路配線像の
フォトレジスト開口部を形成して、該フォトレジスト開
口部に焼成型ペーストを印刷、乾燥及び焼成することに
より精度の良い電子回路配線のファインパターン印刷回
路を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック基板に印刷
法により、ファインパターンの電子回路配線を形成する
ことに関するものである。
法により、ファインパターンの電子回路配線を形成する
ことに関するものである。
【０００２】
【従来の技術】従来、セラミック基板等に電子回路配線
を形成する方法として蒸着方法、メッキ法、スクリーン
印刷、厚膜印刷法、等が知られている。
を形成する方法として蒸着方法、メッキ法、スクリーン
印刷、厚膜印刷法、等が知られている。
【０００３】蒸着方法、メッキ法は、線幅、線間隙が１
００μｍぐらいのファインパターンを形成することが可
能であり、スクリーン印刷、厚膜印刷法は、３００μｍ
位の電子回路配線の形成が可能である。スクリーン印
刷、厚膜印刷法は、量産性に優れているものの、蒸着方
法、メッキ法は、量産性が悪い。
００μｍぐらいのファインパターンを形成することが可
能であり、スクリーン印刷、厚膜印刷法は、３００μｍ
位の電子回路配線の形成が可能である。スクリーン印
刷、厚膜印刷法は、量産性に優れているものの、蒸着方
法、メッキ法は、量産性が悪い。
【０００４】
【発明が解決しようとする課題】蒸着方法、メッキ法
は、ファインパターンを形成できるものの、真空工程、
メッキ工程、等の時間を要する工程のため量産性が悪
く、また、セラミック基板等のスルホール内部に電子回
路配線を形成することが困難である。従来のスクリーン
印刷、厚膜印刷法は、量産性に優れているもののファイ
ンパターンで精度の良いもの形成が困難である。
は、ファインパターンを形成できるものの、真空工程、
メッキ工程、等の時間を要する工程のため量産性が悪
く、また、セラミック基板等のスルホール内部に電子回
路配線を形成することが困難である。従来のスクリーン
印刷、厚膜印刷法は、量産性に優れているもののファイ
ンパターンで精度の良いもの形成が困難である。
【０００５】従来のスクリーン印刷、厚膜印刷法は、セ
ラミック基板等に電子回路配線のパターンを印刷し、乾
燥し、焼成する工程にて成されている。このような方法
により形成されるパターンは、ダレ、ニジミ、等による
パターン寸法の変化、電子回路配線の線幅の細り及び太
り、並びに電子回路配線間の間隙寸法の変化、短絡、等
を発生させることがある。ファインパターンを精度よく
形成する場合においては、このようなパターン寸法の変
化、線幅の細り及び太り、並びに間隙寸法の変化、短
絡、等が問題である。
ラミック基板等に電子回路配線のパターンを印刷し、乾
燥し、焼成する工程にて成されている。このような方法
により形成されるパターンは、ダレ、ニジミ、等による
パターン寸法の変化、電子回路配線の線幅の細り及び太
り、並びに電子回路配線間の間隙寸法の変化、短絡、等
を発生させることがある。ファインパターンを精度よく
形成する場合においては、このようなパターン寸法の変
化、線幅の細り及び太り、並びに間隙寸法の変化、短
絡、等が問題である。
【０００６】本発明は、このような従来の問題点を解消
するものであり、簡単な方法で、且つ、精度の良いファ
インパターンの電子回路配線を提供するものである。
するものであり、簡単な方法で、且つ、精度の良いファ
インパターンの電子回路配線を提供するものである。
【０００７】
【課題を解決するための手段】上記のようにパターンの
ダレ、ニジミ、等によるパターン寸法の変化、電子回路
配線の線幅の細り及び太り、並びに電子回路配線間の間
隙寸法の変化、短絡、等の問題を解決し精度の良いファ
インパターンを形成するために、本発明者等は、セラミ
ック基板等に塗布又はラミネートしたフォトレジストを
マスキング材として焼成型ペーストを印刷して更に焼成
して電子回路配線を形成することにより問題を解決した
精度の良いファインパターンを作成することを知見し
た。
ダレ、ニジミ、等によるパターン寸法の変化、電子回路
配線の線幅の細り及び太り、並びに電子回路配線間の間
隙寸法の変化、短絡、等の問題を解決し精度の良いファ
インパターンを形成するために、本発明者等は、セラミ
ック基板等に塗布又はラミネートしたフォトレジストを
マスキング材として焼成型ペーストを印刷して更に焼成
して電子回路配線を形成することにより問題を解決した
精度の良いファインパターンを作成することを知見し
た。
【０００８】即ち、本発明は上記知見に基づいて問題を
解決したものであり、セラミック基板上の電子回路配線
において、フォトレジストの露光及び現像による電子回
路配線像のフォトレジスト開口部に焼成型ペーストを印
刷して更に焼成して電子回路配線を形成したファインパ
ターン印刷回路である精度の良いファインパターンの電
子回路配線を提供したものである。また、セラミック基
板にフォトレジストを塗布又はラミネート、露光及び現
像して電子回路配線像のフォトレジスト開口部を形成す
る工程、該フォトレジスト開口部に焼成型ペーストを印
刷する工程及び焼成して電子回路配線を形成する工程よ
り成るファインパターン印刷回路の製造方法を提供した
ものである。
解決したものであり、セラミック基板上の電子回路配線
において、フォトレジストの露光及び現像による電子回
路配線像のフォトレジスト開口部に焼成型ペーストを印
刷して更に焼成して電子回路配線を形成したファインパ
ターン印刷回路である精度の良いファインパターンの電
子回路配線を提供したものである。また、セラミック基
板にフォトレジストを塗布又はラミネート、露光及び現
像して電子回路配線像のフォトレジスト開口部を形成す
る工程、該フォトレジスト開口部に焼成型ペーストを印
刷する工程及び焼成して電子回路配線を形成する工程よ
り成るファインパターン印刷回路の製造方法を提供した
ものである。
【０００９】以下、本発明に係るファインパターン印刷
回路について詳述する。図１（ａ）、図１（ｂ）、図１
（ｃ）は、本発明に係るファインパターン印刷回路およ
び製造の一実施態様を示す平面図である。
回路について詳述する。図１（ａ）、図１（ｂ）、図１
（ｃ）は、本発明に係るファインパターン印刷回路およ
び製造の一実施態様を示す平面図である。
【００１０】本発明に係るファインパターン印刷回路
は、セラミック基板上の電子回路配線において、フォト
レジストの露光及び現像による電子回路配線像のフォト
レジスト開口部に焼成型ペーストを印刷して電子回路配
線を形成して成り、図１（ｃ）に示す如く精度の良いフ
ァインパターンの電子回路配線４を形成したものであ
る。また、ファインパターン印刷回路の製造方法として
は、図１（ａ）、図１（ｂ）、図１（ｃ）に示す如くで
あり、セラミック基板１等にフォトレジスト２を塗布ま
たはラミネートし（図１（ａ））、フォトマスクを用い
て電子回路配線像のパターンをフォトレジスト２に焼き
付けて（露光とも言う）更に現像し（図１（ｂ））、フ
ォトレジストの除去されたフォトレジスト開口部３に焼
成型ペーストを印刷、乾燥及び焼成して電子回路配線４
を形成する（図１（ｃ））。
は、セラミック基板上の電子回路配線において、フォト
レジストの露光及び現像による電子回路配線像のフォト
レジスト開口部に焼成型ペーストを印刷して電子回路配
線を形成して成り、図１（ｃ）に示す如く精度の良いフ
ァインパターンの電子回路配線４を形成したものであ
る。また、ファインパターン印刷回路の製造方法として
は、図１（ａ）、図１（ｂ）、図１（ｃ）に示す如くで
あり、セラミック基板１等にフォトレジスト２を塗布ま
たはラミネートし（図１（ａ））、フォトマスクを用い
て電子回路配線像のパターンをフォトレジスト２に焼き
付けて（露光とも言う）更に現像し（図１（ｂ））、フ
ォトレジストの除去されたフォトレジスト開口部３に焼
成型ペーストを印刷、乾燥及び焼成して電子回路配線４
を形成する（図１（ｃ））。
【００１１】ファインパターンの電子回路配線の線幅お
よび／若しくは間隙は、５００μｍ〜５０μｍにおいて
±２０μｍであることが好ましい。更に好ましくは、５
００μｍ〜５０μｍにおいて±１５μｍである。特に好
ましくは、３００μｍ〜５０μｍにおいて±１０μｍで
ある。
よび／若しくは間隙は、５００μｍ〜５０μｍにおいて
±２０μｍであることが好ましい。更に好ましくは、５
００μｍ〜５０μｍにおいて±１５μｍである。特に好
ましくは、３００μｍ〜５０μｍにおいて±１０μｍで
ある。
【００１２】フォトレジストは、プリント配線板の製造
工程などで使用される液状またはドライフイルムのフォ
トレジストであることが好ましい。更に好ましくは、焼
成型ペーストとなじみが悪く焼成型ペーストをはじくフ
ォトレジストである。特に好ましくは、焼成型ペースト
の焼成温度以下で分解又は消失するフォトレジストであ
る。なぜならば、フォトレジスト開口部に焼成型ペース
トを印刷したときに該焼成型ペーストがフォトレジスト
開口部の全体に広がり且つフォトレジストが該焼成型ペ
ーストをはじくことにより該焼成型ペーストのエッジを
シャープにして精度を良くする。また、焼成ペーストの
焼成温度以下で分解又は消失するフォトレジストは、焼
成型ペーストの印刷及び乾燥の後に剥離することが無く
有用である。
工程などで使用される液状またはドライフイルムのフォ
トレジストであることが好ましい。更に好ましくは、焼
成型ペーストとなじみが悪く焼成型ペーストをはじくフ
ォトレジストである。特に好ましくは、焼成型ペースト
の焼成温度以下で分解又は消失するフォトレジストであ
る。なぜならば、フォトレジスト開口部に焼成型ペース
トを印刷したときに該焼成型ペーストがフォトレジスト
開口部の全体に広がり且つフォトレジストが該焼成型ペ
ーストをはじくことにより該焼成型ペーストのエッジを
シャープにして精度を良くする。また、焼成ペーストの
焼成温度以下で分解又は消失するフォトレジストは、焼
成型ペーストの印刷及び乾燥の後に剥離することが無く
有用である。
【００１３】フォトレジストの塗布又はラミネート、露
光及び現像は、特に限定するものではなくプリント配線
板の製造工程で採用されている方法でよい。
光及び現像は、特に限定するものではなくプリント配線
板の製造工程で採用されている方法でよい。
【００１４】ファインパターンの電子回路配線を形成す
る材料は印刷が可能な焼成型ペーストであり、好ましく
は、スクリーン印刷が可能なＡｇ−Ｐｄ系、Ａｇ−Ｐｔ
系、Ｃｕ系、等の焼成型ペーストである。
る材料は印刷が可能な焼成型ペーストであり、好ましく
は、スクリーン印刷が可能なＡｇ−Ｐｄ系、Ａｇ−Ｐｔ
系、Ｃｕ系、等の焼成型ペーストである。
【００１５】このように形成された電子回路配線のファ
インパターンは精度が良く、コンデンサ、リアクタン
ス、櫛形電極、ハイブリッドＩＣ、電子部品、等に利用
して有用である。
インパターンは精度が良く、コンデンサ、リアクタン
ス、櫛形電極、ハイブリッドＩＣ、電子部品、等に利用
して有用である。
【００１６】
【実施例】以下、本発明に係るファインパターン印刷回
路の実施例を説明する。尚、本発明に係るファインパタ
ーン印刷回路は、以下の実施例に限るものではない。
路の実施例を説明する。尚、本発明に係るファインパタ
ーン印刷回路は、以下の実施例に限るものではない。
【００１７】（実施例１）図１（ａ）、図１（ｂ）、図
１（ｃ）により詳細に説明する。図１（ａ）のようにア
ルミナ製のセラミック基板１にポジ型フォトドライフィ
ルムをラミネーターでラミネートした。続いて電子回路
配線像を形成したフォトマスクを用いて紫外線により露
光して更に現像した（図１（ｂ））。次に、フォトドラ
イフィルムを現像して形成されたフォトレジスト開口部
３にＡｇ−Ｐｄ系の焼成型ペーストをスクリーン印刷に
より印刷した。印刷されたＡｇ−Ｐｄ系の焼成型ペース
トは、フォトレジスト開口部の全体に広がっていてフォ
トドライフィルムがマスキング材として働いていた。更
に１５０℃で乾燥した。次に、フォトドライフィルム２
を剥離した。
１（ｃ）により詳細に説明する。図１（ａ）のようにア
ルミナ製のセラミック基板１にポジ型フォトドライフィ
ルムをラミネーターでラミネートした。続いて電子回路
配線像を形成したフォトマスクを用いて紫外線により露
光して更に現像した（図１（ｂ））。次に、フォトドラ
イフィルムを現像して形成されたフォトレジスト開口部
３にＡｇ−Ｐｄ系の焼成型ペーストをスクリーン印刷に
より印刷した。印刷されたＡｇ−Ｐｄ系の焼成型ペース
トは、フォトレジスト開口部の全体に広がっていてフォ
トドライフィルムがマスキング材として働いていた。更
に１５０℃で乾燥した。次に、フォトドライフィルム２
を剥離した。
【００１８】更に、８５０℃１０分間の焼成を行い図１
（ｃ）のファインパターン印刷回路の電子回路配線４を
作成した。
（ｃ）のファインパターン印刷回路の電子回路配線４を
作成した。
【００１９】このように作成されたファインパターン印
刷回路の電子回路配線の線幅・間隙を測定したところ、
１５０μｍに対して線幅が±１３μｍ、間隙が±１３μ
ｍであった。
刷回路の電子回路配線の線幅・間隙を測定したところ、
１５０μｍに対して線幅が±１３μｍ、間隙が±１３μ
ｍであった。
【００２０】（実施例２）実施例１と略同様にして焼成
型ペーストをスクリーン印刷した。更に１５０℃で乾燥
した。次に、フォトドライフィルムを剥離することな
く、８５０℃１０分間の焼成を行いファインパターン印
刷回路の電子回路配線４を作成した。フォトドライフィ
ルムは、分解して消失した。
型ペーストをスクリーン印刷した。更に１５０℃で乾燥
した。次に、フォトドライフィルムを剥離することな
く、８５０℃１０分間の焼成を行いファインパターン印
刷回路の電子回路配線４を作成した。フォトドライフィ
ルムは、分解して消失した。
【００２１】このように作成されたファインパターン印
刷回路の電子回路配線の線幅・間隙を測定したところ、
１５０μｍに対して線幅が±９μｍ、間隙が±９μｍで
あった。焼成の途中まで（分解消失するまで）フォトド
ライフィルムがマスキングの働きをしていたために精度
が向上した。
刷回路の電子回路配線の線幅・間隙を測定したところ、
１５０μｍに対して線幅が±９μｍ、間隙が±９μｍで
あった。焼成の途中まで（分解消失するまで）フォトド
ライフィルムがマスキングの働きをしていたために精度
が向上した。
【００２２】
【発明の効果】本発明に係るファインパターン印刷回路
では、フォトレジストをマスキング材として用いて電子
回路配線を形成することによりパターンのダレ及びニジ
ミ等によるパターン寸法の変化が少なく、線幅の細り及
び太りが少なく、線の間隙寸法の変化が少なく、線の短
絡が無い、などの精度の高い電子回路配線のパターンを
提供できる。また簡単な製造方法で製造ができて信頼性
が高い。
では、フォトレジストをマスキング材として用いて電子
回路配線を形成することによりパターンのダレ及びニジ
ミ等によるパターン寸法の変化が少なく、線幅の細り及
び太りが少なく、線の間隙寸法の変化が少なく、線の短
絡が無い、などの精度の高い電子回路配線のパターンを
提供できる。また簡単な製造方法で製造ができて信頼性
が高い。
【００２３】
【図１】本発明に係るファインパターン印刷回路の形成
の一実施態様を示す平面図である。図１（ａ）は、本発
明に係るファインパターン印刷回路の製造工程のフォト
レジストをセラミック基板に塗布及びラミネートした実
施例の図である。図１（ｂ）は、本発明に係るファイン
パターン印刷回路の製造工程のフォトレジストを現像し
た実施例の図である。図１（ｃ）は、本発明に係るファ
インパターン印刷回路の実施例の図である。
の一実施態様を示す平面図である。図１（ａ）は、本発
明に係るファインパターン印刷回路の製造工程のフォト
レジストをセラミック基板に塗布及びラミネートした実
施例の図である。図１（ｂ）は、本発明に係るファイン
パターン印刷回路の製造工程のフォトレジストを現像し
た実施例の図である。図１（ｃ）は、本発明に係るファ
インパターン印刷回路の実施例の図である。
【００２４】
１ セラミック基板 ２ フォトレジスト ３ フォトレジスト開口部 ４ 電子回路配線
Claims (4)
- 【請求項１】 セラミック基板上の電子回路配線におい
て、フォトレジストの露光及び現像による電子回路配線
像のフォトレジスト開口部に焼成型ペーストを印刷して
更に焼成して電子回路配線を形成したことを特徴とする
ファインパターン印刷回路。 - 【請求項２】 焼成型ペーストの印刷が厚膜印刷法であ
ることを特徴とする請求項１記載のファインパターン印
刷回路。 - 【請求項３】 電子回路配線の線幅および／若しくは間
隙が５００μｍ〜５０μｍにおいて±２０μｍであるこ
とを特徴とする請求項１または２記載のファインパター
ン印刷回路。 - 【請求項４】 セラミック基板にフォトレジストを塗布
又はラミネート、露光及び現像して電子回路配線像のフ
ォトレジスト開口部を形成する工程、該フォトレジスト
開口部に焼成型ペーストを印刷する工程及び焼成して電
子回路配線を形成する工程よりなるファインパターン印
刷回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024995A JPH08204313A (ja) | 1995-01-27 | 1995-01-27 | ファインパターン印刷回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024995A JPH08204313A (ja) | 1995-01-27 | 1995-01-27 | ファインパターン印刷回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204313A true JPH08204313A (ja) | 1996-08-09 |
Family
ID=12298444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3024995A Pending JPH08204313A (ja) | 1995-01-27 | 1995-01-27 | ファインパターン印刷回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204313A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399830B1 (ko) * | 2001-10-18 | 2003-09-29 | 주식회사 심텍 | 인쇄회로기판의 저항형성방법 |
-
1995
- 1995-01-27 JP JP3024995A patent/JPH08204313A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399830B1 (ko) * | 2001-10-18 | 2003-09-29 | 주식회사 심텍 | 인쇄회로기판의 저항형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336320A (en) | Process for dielectric stenciled microcircuits | |
| JPH06143855A (ja) | スクリーン印刷版およびその製造方法 | |
| US4015987A (en) | Process for making chip carriers using anodized aluminum | |
| JPH08204313A (ja) | ファインパターン印刷回路 | |
| KR101238631B1 (ko) | Ｐｓｒ 인쇄용 알루미늄 제판 및 그 제조 방법과 이를 이용한 ｐｓｒ 인쇄 방법 | |
| JPH0139236B2 (ja) | ||
| JP2002076575A (ja) | 半導体装置用基板の製造方法 | |
| US20040035693A1 (en) | Method for removing voids in a ceramic substrate | |
| JPS6187393A (ja) | 光厚膜ハイブリツド法 | |
| KR100275372B1 (ko) | 회로기판 제조방법 | |
| JPH0545944B2 (ja) | ||
| KR100226054B1 (ko) | 새도우 마스크를 이용한 박막의 미세패턴 형성방법 | |
| JPS6356718B2 (ja) | ||
| JPS589944B2 (ja) | フオトマスク | |
| JP2001345540A (ja) | 回路配線の形成法 | |
| JPS59201482A (ja) | 厚膜回路基板の製造方法 | |
| JPH11274689A (ja) | 電子部品の製造方法 | |
| JPS5914550B2 (ja) | 微細加工方法 | |
| JPH04256393A (ja) | 混成集積回路基板の製造方法 | |
| JPH0410903A (ja) | セラミック基板の製造方法 | |
| JPS58182290A (ja) | 厚膜パタ−ンの形成方法 | |
| JPS63150993A (ja) | プリント配線板の製造方法 | |
| SU836617A1 (ru) | Способ изготовлени сеткотрафаретов | |
| JPH02268497A (ja) | 厚膜基板の製造方法 | |
| JPS59190230A (ja) | ガラス膜の形成方法 |