JPH02268497A - 厚膜基板の製造方法 - Google Patents
厚膜基板の製造方法Info
- Publication number
- JPH02268497A JPH02268497A JP9001789A JP9001789A JPH02268497A JP H02268497 A JPH02268497 A JP H02268497A JP 9001789 A JP9001789 A JP 9001789A JP 9001789 A JP9001789 A JP 9001789A JP H02268497 A JPH02268497 A JP H02268497A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- conductor
- dielectric substrate
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004020 conductor Substances 0.000 claims abstract description 28
- 238000005516 engineering process Methods 0.000 claims abstract description 9
- 238000007639 printing Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000005553 drilling Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 12
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910052763 palladium Inorganic materials 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract 2
- 229910052709 silver Inorganic materials 0.000 abstract 2
- 230000018109 developmental process Effects 0.000 abstract 1
- 230000007261 regionalization Effects 0.000 abstract 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高精度パターン及びスルーホールを有する厚Ｉ
Ｉ！基板の製造方法に関する。
Ｉ！基板の製造方法に関する。
−ＩＩに、各種電子機器の回路を構成する場合、誘電体
基板に所要パターンの導体パターンやスルーホールを形
成した厚膜基板が使用されている。
基板に所要パターンの導体パターンやスルーホールを形
成した厚膜基板が使用されている。
従来、この種の厚膜基板の製造方法としては、誘電体基
板に印刷技術によって所要パターンの導体膜を形成する
方法がとられている。
板に印刷技術によって所要パターンの導体膜を形成する
方法がとられている。
しかしながら、この製造方法では、印刷技術の限界であ
る２００μｍ以下に導体パターン幅を形成することがで
きず、通信機器のよう番ご数百Ｍ８２〜数ＧＨ２の高周
波を取扱う機器の厚膜基板に適用することは困難である
。
る２００μｍ以下に導体パターン幅を形成することがで
きず、通信機器のよう番ご数百Ｍ８２〜数ＧＨ２の高周
波を取扱う機器の厚膜基板に適用することは困難である
。
このため、近年では写真蝕刻法を利用して導体パターン
を形成する方法が提案され、導体パターン幅の微細化が
進められている。例えば、その一つの方法は、アルミナ
セラミック等の誘電体基板の所要箇所にスルーホールを
開孔すると共に、印刷技術により表裏面に導体膜を形成
しておき、その上で写真蝕刻技術により導体膜をパター
ン形成する方法が提供されている。
を形成する方法が提案され、導体パターン幅の微細化が
進められている。例えば、その一つの方法は、アルミナ
セラミック等の誘電体基板の所要箇所にスルーホールを
開孔すると共に、印刷技術により表裏面に導体膜を形成
しておき、その上で写真蝕刻技術により導体膜をパター
ン形成する方法が提供されている。
上述した従来の製造方法では、スルーホールを先に開孔
している誘電体基板に対して写真蝕刻技術を通用すると
、このスルーホールの部分で基板が不連続となり、基板
に塗布するフォトレジストの表面の平坦性が低下され易
い。このため、後の露光、現像工程において、マスクの
浮き等が生じて高精度に導体パターンを形成することが
困難になり、結果として微細な導体パターンを形成する
ことが不可能になる。あるいは、微細な導体パターンを
形成するための修正等が要求され、製造工数が大幅に増
大することになる。
している誘電体基板に対して写真蝕刻技術を通用すると
、このスルーホールの部分で基板が不連続となり、基板
に塗布するフォトレジストの表面の平坦性が低下され易
い。このため、後の露光、現像工程において、マスクの
浮き等が生じて高精度に導体パターンを形成することが
困難になり、結果として微細な導体パターンを形成する
ことが不可能になる。あるいは、微細な導体パターンを
形成するための修正等が要求され、製造工数が大幅に増
大することになる。
本発明は微細な導体パターンを容易に製造することを可
能にした厚膜基板の製造方法を提供することを目的とす
る。
能にした厚膜基板の製造方法を提供することを目的とす
る。
本発明の厚膜基板の製造方法は、誘電体基板の全面に導
体膜を形成する工程と、この導体膜を写真蝕刻技術によ
り選択エツチングし、少なくともスルーホール形成箇所
を除去した状態の所要パターンに形成する工程と、前記
誘電体基板のスルーホール形成箇所に基板厚さ方向に貫
通するスルーホールを開孔する工程と、このスルーホー
ルを含む誘電体基板の表裏面及びスルーホール内面に夫
々印刷技術によりスルーホール接続導体膜を形成する工
程とを含んでいる。
体膜を形成する工程と、この導体膜を写真蝕刻技術によ
り選択エツチングし、少なくともスルーホール形成箇所
を除去した状態の所要パターンに形成する工程と、前記
誘電体基板のスルーホール形成箇所に基板厚さ方向に貫
通するスルーホールを開孔する工程と、このスルーホー
ルを含む誘電体基板の表裏面及びスルーホール内面に夫
々印刷技術によりスルーホール接続導体膜を形成する工
程とを含んでいる。
〔作用］
上述した製造方法では、スルーホールの形成前に写真蝕
刻技術により導体膜のパターン形成を行っているため、
該写真蝕刻技術に使用するフォトレジストを均一かつ平
坦に塗布形成することが可能となり、高精度のパターン
形成が可能となる。
刻技術により導体膜のパターン形成を行っているため、
該写真蝕刻技術に使用するフォトレジストを均一かつ平
坦に塗布形成することが可能となり、高精度のパターン
形成が可能となる。
次に、本発明を図面を参照して説明する。
第１図（ａ）乃至（ｆ）は本発明の一実施例を製造工程
順に示す断面図である。
順に示す断面図である。
先ず、第１図（ａ）のように、アルミナセラミック等の
誘電体基板１の表面及び裏面に夫々印刷技術によりＡｇ
、Ａｇ／Ｐｄ、Ａｕ等の導体膜２を形成する。
誘電体基板１の表面及び裏面に夫々印刷技術によりＡｇ
、Ａｇ／Ｐｄ、Ａｕ等の導体膜２を形成する。
次いで、第１図（ｂ）のように、表裏面にフォトレジス
ト３を塗布し、かつパターン露光及び現像を行って所要
パターン以外及びスルーホール部のフォトレジスト３を
除去する。
ト３を塗布し、かつパターン露光及び現像を行って所要
パターン以外及びスルーホール部のフォトレジスト３を
除去する。
次に、第１図（Ｃ）のように、前記フォトレジスト３を
マスクにして前記導体膜２をエツチングする。その後、
フォトレジスト３は除去する。
マスクにして前記導体膜２をエツチングする。その後、
フォトレジスト３は除去する。
次いで、第１図（ｄ）のように、レーザ光を用いて誘電
体基板１及び裏面の導体膜２を選択的に除去し、誘電体
基板１の厚さ方向に貫通するスルーホール４を開孔する
。
体基板１及び裏面の導体膜２を選択的に除去し、誘電体
基板１の厚さ方向に貫通するスルーホール４を開孔する
。
続いて、第１図（ｅ）のように、誘電体基板ｌの表面及
び裏面側からスルーホール印刷を行い、誘電体基板１の
スルーホール４周囲及びスルーホール４内面に夫々連続
したスルーホール接続導体膜５を形成し、表裏面を導通
させる。
び裏面側からスルーホール印刷を行い、誘電体基板１の
スルーホール４周囲及びスルーホール４内面に夫々連続
したスルーホール接続導体膜５を形成し、表裏面を導通
させる。
しかる後、第１図（ｆ）のように、所要箇所に抵抗体６
を選択的に印刷形成し、所望の回路パターンを有する厚
膜基板が形成される。
を選択的に印刷形成し、所望の回路パターンを有する厚
膜基板が形成される。
したがって、この製造方法では、導体膜２を所要パター
ンに形成す・る際には、スルーホール等の不連続部が存
在していないため、フォトレジスト３を均一かつ平坦に
塗布形成でき、このフォトレジスト３の露光、現像を高
精度に行って微細な導体パターンを高精度に形成するこ
とが可能となる。
ンに形成す・る際には、スルーホール等の不連続部が存
在していないため、フォトレジスト３を均一かつ平坦に
塗布形成でき、このフォトレジスト３の露光、現像を高
精度に行って微細な導体パターンを高精度に形成するこ
とが可能となる。
なお、導体膜２のパターン形成後にスルーホール４及び
スルーホール接続導体膜５を形成しても、導体膜２のパ
ターン精度に悪影響を及ぼすことはない。
スルーホール接続導体膜５を形成しても、導体膜２のパ
ターン精度に悪影響を及ぼすことはない。
以上説明したように本発明は、最初に誘電体基板に形成
した導体膜のパターン形成を写真蝕刻技術により行い、
その後にスルーホールの形成を行っているので、写真蝕
刻技術に使用するフォトレジストを均一かつ平坦に塗布
形成することが可能となり、微細な導体パターンを高精
度にしかも容易に製造することが可能となる。
した導体膜のパターン形成を写真蝕刻技術により行い、
その後にスルーホールの形成を行っているので、写真蝕
刻技術に使用するフォトレジストを均一かつ平坦に塗布
形成することが可能となり、微細な導体パターンを高精
度にしかも容易に製造することが可能となる。
第１図（ａ）乃至（ｆ）は本発明の一実施例を製造工程
順に示す断面図である。 １・・・誘電体基板、２・・・導体膜、３・・・フォト
レジスト、４・・・スルーホール、５・・・スルーホー
ル接続導体膜、 ６・・・抵抗体。 第 図
順に示す断面図である。 １・・・誘電体基板、２・・・導体膜、３・・・フォト
レジスト、４・・・スルーホール、５・・・スルーホー
ル接続導体膜、 ６・・・抵抗体。 第 図
Claims (1)
- １．誘電体基板の全面に導体膜を形成する工程と、この
導体膜を写真蝕刻技術により選択エッチングし、少なく
ともスルーホール形成箇所を除去した状態の所要パター
ンに形成する工程と、前記誘電体基板のスルーホール形
成箇所に基板厚さ方向に貫通するスルーホールを開孔す
る工程と、このスルーホールを含む誘電体基板の表裏面
及びスルーホール内面に夫々印刷技術によりスルーホー
ル接続導体膜を形成する工程とを含むことを特徴とする
厚膜基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9001789A JPH02268497A (ja) | 1989-04-10 | 1989-04-10 | 厚膜基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9001789A JPH02268497A (ja) | 1989-04-10 | 1989-04-10 | 厚膜基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268497A true JPH02268497A (ja) | 1990-11-02 |
Family
ID=13986940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9001789A Pending JPH02268497A (ja) | 1989-04-10 | 1989-04-10 | 厚膜基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268497A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042339A (ko) * | 2001-11-22 | 2003-05-28 | 삼성전기주식회사 | 인쇄배선기판의 관통 홀 형성방법 |
| NL1028759C2 (nl) * | 2005-04-13 | 2006-10-16 | Fluxxion B V | Emulsificatie met behulp van microzeef. |
-
1989
- 1989-04-10 JP JP9001789A patent/JPH02268497A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042339A (ko) * | 2001-11-22 | 2003-05-28 | 삼성전기주식회사 | 인쇄배선기판의 관통 홀 형성방법 |
| NL1028759C2 (nl) * | 2005-04-13 | 2006-10-16 | Fluxxion B V | Emulsificatie met behulp van microzeef. |
| WO2006110035A1 (en) * | 2005-04-13 | 2006-10-19 | Fluxxion B.V. | Microsieve membrane for emulsification and lithographic method of making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| JPH0744330B2 (ja) | 相互接続構造およびその製造方法 | |
| US5464662A (en) | Fabrication method of printed wiring board | |
| JPH07263837A (ja) | 両面配線基板の製造法 | |
| JPH02268497A (ja) | 厚膜基板の製造方法 | |
| WO1988005252A1 (en) | Method for the manufacture of multilayer printed circuit boards | |
| JPH06268355A (ja) | プリント配線板およびその製造方法 | |
| KR100366414B1 (ko) | 인쇄회로기판의 회로패턴 형성방법 | |
| JPH04166844A (ja) | スクリーン印刷用メタルマスクの製造方法 | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| JPS6155796B2 (ja) | ||
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPH05226052A (ja) | セラミック多層配線基板の入出力ピンの形成方法 | |
| JPH04326588A (ja) | 印刷配線板の製造方法 | |
| JPH04163553A (ja) | スクリーン印刷用メタルマスクの製造方法 | |
| JPS5821839B2 (ja) | プリント板 | |
| JPH09252180A (ja) | 回路基板の製造方法 | |
| JPH0567871A (ja) | 印刷配線板及びその製造方法 | |
| JP2583365B2 (ja) | 印刷配線板の製造方法 | |
| JPH06268353A (ja) | プリント基板 | |
| JPH0537124A (ja) | プリント配線板の製造方法 | |
| JPH0487392A (ja) | 配線基板の製造方法 | |
| JPH05218641A (ja) | 印刷配線板の製造方法 | |
| JPH06169146A (ja) | プリント基板のレジスト形成方法 | |
| JPH04192492A (ja) | プリント配線板 |